專利名稱：半導體器件的制造方法
技術領域：
本發明涉及半導體器件的制造技術，尤其涉及利用布線基片制造半導體器件的應用中的有效技術，其中在布線基片內形成饋線。
背景技術：
在已有的技術中，在產品部分內形成用于使多個第二導線布線圖短路的第一引出線和用于使其連接但不使上述布線圖在途中短路的連接線，并且該技術具有挖剪細工，在經由第一導線布線圖給第二導線布線圖附上電鍍涂層后連接線被去除，在多個第二導線布線圖之間的部分被斷開連接(例如，參考專利參考文獻1)。
此外，已有的技術從用于電鍍的、形成于基片的另一面上的內過孔組內部的公用線提供電功率，該公用線與具有導線圖形的內過孔組的每個過孔相連，以及從用于電鍍的、形成于基片另一面內的外過孔組外面的總線提供電源，該技術在連接用于電鍍的、形成于基片一面的外過孔組的外面的總線以及具有導線圖形的外過孔組的每個過孔的同時，進行電解電鍍(例如，參考專利參考文獻2)。
未經審查的日本專利公布系列號2005-79129(圖1)[專利參考文獻2]未經審查的日本專利公布系列號2002-50715(圖1)
發明內容
在半導體器件中，例如BGA(球形柵極陣列)，通過它半導體芯片被安裝到布線基片上，正是在這種趨勢下，使得鍵合電極的數量增加，同時具有先進的特征。由于近年來同時要求半導體器件的微型化，如果形成于布線基片主表面上的多個鍵合電極沒有排列成多行，降低布線基片尺寸是困難的。
此處，在基片的制造階段對布線基片上的布線進行鍍層形成。該鍍層形成步驟在鍵合電極的前表面上形成電鍍薄膜以提高在后續引線鍵合步驟中布線和鍵合電極的鍵合強度。在連接盤部分，也形成了用于提高與焊料球的鍵合強度的電鍍薄膜。電鍍包括，例如鎳和金的每一個膜。作為鍍層形成方法，主要為人所知的是電解電鍍方法和化學鍍方法。與化學鍍方法相比，通過電解電鍍方法形成的電鍍薄膜的面具有高的鍵合強度進行引線鍵合。此外，電解電鍍方法形成的面具有優點，比如它容易控制鍍層的厚度。
因此，盡管優選采用電解電鍍方法，在采用電解電鍍方法時，有必要在布線基片內形成用于電鍍的饋線。
然而，如上所述，在以微型化和增加管腳數量為目的的BGA中，鍵合電極被布置于布線基片的主表面上，并覆蓋多行。因此，沿著布線基片的外圍，多個鍵合電極和經由用作電源的多個引出線與多個鍵合電極相連的多個通孔部分被擁擠地布置在一起。因此，使用于向多個排列在內圈(內部)的多個鍵合電極供電的饋線延伸并存在到布線基片的末端(每一面)是困難的。另一方面，在布線基片的背表面，在多個連接盤部分之上形成焊料球，多個連接盤部分以點陣的形式排列，隨之而來的是半導體器件的微型化和管腳數量的增加，并且進行了間距的細化(例如，間距0.4mm)，也就是相鄰的連接盤部分之間的間距。因此，使饋線穿過相鄰連接盤部分之間是困難的。也就是說，問題發生了在布線基片的背表面將用于電解電鍍、并且延伸且存在到基片的末端的饋線布置到所有連接盤部分(尤其是布置于布線基片的中心面的連接盤部分)是困難的。
專利參考文獻1(未經審查的日本專利申請系列號2005-79129)以及專利參考文獻2(未經審查的日本專利申請系列號2002-50715)披露了通過電解電鍍方法形成的鍍層。兩者都共用基片背表面內部(中心部分)用于電解電鍍的引出線。
利用該結構，當半導體器件為多管腳，例如，當連接盤形成并以5行覆蓋基片的背面全部圓周，由于從內數的第二行后的連接盤部分沒有空間，用于電力供應的引出線不能被布置在內部(中央部分)，并且不能指望共用中央部分的用于電解電鍍的引出線。類似地，由于連接盤部分形成并以5行覆蓋基片背表面的全部圓周，用于電解電鍍的引出線也不能從中央部分的公用布線被拉出到基片外面(僅有一個空間，可以使與布置在從最外行數第二行的連接盤相連的饋線從布置在最外行處的相鄰的連接盤之間穿過)。在公用布線形成于基片的背表面時，在阻焊(焊料阻焊劑)層形成后刻蝕將分離公用布線之后，所處的狀態將是公用布線的末端從阻焊劑暴露出來并將發生吸潮、由于導電外來物粘接導致的短路等問題。
本發明的一個目的是提供可以使旨在增加半導體器件的管腳數量而對布線進行的電解電鍍成為可能的技術。
本發明的另一個目的是提供可以使旨在實現半導體微型化而對布線進行電解電鍍成為可能的技術。
以上所述的以及本發明的其他目的和新型的特征將通過此處的描述和附圖變得顯而易見。
本發明申請中所披露的發明，下面將簡要地對典型的實例進行概述。
也就是說，本發明包括制備布線基片的步驟，該基片是在經由用于電力供應的引出線提供電源和在具有形成于主表面內的多個鍵合電極的布線基片的器件區的每個布線和電極上形成鍍層后，通過分離公用布線和用于電力供應的引出線而形成的，還包括形成于主表面的鍵合電極的內區中的、用于電力供應的公用布線以及與公用布線電相連的用于電力供應的多個引出線。此外，本發明包括在布線基片的主表面上安裝半導體芯片、電耦合半導體芯片的電極和布線基片的鍵合電極、以及形成布線基片的背表面的連接盤部分的外引腳的步驟。
下面將簡要地描述通過本發明申請所披露的本發明的一些最典型的方面所實現的優勢。
利用布線基片，可以布置與公用布線連接的用于電力供應的多個引出線，借助布線基片，用于電力供應的公用布線形成于主表面的器件區內的鍵合電極的內區，并且用于電解電鍍的饋線可以被布置到所有的連接盤部分。因此，即使形成多行的連接盤部分，并覆蓋布線基片背表面的圓周，可以對所有的連接盤部分進行電解電鍍，并且可以對布線進行電解電鍍，目的在于增加半導體器件的管腳數量。
圖1是顯示本發明實施例的半導體器件結構的實例的橫切面圖；圖2是顯示圖1所示的剖面A結構的放大的部分剖面圖；圖3是顯示圖1所示穿透樹脂襯體的半導體器件內部結構的實例的放大的部分平面圖；圖4是顯示圖1所示的半導體器件結構的實例的背面圖；圖5是顯示與圖1所示的半導體器件的最外圍連接盤部分相連的饋線的實例的放大的部分剖切面圖；圖6是顯示與從圖1所示的半導體器件外面數第二行的連接盤部分相連的饋線的實例的放大的部分剖切面圖；圖7是顯示與從圖1所示的半導體器件的外面數第三行和第四行的連接盤部分相連的布線的實例的放大的部分剖切面圖；圖8是顯示與從圖1所示的半導體器件最內圈的連接盤部分相連的饋線實例的放大的部分剖切面圖；圖9是顯示被圖1所示的半導體器件的組裝所使用的布線基片的主表面的布線圖形實例的平面圖；圖10是顯示圖9所示的布線基片的背表面的布線圖形實例的平面圖；
圖11是顯示在圖9所示的布線基片的主表面的面上的阻焊劑的開口的設計圖實例的平面圖；圖12是顯示制造圖9所示的布線基片過程中回蝕時刻的掩膜區域實例的平面圖；圖13是顯示制造圖9所示布線基片過程中在回蝕后的結構實例的平面圖；圖14是顯示在制造圖9所示布線基片過程中在回蝕前的步驟實例的橫切面圖；圖15是顯示在制造圖9所示的布線基片的過程中在回蝕之前和之后的步驟實例的橫切面圖；圖16是顯示修改過的布線基片的主表面的布線圖形的平面圖；圖17是顯示圖1所示的半導體器件的組裝過程中在單元片(die)鍵合后的結構實例的橫切面圖；圖18是顯示圖17所示的單元片鍵合后的結構實例的平面圖；圖19是顯示圖1所示的半導體器件的組裝過程中在引線鍵合后的結構實例的橫切面圖；圖20是顯示圖1所示的半導體器件的組裝過程中在樹脂成型后的結構實例的橫切面圖；以及圖21是顯示圖1所示的半導體器件的組裝過程中在焊料球安裝后的結構實例的橫切面圖；具體實施方式
在下列實施例中，除了特殊需要時，在原則中不再重復一致或相似部分的解釋。
此外，在下列描述的實施例中，為方便起見如果有必要，在被分成多個段后或在多個實施例中進行描述。上述多個部分或實施例彼此不是獨立，而是相關以致于一個實例是一部分或整個其他實例的修改實例、細節或補充描述，除非另有特別說明。
另外，在下面描述的實施例中，當參照元件的數字(包括號碼、值、數量和范圍等)，該數字不限于具體數字而是可以等于或大于或小于具體數字，除非另有特殊說明或數字受限于具體數字是基本上顯而易見的。
此后，依照附圖詳細地解釋本發明的實施例。在描述實施例的所有附圖中，類似的功能成員將被類似的附圖標記識別，重疊描述將被省略。
(實施例)圖1是顯示本發明實施例的半導體器件結構的實例的橫切面圖；圖2是顯示圖1所示的剖面A結構的放大的部分剖面圖；圖3是顯示圖1所示穿透樹脂襯體的半導體器件內部結構的實例的放大的部分平面圖；圖4是顯示圖1所示的半導體器件結構的實例的背面圖；圖5是顯示與圖1所示的半導體器件的最外圍連接盤部分相連的饋線的實例的放大的部分剖切面圖；圖6是顯示與從圖1所示的半導體器件外面數第二行的連接盤部分相連的饋線的實例的放大的部分剖切面圖；圖7是顯示與從圖1所示的半導體器件的外面數第三行和第四行的連接盤部分相連的布線的實例的放大的部分剖切面圖；圖8是顯示與從圖1所示的半導體器件最內圈的連接盤部分相連的饋線實例的放大的部分剖切面圖；圖9是顯示被圖1所示的半導體器件的組裝所使用的布線基片的主表面的布線圖形實例的平面圖；圖10是顯示圖9所示的布線基片的背表面的布線圖形實例的平面圖；圖11是顯示在圖9所示的布線基片的主表面的面上的阻焊劑的開口的設計圖實例的平面圖；圖12是顯示制造圖9所示的布線基片過程中回蝕時刻的掩膜區域實例的平面圖；以及，圖13是顯示制造圖9所示布線基片過程中在回蝕后的結構實例的平面圖；圖14是顯示在制造圖9所示布線基片過程中在回蝕前的步驟實例的橫切面圖；圖15是顯示在制造圖9所示的布線基片的過程中在回蝕之前和之后的步驟實例的橫切面圖；圖16是顯示修改過的布線基片的主表面的布線圖形的平面圖；圖17是顯示圖1所示的半導體器件的組裝過程中在單元片鍵合后的結構實例的橫切面圖；圖18是顯示圖17所示的單元片鍵合后的結構實例的平面圖；圖19是顯示圖1所示的半導體器件的組裝過程中在引線鍵合后的結構實例的橫切面圖；圖20是顯示圖1所示的半導體器件的組裝過程中在樹脂成型后的結構實例的橫切面圖；以及圖21是顯示圖1所示的半導體器件的組裝過程中在焊料球安裝后的結構實例的橫切面圖；本實施例的半導體器件為樹脂成型類型的半導體封裝，其中半導體芯片1被安裝在布線基片上。該實施例以圖1-圖4所示的BGA7為實例并加以解釋。BGA7具有例如300或更多管腳的外引腳，它是具有相對較多管腳的半導體封裝。如圖4所示，本身為多個外引腳的焊料球8以點陣的方式排列，并被附著在布線基片的背表面3b。
在解釋如圖1-圖4所示的BGA7的結構時，它包括封裝基片(布線基片)3、安裝在封裝基片3的主表面3a上的半導體芯片1、電連接半導體芯片1的焊盤(電極)1c的電導線4以及封裝基片3的主表面3a的鍵合引腳(鍵合電極)3j、形成于封裝基片3的背表面3b的連接盤部分3d之上的多個焊料球(外引腳)8，以及樹脂體6。
利用例如硅等形成半導體芯片1，集成電路形成于主表面1a內。橫貫厚度的半導體芯片1內的平面形式為矩形，在本實施例中為方形。此外，如圖3所示，與集成電路電連接的多個焊盤1c形成于主表面1a的邊緣部分內。該焊盤1c以及形成于封裝基片3的主表面3a之上的鍵合引腳3j分別通過電導線4電連接。該導線4為例如金線等。
如圖1所示，背面1b經由粘合劑2貼附于封裝基片3，例如膏劑和單元片貼附薄膜，半導體芯片1被安裝于封裝基片3內，其中主表面1a朝上。
樹脂體6形成于封裝基片3的主表面3a內，并對半導體芯片1和多個電導線4進行樹脂密封，例如只要它包括環氧系樹脂等等。
本身為形成于封裝基片3的背表面3b內的多個外引腳的焊料球8包括焊料，例如Pb-Sn，例如，如圖4所示，它們以點陣的形式形成于封裝基片3的背表面3b內，例如以5行排列。
此處，如圖1和圖2所示，封裝基片3具有主表面3a、與主表面3a相對的背表面3b、核心材料3c、形成于主表面3a內的多個導線圖形、形成背表面3b內的多個導線圖形，以及覆蓋除了一部分導線圖形的上述導線圖形且本身為絕緣薄膜的焊料阻焊劑薄膜3k。
也就是說，本實施例的封裝基片3為兩層布線結構的基片，通過它導線圖形形成于主表面3a和背表面3b內。焊料阻焊劑薄膜3k形成于主表面3a和背表面3b的每個前表面，并且多個鍵合引腳3j暴露在主表面3a一側的焊料阻焊劑薄膜3k的開口3f內。另一方面，在背表面3b內，每個連接盤部分3d從焊料阻焊劑薄膜3k被暴露出來。
如圖3和圖9所示，多個鍵合引腳3j和多個經由布線部分3i與每個鍵合引腳3j相連的多個過孔部分(通孔)形成于封裝基片3的主表面3a內。多個鍵合引腳3j在邊緣部分和其主表面3a的內部以2行排列。
另一方面，如圖2和圖10所示，多個連接盤部分3d、與多個連接盤部分3d的一部分連接盤(land)部分3d相連的引出線3h、以及與連接引出線3h連接的過孔部分(通孔)分別形成于封裝基片3的背表面3b內。沿著實例中背表面3b的外圍部分，多個連接盤部分3d與5行一起形成。
因此，形成于主表面3a內的多個鍵合引腳3j經由對應的過孔部分(通孔)，分別與背表面3b的連接盤部分3d電連接。另外，利用例如銅合金形成背表面3b的導線圖形，例如鍵合引腳3j、布線部分3i、主表面3a的過孔部分(通孔)、以及連接盤部分3d、布線部分3i、通孔部分(通孔)等等，并且對導線圖形進行電解電鍍處理。也就是說，饋線與每個導線圖形相連。從饋線實施電力供給，在從焊料阻焊劑薄膜3k暴露出來的每個導線圖形內的表面(多個鍵合引腳、多個連接盤)上形成電鍍薄膜3z。電鍍薄膜3z包括例如金和鎳的每個薄膜。
橫貫厚度方向的封裝基片3內的平面形式為矩形，在本實施例中為方形。
形成于本實施例封裝基片3中的多個過孔部分包括，如附圖所示，被在平面方向上與連接盤3d相連的引出線3h拉出和布置的第一通孔部分(第一過孔部分)3e、以及已經排列于連接盤3d(在平面圖中與連接盤3d重疊的位置)上且被稱為焊盤上過孔的第二通孔部分(第二過孔部分)3g。也就是說，在平面方向上從連接盤部分3d被拉出和布置的第一通孔部分3e和本身為焊盤上過孔的第二通孔部分3g一起被裝載并形成于封裝基片3內，且兩者都有多個形成。
過孔部分，例如第一通孔部分3e和第二通孔部分3g，由形成于核心材料3c內的通孔3n和布置于通孔3n內部的導體薄膜3m形成。即，導體薄膜3m形成于通孔3n的內壁，該導體薄膜3m與主表面3a的面上的導線圖形以及背表面3b的面上的導線圖形相連。它可以僅僅用導體薄膜3m填充內通孔3n，導電薄膜3m和絕緣薄膜可以被布置于其內。
此處，由于焊盤上過孔(第二通孔部分3g)被直接布置于連接盤部分3d之上，它不需要引出線3h，因此即使它是狹窄的有限的區域，它仍可以被布置。即，在布線密度相對較高的區域形成焊盤上過孔更加有效。
然而，另一方面，與被引出線3h拉出的第一通孔部分3e比較，焊盤上過孔具有布置于內部的低強度的導體部分。因此，在引線鍵合時，與經由引出線3h在平面圖中被分隔開來的過孔部分相連的鍵合引腳3j相比，容易根據所給的鍵合重量(通過毛細作用裝載)在導體薄膜3m中產生裂紋。因此，更希望的是，避免向應力趨于集中的基片內的區域布置焊盤上過孔。置于焊盤上過孔，優選向應力不容易集中的區域布置。
即，在封裝基片3內，當進行被引出線3h拉出的第一通孔部分3e和作為焊盤上過孔的第二通孔部分3g的混合裝載，它們的形成必須考慮焊盤上過孔的定位位置。
例如，在封裝基片3內，在離封裝基片3的中心更遠的位置上應力更加趨于集中。因此，與被引出線3h拉出的第一通孔部分3e相比，由于作為焊盤上過孔的第二通孔部分3g具有布置于內部的低強度的導體薄膜3m，更希望的是不向最外圍的連接盤部分3d布置第二通孔部分3g。即，更希望的是在多個連接盤部分3d中經由引出線3h，使布置在最外圍處的連接盤部分3d與第一通孔部分3e相連。
此外，如圖3所示，在封裝基片3的半導體芯片1的對角線的延長線上，優選布置具有高強度的第一通孔部分3e。即，由于在包括封裝基片3的對角線上部分的角部分附近容易集中應力，優選布置第一通孔部分3e，其內部導體薄膜3m的強度相對較高，并使其不布置焊盤上過孔(第二通孔部分3g)。
至于形成于封裝基片3的主表面3a內的鍵合引腳3j，如圖2所示，優選使其與過孔部分(第一通孔部分3e，第二通孔部分3g)相連，該過孔經由引出線3h形成于平面圖中被分隔開來的位置。由于過孔的直徑大于鍵合引腳3j的處理間距，如上所述，當直接在鍵合引腳3j下面形成過孔部分并試圖圍在封裝基片3的背表面3b的周圍時，將在包括多個鍵合引腳3j的范圍上布置一個過孔部分。因此，相鄰的鍵合引腳將經由過孔部分電短路。為了抑制上述短路，鍵合引腳的處理間距必須被制成大于過孔的直徑，因而，封裝基片3的微型化變得困難。因此，優選使過孔部分(第一通孔部分3e、第二通孔部分3g)與鍵合引腳3j相連，該過孔部分經由引出線3h而不布置焊盤上過孔(第二通孔部分3g)，形成于在平面圖內被分隔開來的位置。
本實施例的BGA7中，如圖9所示，多個鍵合引腳3j與封裝基片3的主表面3a中的2行一起，被布置于邊緣部分和其內部。另一方面，如圖10所示，沿著外圍部分，多個連接盤部分3d與5行一起形成于背表面3b。
即，如圖9所示，多個鍵合引腳(第一鍵合引腳)3j被布置于主表面3a的最外圍。此外，過孔部分，例如第一通孔部分3e和第二通孔部分3g被布置并覆蓋內部的3行。多個鍵合引腳(第二鍵合引腳)3j被布置于內部。然后，由于在鍵合引腳3j下面和最外圍不直接布置焊盤上過孔(第二通孔部分3g)更希望，經由引出線3h與第一通孔部分3e相連的連接盤部分3d被布置于背表面3b的最外圍。
內部鍵合引腳3j被布置在封裝基片3的主表面3a處，基片3對應于第三行的連接盤部分3d和從外數第四行的連接盤部分3d之間。由于在鍵合引腳3j下面不直接布置焊盤上過孔(第二通孔部分3g)更希望，經由引出線3h與第一通孔部分3e相連的連接盤部分3d也被直接布置于主表面3a內部的鍵合引腳3j的下方。該行的連接盤部分3d構成從外數第三行的一行連接盤部分3d。
因此，在封裝基片3的背表面3b內，多個焊盤上過孔(第二通孔部分3g)被布置于從5行的連接盤部分3d的外面數第二行的連接盤部分3d之上，對應于最外圍的鍵合引腳3j和主表面3a的面上的內鍵合引腳3j之間的區域。
在本實例中，在背表面3b內，與最外圍的連接盤部分3d相連的引出線3h被拉向內部，第一通孔部分3e與末端部分相連。與從外面數第三行的連接盤部分3d相連的引出線3h被拉向外部，第一通孔部分3e與末端部分相連。
因此，布置于從外數第二行的連接盤部分3d之上的焊盤上過孔(第二通孔部分3g)被第一通孔部分3e夾在中間并在從外向內的方向上排列。
也就是說，由于從外數第二行的連接盤部分3d以及，此外在圓周上，第一通孔部分3e被布置于最外圍的連接盤部分3d和從外數第三行的連接盤部分3d之間的區域，它引人注目地成為高密度布線的區域。因此，同樣從幾乎沒有布線空間的視點向上述區域布置不需要引出線3h且本身為焊盤上過孔的第二通孔部分3g是非常有效的。
從最外圍的鍵合引腳3j向外延伸并存在的電鍍線10向外延伸存在并進一步橫跨器件區域3v的外圍邊界線。
此處，本實施例的BGA7的封裝基片3中，如上所述，對導電圖形進行電解電鍍處理，例如鍵合引腳3j、布線部分3i以及主表面3a的過孔部分(通孔)、連接盤部分3d、布線部分3i、背表面3b的過孔部分(通孔)。即，饋線與每個導電圖形相連，從連接線進行電力供給，在每個導電圖形的前表面形成鍍層。
然而，如上所述，在封裝基片3的背表面3b內，5行被覆上覆蓋所有周界的連接盤部分3d。此外，在最外圍的連接盤部分3d和從外數第三行的連接盤部分3d之間的區域內，第一通孔部分3e被與從外數的圓周上的第二行的連接盤部分3d一起排列。因此，它是一個引人注目的高密度布線的區域，將饋線與每個導電圖形簡單地連接是困難的。
因此，在本實施例的BGA7的封裝基片3內，它具有饋線布線上的特征結構。
如圖9所示，用于電力供給的公用布線3p形成于多個鍵合引腳3j的內部區域，該引腳覆蓋圓周并通過封裝基片3的器件區域3v的主表面3a內的2行形成。該公用布線3p形成環形。即，在封裝基片3的主表面3a內，圍成四邊形的環形且用于電力供給的公用布線3p形成于通過2行排列形成的多個鍵合引腳3j的內部區域的中心附近。
多個電鍍線(用于電力供給的引出線)3q與四面的每一面為四角環形狀的用于電力供給的公用布線3p相連。多個電鍍線3q分別向四個方向的基片的外部延伸并存在。每個電鍍線3q與2行排列的鍵合引腳3j的內部的鍵合引腳3j以及進一步布置于內部的第一通孔部分3e(過孔部分)相連。
因此，最內圈的連接盤部分3d以及布置于背表面3b的5行處的連接盤部分3d中的從內數第二行，經由過孔部分與主表面3a的電鍍線3q(第一電鍍線3r)相連。該第一電鍍線3r與公用布線3p相連。第二行的連接盤部分3d和從外數第三行經由過孔部分與主表面3a的第二電鍍線3s相連。第二電鍍線3s延伸并存在到封裝基片3的末端部分。此外，至于最外圍的連接盤部分3d，在背表面3b內，與連接盤部分3d相連的第三電鍍線3t直接延伸并繼續存在到封裝基片3的末端。如此處圖9所示，當與最外圍的連接盤部分3d內的封裝基片3的外圍的鍵合引腳(第一鍵合引腳)3j電連接，最外圍的連接盤部分3d可以經由過孔部分與封裝基片3的主表面3a外圍的鍵合引腳3j相連，并可以進一步與從外圍的鍵合引腳3j延伸并繼續存在到外部的電鍍線10相連。
至于主表面3a的2行的鍵合引腳3j中的外鍵合引腳3j，與其相連的電鍍線10直接延伸并繼續存在到封裝基片3的末端部分。另一方面，至于內鍵合引腳3j、通過第一電鍍線3r與公用布線3p相連的元件、以及經由第一通孔部分3e通過背表面3b延伸并繼續存在到封裝基片3的末端部分的元件被混合在一起。
此外，從公用布線3p延伸并繼續存在到基片末端的第四電鍍線3u形成于封裝基片3的主表面3a的四個角部分。
因此，本實施例的封裝基片3中，在從最外圍到背表面3b的第三行、主表面3a外部的鍵合引腳3j、以及更遠部分的內鍵合引腳3j的連接盤部分3d周圍，經由饋線直接進行電力供給以延伸并繼續存在到基片的末端部分。在從最內圈到背表面3b的第二行的連接盤部分3d以及主表面3a內部的一部分鍵合引腳3j的周圍，經由第四電鍍線3u、公用布線3p以及第一電鍍線3r進行電力供給。
此處，解釋了背表面3b的連接盤3d的布線的細節。首先，如圖5和圖10所示，延伸并繼續存在到封裝基片3的末端的第三電鍍線3t分別與封裝基片3的背表面3b的最外圍的每個連接盤部分3d相連。即，由于最外圍的連接盤部分3d與基片的末端非常接近，它直接與通過第三電鍍線3t與外部相連。因此，就鍍層形成而言，從外部經由背表面3b的第三電鍍線3t直接向最外圍的每個連接盤部分3d提供電源。
如圖6和圖10所示，第二通孔部分3g(參照圖2，焊盤上過孔)和引出線3h分別與封裝基片3的背表面3b的從外部數第二行和第三行的連接盤部分3d相連。從外數第二行的連接盤部分3d與經由第二通孔部分3g延伸并繼續存在到主表面3a處的封裝基片3末端部分的第二電鍍線3s相連。第三行的連接盤部分3d被拉出到平面方向，與第一通孔部分3e相連，并進一步與通過主表面3a處的引出線3h延伸并繼續存在到封裝基片3的末端部分的第二電鍍線3s相連。即，從外數第二行和第三行的連接盤部分3d被第二通孔部分3g或第一通孔部分3e拉出到主表面3a，且它被第二電鍍線3s拉出到主表面3a處的基片的末端部分。
因此，就鍍層形成而言，從外數經由主表面3a的第二電鍍線3s、第二通孔部分3g或第一通孔部分3e、以及背表面3b的引出線3h，向從外數第二行和第三行的連接盤部分3d提供電源。
如圖7、8和圖10所示，最內圈以及從封裝基片3的背表面3b的內部數第二行的連接盤部分3d與引出線3h相連，被上述引出線3h拉出到平面方向，與第一通孔部分3e相連，與延伸并繼續存在到內側的第一電鍍線3r相連并進一步與主表面3a處的公用布線3p相連。即，最內圈以及從內數第二行的連接盤部分3d被第一通孔部分3e拉出到主表面3a，且通過主表面3a處的第一電鍍線3r與公用布線3p相連。
此外，如圖9所示，與公用布線3p相連并從上述公用布線3p延伸并繼續存在到基片末端的第四電鍍線3u形成于封裝基片3的主表面3a的四個角部分內。即，由于在鍵合引腳3j的2行的布置上，空間被略微地遺留給封裝基片3主表面3a的角部分，從基片末端延伸并繼續存在到公用布線3p的第四電鍍線3u在那里被形成。對為何該空間被遺留出來進行了解釋。如圖1所示，半導體芯片1被安裝于被封裝基片3的主表面3a的內鍵合引腳3j的行圍繞的區域內。在安裝半導體芯片1后，半導體芯片1的焊盤1c以及封裝基片3的外鍵合引腳3j和內鍵合引腳3j分別經由多個導線4實現電相連。此時，半導體芯片1的一個面上的長度短于封裝基片3的一個面上的長度。因此，當外鍵合引腳3j被布置于封裝基片3的角部分附近，與封裝基片3的角部分附近的鍵合引腳3j和與其對應的半導體芯片1的焊盤1c電相連的導線4的長度將變長。因此，形成穩定的環狀導線4變得困難。由于因上訴原因鍵合引腳3j沒被布置于封裝基片3的角部分附近，可能圍在封裝基片3的內電鍍線3q的周圍。另一方面，由于多個連接盤部分3d以點陣的形式被布置于圖4所示封裝基片3的背表面3b處，與主表面3a處的角部分附近相比，在封裝基片3的背表面3b內的角部分附近沒有空間。
因此，就鍍層形成而言，從外數經由第四電鍍線3u、公用布線3p、第一電鍍線3r和主表面3a的第一通孔部分3e以及背表面3b的引出線3h，向最內圈和第二行的連接盤部分3d實施電源供給。
因此，即使它是多管腳BGA7，其連接盤部分3d以5行被布置并覆蓋封裝基片3的背表面3b的所有圓周，并且位于最外圍的連接盤部分3d和從外數第三行的連接盤部分3d之間的區域已成為高密度布線，能夠使用作饋線的電鍍線3q與每個連接盤部分3d相連，以提供電源用于電鍍并在布線和電極上形成金和鎳的鍍層薄膜是可能的。
在鍍層形成后，通過刻蝕(回蝕)，環形公用布線3p的切割分離，以及多個第一電鍍線3r和與其相連的第四電鍍線3u被完成，并且用于電力供給的每個引出線被絕緣。
與連接公用布線3p的多個第一電鍍線3r相連的每個連接盤部分3d可以是用于信號的連接盤部分3d，可以是用于電源或接地的連接盤部分3d。即，就用于信號的連接盤部分3d而言，由于每個第一電鍍線3r，以及與其相連的連接盤部分3d通過對公用布線3p和在鍍層形成后通過刻蝕形成的第一電鍍線3r的切割分離而被絕緣，上述連接盤部分3d可以用于信號。就用于電源或接地的連接盤部分3d而言，通過僅留下上述連接盤部分3d經由第一電鍍線3r與公用布線3p相連的部分，沒有刻蝕，作為電源或接地共有是可能的，可以指望電源或接地的穩定化。
如圖9或圖10所示，多個小四邊形的偽圖形3w形成于主表面3a的近乎中心部分和封裝基片3的背表面3b。多個上述偽圖形3w形成于近乎等間隙處的基片的開口區域內，通過這樣，可以減輕基片內的局部應力集中，且可以降低基片的彎曲。
接下來，根據圖14和圖15所示的制造流程，對封裝基片3的形成方法進行了解釋，其中包括對用于電力供給的引出線進行切割分離的回蝕。
首先，如圖14的步驟S1中所示，進行了雙面敷銅板的制備。即，制備銅材料3y被貼附在核心材料3c的前后兩面上的板子。然后進行了步驟S2所示的鉆孔，形成了多個通孔3n。即，通過鉆孔在預定位置形成了多個通孔3n。
然后，進行步驟S3所示通孔鍍層形成。此處，利用電解電鍍，金和鎳的鍍層薄膜3z分別形成于前后面和線路板的通孔3n內。在本實施例的封裝基片中，用做饋線的電鍍線3q直接與每個連接盤部分3d相連或本例中經由公用布線3p。因此，通過提供用于電鍍的電源，金和鎳的鍍層薄膜3z可以形成于每個布線和電極之上。
然后，實施步驟S4所示的阻焊劑施加。此處，施加了阻焊劑，形成了覆蓋前后表面的鍍層薄膜3z的阻焊劑層5。然后，進行了步驟S5所示的構圖。即，使阻焊劑層5的指定的點具有依照圖形的開口。
然后，進行步驟S6所示的銅刻蝕。此處，刻蝕去除了具有依照步驟S5的構圖形成的開口的部分的下鍍層薄膜3z和下銅材料3y。然后，進行了步驟S7所示的阻焊劑的去除。此處，去除了步驟4中形成于前后表面的阻焊劑層5。
通過這樣，形成了圖9和圖10所示的前后表面的布線圖形。
然后，進行圖15的步驟S8所示的SR(焊料阻焊劑薄膜3k)涂敷。即，焊料阻焊劑薄膜3k被施加到鍍層薄膜3z的前后表面以及具有開口的部分。
然后，進行了步驟S9所示的曝光顯影。此處，進行了包括最后進行回蝕的部分的2個或多個預定部分的曝光顯影，并且如圖11所示，開口3f形成于焊料阻焊劑薄膜3k內。然后，進行了步驟S10所示的薄膜貼附。此處，僅有進行回蝕的部分形成開口的薄膜9被從焊料阻焊劑薄膜3k的上部粘附。即，如圖12所示，使只有進行回蝕的區域具有環形的開口，而其他區域被覆蓋上薄膜9。
然后，進行了步驟S11所示的刻蝕(回蝕)。此處，刻蝕去除了指定點的銅材料3y和鍍層薄膜3z。即，如圖12所示，刻蝕是在其覆蓋有本身為掩模(圖12的短斜線部分為薄膜9)的薄膜9的情況下進行的，且公用布線3p和第一電鍍線3r以及第四電鍍線3u的切割分離是通過上述進行的。
然后，進行步驟S12所示的薄膜剝離。即，通過去除前后表面的薄膜9，如圖13所示，凹陷3x以環形形成于公用布線3p的周圍。結果，環形公用布線3p以及第一電鍍線3r和第四電鍍線3u執行了切割分離。
然后，進行了步驟S13所示表面處理。此處，進行了填充焊料阻焊劑薄膜3k的不必要的開口3f的處理。
這成為制造封裝基片3的完結。
接下來，解釋了圖16所示對上述實施例的修改。
在圖16的修改中，在圖15的步驟S11的回蝕中，環形公用布線3p和所有的其內部區域被去除。這分離了公用布線3p以及與其相連的第一電鍍線3r和第四電鍍線3u。即，作為回蝕區，如圖13所示，公用布線3p的周圍可以被刻蝕成環形，可以執行公用布線3p和與其相連的第一電鍍線3r和第四電鍍線3u的切割分離。如圖16的修改中所示，環形公用布線3p和所有的其內部區域可以被刻蝕，公用布線3p和與其相連的第一電鍍線3r和第四電鍍線3u可以被分離。
然而，更希望的是，在公用布線3p內部留下偽圖形3w。即，如圖13所示，基片的扭曲可以通過將公用布線3p的周圍刻蝕成環形并將多個偽圖形保留為原來的樣子而得以降低。
接下來，解釋了本實施例的BGA7的組裝。
首先，在經由公用布線3p和封裝基片3器件區3v內的電鍍線提供電源以及在每個導線和電極上形成鍍層后，制備了通過分離公用布線3p和電鍍線3q(第一電鍍線3r和第四電鍍線3u)而形成的封裝基片3。即，制備了多片基片(封裝基片3)，其中圖13所示的布線圖形形成于主表面3a的器件區3v內，另一方面，圖10所示的布線圖形形成于背表面3b的器件區3v內。制備了多片基片，其中被引出線3h從連接盤部分3d拉出的第一通孔部分3e以及布置于圖2所示的連接盤3d上的第二通孔部分3g(焊盤上過孔)被一起裝載到每個器件區內。
然后，進行了單元片鍵合，如圖17和圖18所示，經由粘結劑2，半導體芯片1被粘附在封裝基片3的主表面3a上。這樣的話，半導體芯片1被安裝并粘附在封裝基片3的主表面3a上，使得通過基片制造工藝的刻蝕(回蝕)形成的凹陷3x可以被覆蓋。圖18構造了穿透半導體芯片1的附圖，并也顯示了芯片下部的布線圖形。
然后，進行了引線鍵合。此處，如圖19所示，半導體芯片1的主表面1a的焊盤1c和與其對應的封裝基片3的鍵合引腳3j與電導線4，例如金線電連接。
然后，進行樹脂成型。此處，在封裝基片3的主表面3a上實施了樹脂密封，共同地覆蓋了多個半導體芯片1和多個導線4。因此，如圖20所示，半導體芯片1和多個導線4被覆蓋上樹脂體6。用于密封的樹脂為例如熱固型環氧系樹脂，等等。
然后，如圖21所示，進行了焊料球安裝，本身為外引腳的焊料球8與封裝基片3背表面3b的每個連接盤部分3d相連。
然后，進行了個體分離。例如，通過切片工藝切割封裝基片，并各自被分離成每個BGA7。由于跨騎器件區3v外圍邊線的電鍍線10通過邊線上的個體分離被切割，其在切割后(在個體分離后)沒有從封裝基片3向外凸出。
依照本實施例BGA7(半導體器件)的制造方法，由于主表面3a具有可與覆蓋有多個連接盤部分3d的背表面3b相比的空間，通過使用封裝基片3，其中用于電力供給的環形公用布線3p形成于主表面3a器件區3v內鍵合引腳3j的內部區域，與公用布線3p相連的用于電力供給的多個電鍍線3q(第一電鍍線3r和第四電鍍線3u)可以被圍在四周。因此，經由過孔部分(第一通孔部分3e或第二通孔部分3g)向背表面3b的所有連接盤部分3d布置用于電解電鍍的饋線成為可能。
即，由于主表面3a只是2行排列的鍵合引腳3j，在某種程度上是有空間的。由于空間尤其位于角落部分，通過向角部分布置連接公用布線3p并延伸且繼續存在到基片末端部分的第四電鍍線3u，同樣當從外部向公用布線3p提供電源時，可能通過上述第四電鍍線3u執行。
結果，對封裝基片3的主表面3a和背表面3b的布線和電極進行電解電鍍變得可能。同樣，在背表面3b的周邊被多行的連接盤部分3d所覆蓋的半導體器件中，可以對所有的連接盤3d進行電解電鍍。
因此，以增加半導體器件(BGA7)的管腳數為目的，對布線和電極實施電解電鍍變得可能。
既然可以對所有的連接盤部分3d實施電解電鍍，即使以窄間距布置多行的連接盤部分3d，以半導體器件(BGA7)的微型化為目，實施布線和電解電鍍變得可能。
此外，正是封裝基片3，其公用布線3p形成于主表面3a內，在實施電解電鍍、公用布線3p以及與其相連的第一電鍍線3r和第四電鍍線3u的切割分離后，對公用布線3p的周邊進行刻蝕(回蝕)。通過回蝕形成的凹陷3x可以被通過上述所完成的半導體芯片1的安裝所覆蓋，半導體芯片1可以進一步被覆蓋上用于密封的樹脂(樹脂體6)。
因此，可以防止布線的末端部分因用于電力供給的引出線的切割而暴露。可以防止因通過公用布線3p周邊的回蝕形成凹陷3x而導致的吸潮的產生，或因導電的異物的粘附產生的短路。
在前述中，基于上述實施例具體地解釋了本發明人所完成的本發明，但本發明不限于上述實施例，而是可以進行變更和修改，當然，以不偏離本發明宗旨范圍內的各種方式。
例如，盡管上述實施例解釋了外引腳為焊料球8的情況，外引腳可以是除了焊料球8的多種情況。即，只要它是利用布線基片而組裝的多管腳半導體器件，其中基片是通過經由公用布線3p提供電源實施電解鍍層形成而制造的，它們就可以是半導體器件，例如LGA(連接盤柵格陣列)。除了實例中的5行外，外引腳排列的數量也可以是多行。
本發明適合具有布線基片的電子器件的制造技術。
權利要求
1.一種半導體器件的制造方法，包括以下步驟(a)制備布線基片，該布線基片在經由用于電力供給的引出線提供電源以及在具有形成于主表面內的多個鍵合電極、形成于與主表面相對的背表面的多個連接盤部分、形成于主表面的鍵合電極的內部區域且用于電力供給的公用布線、和以公用布線電連接的用于電力供給的多個引出線的布線基片器件區內的每個布線和電極上形成鍍層后，通過分離公用布線和用于電力供給的引出線形成的；(b)在布線基片的主表面上安裝半導體芯片；(c)電耦合半導體芯片的電極和布線基片的鍵合電極；以及(d)在布線基片的連接盤部分內形成外引腳。
2.根據權利要求1的半導體器件的制造方法，其中公用布線以環形形成。
3.根據權利要求2的半導體器件的制造方法，其中在步驟(a)中制備的布線基片是一種環形公用布線及其內部區域被從中去除的基片。
4.根據權利要求1的半導體器件的制造方法，其中用于電力供給的與公用布線相連并延伸到且存在于布線基片末端部分的引出線被布置于主表面的角部分處。
5.根據權利要求1的半導體器件的制造方法，其中布線基片包括被與平面方向上的連接盤相連的引出線拉出并布置的第一過孔部分，以及布置于連接盤部分之上的第二過孔部分。
6.根據權利要求1的半導體器件的制造方法，其中在步驟(a)中制備的布線基片是一種通過刻蝕完成公用布線和用于電力供給的引出線的切割分離的基片。
7.根據權利要求1的半導體器件的制造方法，其中其中通過刻蝕完成公用布線和用于電力供給的引出線的切割分離的布線基片制備于步驟(a)，半導體芯片安裝于布線基片的主表面上，使得通過刻蝕形成的凹陷可以在步驟(b)中被覆蓋。
8.根據權利要求1的半導體器件的制造方法，其中連接盤部分以多行的形式形成于布線基片的背表面，最內圈的連接盤部分以及多行中從內數的第二行被與上述連接盤部分相連的引出線拉出到平面方向，并與過孔部分相連，進而用于電力供給并延伸到且存在于內側而且與公用布線相連的引出線與過孔部分在主表面上相連。
9.根據權利要求1的半導體器件的制造方法，其中與用于電力供給的引出線相連的每個連接盤部分為用于信號的連接盤部分。
10.根據權利要求1的半導體器件的制造方法，其中在用于電力供給的引出線中，為電源或接地的用作電力供給的多個引出線與公用布線的一部分相連。
11.根據權利要求1的半導體器件的制造方法，其中連接盤部分以5行形式形成于布線基片的背表面。
12.根據權利要求1的半導體器件的制造方法，其中連接盤部分以5行形式形成于布線基片的背表面，用于電力供給且延伸到并存在于布線基片的末端部分的引出線與5行中的最外圈的連接盤部分相連。
13.根據權利要求1的半導體器件的制造方法，其中連接盤部分以5行形式形成于布線基片的背表面，5行中從外數第二行和第三行的連接盤部分被與上述連接盤部分相連的引出線拉出到平面方向，并與過孔部分相連，進而用于電力供給并延伸到且存在于布線基片的末端部分的引出線與過孔部分在主表面處相連。
14.根據權利要求1的半導體器件的制造方法，其中連接盤部分以5行形式形成于布線基片的背表面，最內圈的連接盤部分，以及5行中從內數的第二行被與上述連接盤相連的引出線拉出到平面方向，并與過孔部分相連，進而用于電力供給并延伸到且存在于內側并與公用布線相連的引出線和過孔部分在主表面處相連。
15.根據權利要求1的半導體器件的制造方法，其中在步驟(c)之后，進行樹脂密封，并且半導體芯片被樹脂體覆蓋。
全文摘要
半導體器件的制造方法，以增加半導體芯片的管腳數量為目的，對布線進行電解電鍍被變為可能。使用了封裝基片3，利用它，用于電力供給的環形公用布線3p形成于主表面3a器件區3v的鍵合引腳3j的內部區域。由于用于電力供給且與公用布線3p相連的多個第一電鍍線3r和第四電鍍線3u可以被通過上述方式進行布置，用于電解電鍍的饋線可以被布置到背面所有的連接盤部分。因此，對封裝基片3的主表面3a以及背表面的布線進行電解電鍍成為可能。即使多行的連接盤部分形成并覆蓋背表面的周邊，仍可以對所有的連接盤部分進行電解電鍍。因此，以增加半導體器件管腳數量為目的，可以對布線進行電解電鍍。
文檔編號H01L23/498GK101090081SQ20071010655
公開日2007年12月19日 申請日期2007年6月6日 優先權日2006年6月14日
發明者田上哲治 申請人:株式會社瑞薩科技