像素結構與制造方法及含像素結構的光電裝置與制造方法

專利名稱：像素結構與制造方法及含像素結構的光電裝置與制造方法
技術領域：
本發明是有關于一種顯示器，特別是有關于顯示器中的一種像素結構及其制造方法。
背景技術：
由于現今平面顯示器，如液晶顯示器(LCD)、等離子體顯示器(PDP)與有機發光二極管顯示器(OLED display)等，不論在分辨率、重量、厚度、反應速度以及耗電量等特性上皆優于傳統的陰極射線管(Cathode Ray Tube，CRT)顯示器，所以平面顯示器已漸漸取代傳統的陰極射線管顯示器。再加上，近年來平面顯示器的技術進步突飛猛進，且隨著電子產品用途的不斷擴大，所以平面顯示器的應用也越來越為廣泛。
公知平面顯示器包含多個像素結構，而每一像素結構如圖1與圖2所示，其中圖1為儲存電容設置于公共電極上，圖2為儲存電容設置于柵極線上。請參閱圖1A與圖2B，其為公知像素結構俯視示意圖。如圖所示，公知像素結構100包含一柵極線120、一數據線130、一薄膜晶體管140、一像素電極160與一公共線170，柵極線120、數據線130、薄膜晶體管140、像素電極160與公共線170，且設置于一第一基板(圖未示)上。其中，柵極線120與數據線130相互交錯。薄膜晶體管140包含一柵極(圖未示)、一源極144、一漏極146與一半導體層148，薄膜晶體管140的柵極為部分柵極線120所構成，且薄膜晶體管140的半導體層148對應于薄膜晶體管140的柵極，半導體層148與薄膜晶體管140的柵極之間設有一絕緣層(圖未示)，薄膜晶體管140的源極144與漏極146分別設置于半導體層148的兩側，且分別延伸至柵極線120兩側，而分別耦接數據線130與像素電極160，且像素電極160經由一通孔149耦接漏極146。公共線170與柵極線120平行設置于第一基板上，像素電極160與公共線170間形成一儲存電容162。
承接上述，由于像素電極160為透明導電材質，所以像素電極160的區域即為透光區域，然而公共線170會阻隔部分透光區域。現今為了防止像素發生漏光的情形，第一基板或者相對于第一基板的一第二基板(圖未示)會在對應于像素電極160的周圍設置一黑色矩陣190，如圖1B所示，以阻隔光線自透光區域的周圍漏出，所以像素電極160未受黑色矩陣190覆蓋的區域與未受公共線170阻隔的區域，即為顯示區域180。由于常用像素結構100的漏極146及/或源極144整個位于像素電極160所在的透光區域中，再者漏極146與源極144的材質為不透光材質，所以漏極146與源極144也阻擋了部分光線，如此會縮減像素結構100的顯示區域180，也即造成像素結構100的開口率(aperture ratio)降低，且也會導致透光率降低。
請參閱圖2A與圖2B，其為具蝕刻終止型薄膜晶體管的公知像素結構的俯視示意圖。如圖所示，圖1A與圖2A的不同之處在于圖2A的像素結構200的薄膜晶體管240為一蝕刻終止型薄膜晶體管，且設置于柵極線220的一側，蝕刻終止型薄膜晶體管240具有一蝕刻停止層241，其對應于薄膜晶體管240的柵極242，且設置于薄膜晶體管240的半導體層(圖未示)上，薄膜晶體管240的源極244與漏極246分別設置于蝕刻停止層241的兩側。其中，源極244耦接于數據線230，而像素電極260經由通孔249耦接漏極246。另外，圖2A的像素結構200的像素電極260也延伸設置于下一級柵極線220上，而形成一儲存電容262。由于圖2A的像素結構200的薄膜晶體管240設置于柵極線220的一側，因此如圖2B所示，黑色矩陣290會因為覆蓋薄膜晶體管240及其周圍而覆蓋到柵極線220的側面區域，而縮減像素結構200的顯示區域280因薄膜晶體管240的位置縮小而導致像素結構200的開口率降低，且也會導致透光率降低。

發明內容
本發明的主要目的，在于提供一種像素結構及其制造方法以及包含該像素結構的光電裝置及其制造方法，其增加像素結構的顯示區域，以增加像素結構的開口率。
本發明的次要目的，在于提供一種像素結構及其制造方法以及包含該像素結構的光電裝置及其制造方法，其為利用薄膜晶體管設置于柵極線，以增加像素結構的開口率。
本發明關于一種像素結構，其包含一基板，其上設置實質上相互交錯的至少一柵極線與至少一數據線、至少一薄膜晶體管與至少一像素電極，其中薄膜晶體管位于柵極線，且薄膜晶體管耦接柵極線與數據線及像素電極。
本發明關于一種像素結構的制造方法，其先提供一基板，并形成至少一柵極線、至少一數據線、至少一薄膜晶體管與至少一像素電極于基板上，其中柵極線與數據線實質上相互交錯，薄膜晶體管形成于柵極線而與柵極線相對，并耦接柵極線、數據線與像素電極。
本發明關于一種光電裝置，其具有本發明所述的像素結構。
本發明關于一種光電裝置的制造方法，其具有本發明所述的像素結構的形成方法。
為讓本發明上述和其它目的、特征和優點能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細說明如下。


圖1A為公知像素結構俯視示意圖；圖1B為圖1A的像素結構的顯示區域的俯視示意圖；圖2A為公知具有蝕刻終止型薄膜晶體管的像素結構的俯視示意圖；圖2B為圖2A的像素結構的顯示區域的俯視示意圖；圖3A為本發明的像素結構的一實施例的俯視示意圖；圖3B為圖3A的像素結構的顯示區域的俯視示意圖；圖4為圖3A的一實施例的剖視圖；圖5為圖3A的另一實施例的剖視圖；圖6為圖3A的另一實施例的剖視圖；圖7為本發明的像素結構的另一實施例的剖視圖；圖8為本發明的像素結構的另一實施例的俯視示意圖；圖9為圖8的一實施例的剖視圖；圖10A為本發明的像素結構的另一實施例的俯視示意圖；圖10B為圖10A的像素結構的顯示區域的俯視示意圖；圖11為圖10A的一實施例的剖視圖；圖12A為本發明的像素結構的另一實施例的俯視示意圖；
圖12B為圖12A的像素結構的顯示區域的俯視示意圖；圖13為圖12A的一實施例的剖視圖；圖14為圖12A的另一實施例的剖視圖；圖15為圖12A的另一實施例的剖視圖；圖16為本發明的像素結構的另一實施例的俯視示意圖；圖17為圖16的一實施例的剖視圖；以及圖18為本發明的光電裝置的一實施例的俯視示意圖。
其中，附圖標記100像素結構 314絕緣層 120柵極線130數據線 320柵極線 412虛設圖案140薄膜晶體管 322絕緣層 420柵極線144源極 330數據線 422絕緣層146漏極 332摻雜半導體層424延伸部148半導體層 334摻雜半導體層430數據線149通孔 340薄膜晶體管 432摻雜半導體層160像素電極 344源極434摻雜半導體層162儲存電容 346漏極440薄膜晶體管170公共線 348半導體層444源極180顯示區域 349通孔446漏極190黑色矩陣 352保護層 448半導體層200像素結構 360像素電極449通孔220柵極線 362具介電系數的層 452保護層230數據線 364絕緣層 454通孔240薄膜晶體管 366電極460像素電極244源極 370公共線 462具介電系數的層246漏極 372儲存電容470公共線249通孔 380黑色矩陣472儲存電容260像素電極 381緩沖層 480黑色矩陣262儲存電容 382顯示區域481緩沖層280顯示區域 384濾色片層484濾色片層
300像素結構 386平坦層 486平坦層310第一基板 388公共電極488公共電極312虛設圖案 390第二基板490第二基板512虛設圖案 400像素結構500像素結構520柵極線 410第一基板510第一基板530數據線 630數據線 730數據線532摻雜半導體層 632摻雜半導體層732摻雜半導體層534摻雜半導體層 634摻雜半導體層734摻雜半導體層540薄膜晶體管 640薄膜晶體管 740薄膜晶體管544源極 644源極744源極546漏極 646漏極746漏極548半導體層 648半導體層748半導體層549通孔 649通孔749通孔552保護層 650蝕刻終止層 750蝕刻終止層560像素電極 652保護層 752保護層562具介電系數的層 660像素電極754通孔570公共線 662儲存電容760像素電極572儲存電容 664具介電系數的層 762儲存電容580黑色矩陣 666絕緣層 764具介電系數的層581緩沖層 670黑色矩陣770黑色矩陣582顯示區域 671緩沖層 771緩沖層584濾色片層 672顯示區域774濾色片層586平坦層 674濾色片層776平坦層588公共電極 676平坦層 778公共電極590第二基板 678公共電極780第二基板600像素結構 680第二基板800顯示單元610第一基板 700像素結構802像素結構612絕緣層 710第一基板810光電裝置620柵極線 720柵極線 724延伸部622絕緣層 722絕緣層
具體實施例方式
請參閱圖3A，其為本發明的像素結構的第一實施例的俯視示意圖。如圖所示，本發明的像素結構300包含一第一基板310(如圖4所示)、至少一柵極線320、至少一數據線330、至少一薄膜晶體管340與至少一像素電極360，其中柵極線320、數據線330、薄膜晶體管340與像素電極360設置于第一基板310上。柵極線320與數據線330實質上相互交錯，此實施例的薄膜晶體管340位于柵極線320上而與柵極線320相對，薄膜晶體管340耦接于柵極線320、數據線330與像素電極360。其中，相對于薄膜晶體管340的部分柵極線320以作為薄膜晶體管340的一柵極，而薄膜晶體管340的一半導體層348設置于柵極上方，也即半導體層348位于柵極線320相對于薄膜晶體管340的區域上方，薄膜晶體管340的一源極344與一漏極346設置于半導體層348上，且皆位于柵極線320上，其中源極344耦接于數據線330。像素電極360經由相對于柵極線320的一通孔(Through Hole，TH)349耦接于漏極346。
承接上述，第一基板310上更設置一公共線370，且公共線370與柵極線320實質上平行，因此公共線370也與數據線330實質上相互交錯，且公共線370與像素電極360之間形成一儲存電容372。在本實施例中，像素電極360為透明導電材質，因此像素電極360的區域即為像素結構300的透光區域，但公共線370為非透明導電材質，所以公共線370阻隔了像素結構300部分透光區域。
另外，如圖3B所示，像素結構300的第一基板310或者相對于第一基板310的一第二基板390(如圖4所示)會在相對于像素電極360的周圍設置一黑色矩陣380，以覆蓋部分該柵極線320、部分該數據線330、該薄膜晶體管340及部分該像素電極360，以防止像素發生漏光的情形。由于通過像素電極360的光線會受到黑色矩陣380的遮蔽與受到公共線370阻隔，所以像素電極360未受黑色矩陣380覆蓋與未受公共線370阻隔的區域，即為顯示區域382。由于本發明的薄膜晶體管340位于柵極線320上，因此黑色矩陣380覆蓋柵極線320的同時也會覆蓋薄膜晶體管340，所以由圖1B與圖3B比較可明顯得知，本發明實施例的像素結構300的開口率較常用像素結構100的開口率大，其主要是因為常用像素結構100的漏極146及/或源極144整個位于像素電極160所在的透光區域中。再者漏極146與源極144的材質為不透光材質，所以漏極146及/或源極144阻擋了部分光線，而使得開口率增加降低，也就是說本發明的像素結構300的顯示區域382實質上大于常用像素結構100的顯示區域180，相對而言，本發明的像素結構300的開口率也相對提高。
此外，本發明的像素結構300的另一實施例，可不需在第一基板310上設置公共線370，而將像素電極360延伸覆蓋至下一柵極線320的部分區域，以在下一柵極線320的部分區域形成儲存電容，如此顯示區域382即不會受公共線370影響而縮減，因此可增加像素結構300的顯示區域382面積以及開口率。此外，為了檢測像素結構300的缺陷，因此第一基板310上更設置至少一虛設圖案(dummy pattern)312，以檢測像素結構300的缺陷(如殘留物與像素結構300內任一層導體層及/或半導體層接觸所產生的短路等)，在此實施例中第一基板310上設置多個虛設圖案312，其位于像素結構300的四個角落，此僅為本發明的一實施例并不局限虛設圖案312所設置的位置，也可選擇性地設置于像素結構300中的任一位置，例如環繞該顯示區域、設置于易發生殘留物之處、平行柵極線320、數據線330、公共線370的其中至少一者設置、或其它設置方式。本發明實施例的虛設圖案312是以曝露出第一基板310的通孔為例，但不限于此，也可選擇性地為溝槽、狹縫、或上述的混合使用。當然，若像素結構300不需要檢測，則虛設圖案312也可不設置。又，本發明的像素結構300，較佳地，更包含至少一遮光層(圖未示)，其設置于該第一基板310上，并與該數據線330及該柵極線320的至少一者平行，但不限于此，也可不包含遮光層。
請參閱圖4，其為圖3A的AA’方向的剖視圖。如圖所示，本發明的像素結構300的柵極線320與公共線370設置于第一基板310上，此實施例的薄膜晶體管340位于柵極線320上，其中相對于薄膜晶體管340的部分柵極線320以作為薄膜晶體管340的柵極。一絕緣層322設置于第一基板310、部分柵極線320與/或公共線370上。半導體層348設置于絕緣層322上，且半導體層348位于相對薄膜晶體管340的部分柵極線320的位置。源極344與漏極346設置于半導體層348的二端。再者，本發明的實施例，較佳地，設置摻雜半導體層332、334于半導體層348上，且分別位于與源極344及漏極346接觸之處，以降低電阻值。源極344、漏極346與位于源極344和漏極346之間的半導體層348上設置一保護層352，保護層352也設置于相對部分第一基板310與公共線370的絕緣層322上。像素電極360設置于第一基板310上，且位于保護層352上，而像素電極360經通孔349耦接漏極346，且像素電極360與公共線370之間形成儲存電容372。
承接上述，像素結構300更包含有一第二基板390，其相對于第一基板310設置，第二基板390具有黑色矩陣380、一濾色片層384與公共電極388。其中黑色矩陣380設置于部分第二基板390，且對應于柵極線320、薄膜晶體管340與數據線(圖未示)，且濾色片層384設置于對應像素電極360的第二基板390上。公共電極388設置于濾色片層384上且耦接一共同電壓，其與數據線傳送至像素電極360的數據信號產生壓差變化，因而驅使像素電極360與公共電極388所接觸的一具介電系數的層362依據電壓差變化顯示對應的灰階亮度。其中，具介電系數的層362為一液晶層、一發光層(如有機材料、無機材料、或上述的組合)或上述的組合，以顯示對應的灰階亮度。換句話說，具介電系數的層362是設置于第一基板310及第二基板390之間。此外，為了能夠降低濾色片層384的剝落的現象產生，在本實施例中，較佳地，包含一緩沖層381設置于黑色矩陣380與第二基板390上，但不限于此，也可不形成緩沖層381或形成于濾色片層384之下及/或部分黑色矩陣380上。當然，若為了解決濾色片層384的落差問題，在本實施例中，較佳地，包含一平坦層386設置于黑色矩陣380與濾色片層384上，但不限于此，也可不設置平坦層386。
請參閱圖5，其為圖3A的另一實施例的剖視圖。圖5的剖視方向同為圖3A的AA’方向。本發明可適用于濾色片于陣列上(Color filter On Array，COA)型式的像素結構，此種型式的像素結構的濾色片層384位于第一基板310，且位于薄膜晶體管340上。如圖所示，此實施例的像素結構300同樣具有第一基板310、柵極線320、薄膜晶體管340、像素電極360與儲存電容372，而柵極線320、薄膜晶體管340、像素電極360與儲存電容372設置于第一基板310上。部分柵極線320對應于薄膜晶體管340而作為薄膜晶體管340的柵極。薄膜晶體管340包含有絕緣層322而設置于柵極線320、部分第一基板310與公共線370上；半導體層348設置于部分絕緣層322上且對應于薄膜晶體管340的柵極；源極344與漏極346分別設置于半導體層348的二端。再者，本發明的實施例，較佳地，設置摻雜半導體層332、334于半導體層348上，且分別與源極344及漏極346接觸，以降低電阻值。保護層352設置于源極344、漏極346與部分半導體層348上。像素電極360設置于部分保護層352上，且像素電極360經由通孔349耦接漏極346，此外像素電極360更對應于公共線370而形成儲存電容372。
承接上述，像素結構300，較佳地，更包含另一絕緣層364，其設置于薄膜晶體管340與像素電極360上，黑色矩陣380設置于絕緣層364上，由于黑色矩陣380相對于柵極線320，而薄膜晶體管340位于柵極線320上，因此黑色矩陣380同樣相對于薄膜晶體管340，濾色片層384設置于絕緣層364上，但不限于此，也可不設置另一絕緣層364。濾色片層384與部分的黑色矩陣380上設置有平坦層386，但不限于此，也可不設置平坦層386。也就是，濾色片層384依著的前結構輪廓來形成具有多階的結構。此外，為了能夠降低濾色片層384的剝落的現象產生，在本實施例中，較佳地，包含緩沖層381設置于部分絕緣層364及黑色矩陣380上，但不限于此，也可不形成緩沖層381或形成于濾色片層384之下及/或部分黑色矩陣380上。再者，像素結構300所包含的第二基板390設有公共電極388，第二基板390相對于第一基板310。
此外，第一基板310與第二基板390之間還設置有具介電系數的層362而位于平坦層386與公共電極388之間，此實施例中具介電系數的層362為一液晶層，但不限于此，也可為一發光層(如有機材料、無機材料、或上述的組合)或上述的組合。由于本發明可用于濾色片于陣列上型式的像素結構中，也就是濾色片位于薄膜晶體管陣列上型式的像素結構300的薄膜晶體管340位于柵極線320，因此本發明可讓濾色片于陣列上型式的像素結構增加顯示區域，以提升顯示效能。
請參閱圖6，其為圖3A的另一實施例的剖視圖。圖6的剖視方向同為圖3A的AA’方向。本發明也適用于陣列于濾色片上(Array On Color filter，AOC)的像素結構，此種型式的像素結構的濾色片層384位于第一基板310，且薄膜晶體管340位于濾色片層384上。如圖所示，此實施例的像素結構300也具有第一基板310，且第一基板310上設有黑色矩陣380、濾色片層384與平坦層386。濾色片層384與部分的黑色矩陣380上設置有平坦層386，但不限于此，也可不設置平坦層386。此外，為了能夠降低濾色片層384的剝落的現象產生，在本實施例中，較佳地，包含緩沖層381設置于部分第一基板310上及黑色矩陣380上，但不限于此，也可不形成緩沖層381或形成于濾色片層384之下及/或部分黑色矩陣380上。再者，為了改善柵極線320與平坦層386的吸附性，較佳地，更設置一絕緣層314于平坦層386上。此實施例的柵極線320、薄膜晶體管340、像素電極360與儲存電容372設置于絕緣層314上，且薄膜晶體管340與儲存電容372電性相接，但不限于此，也可不設置另一絕緣層314。此實施例的薄膜晶體管340位于柵極線320上，對應于薄膜晶體管340的部分柵極線320作為薄膜晶體管340的柵極，且薄膜晶體管340同樣包含絕緣層322、半導體層348、源極344、漏極346與保護層352。源極344與漏極346分別設置于半導體層348的二端。再者，本發明的實施例，較佳地，設置摻雜半導體層332、334于半導體層348上，且分別接觸源極344與漏極346，以降低電阻值。部分保護層352上設置像素電極360，且像素電極360經由通孔349耦接漏極346，并對應于設置在絕緣層314的公共線370，以形成于儲存電容372。
此外，像素結構300尚包含第二基板390，其相對于第一基板310而設置，且設有公共電極388。公共電極388與第一基板310的像素電極360之間設置有具介電系數的層362，其中，具介電系數的層362為一液晶層、一發光層(如有機材料、無機材料、或上述的組合)或上述的組合，以顯示對應的灰階亮度。由于陣列于濾色片上型式的像素結構可運用本發明，而使得薄膜晶體管340位于柵極線320，因此可提升陣列于濾色片上型式的像素結構的顯示區域，以提升顯示效能。
圖3A的的像素結構300的另一實施例為有機發光型式的像素結構，其剖視圖如圖7所示，此種型式的像素結構不需設有通孔349而與像素電極360耦接薄膜晶體管340的漏極346。如圖所示，此實施例的像素結構300包含有第一基板310、柵極線320、數據線(圖未示)、薄膜晶體管340與像素電極360，以及具介電系數的層362，而此實施例的具介電系數的層362為有機發光層。柵極線320與數據線實質上相互交錯，而此實施例的薄膜晶體管340位于柵極線320上，其中與薄膜晶體管340相對的部分柵極線即為薄膜晶體管340的柵極，薄膜晶體管340也包含絕緣層322、半導體層348、源極344、漏極346與保護層352。絕緣層322設置于部分第一基板310與柵極線320上，半導體層348設置于部分絕緣層322上，且位于相對薄膜晶體管340的部分柵極線320的位置。源極344與漏極346分別設置于半導體層348的二端。再者，本實施例，較佳地，半導體層348上設置摻雜半導體層332、334，其分別接觸源極344與漏極346，以降低電阻值。其中源極344耦接數據線。像素電極360設置于部分絕緣層322上，且耦接漏極346。在本發明的實施例中，是以漏極346與像素電極360的交界處實質上呈現水平為實施范例，但不限于此，也可選擇性為部分像素電極360于漏極346之上或之下。
承接上述，部分像素電極360上設置具介電系數的層362，而具介電系數的層362上設置一電極366。而源極344、漏極346、部分半導體層348與電極366上設置保護層352。本發明是讓像素結構300增加顯示區域的面積，因而提升有機發光型式的像素結構的顯示效能。
請參閱圖8，其為本發明的另一實施例的像素結構的俯視示意圖。如圖所示，本發明的像素結構400包含第一基板410(如圖9所示)、柵極線420、數據線430、薄膜晶體管440、像素電極460與儲存電容472，而柵極線420、數據線430、薄膜晶體管440、像素電極460以及儲存電容472設置于第一基板410上，其中，柵極線420與數據線430實質上相互交錯。此實施例的薄膜晶體管440位于柵極線420上，且薄膜晶體管440耦接于柵極線420、數據線430與像素電極460，而薄膜晶體管440與儲存電容472電性相接。像素結構400更包含一通孔454，其位于柵極線420上，且通孔454的位置對應于薄膜晶體管440，而柵極線420延伸一延伸部424至通孔454，以作為薄膜晶體管440的柵極。薄膜晶體管440的半導體層448相對于薄膜晶體管440的柵極，薄膜晶體管440的源極444與漏極446位于半導體層448上，且皆位于柵極線420上，其中源極444耦接于數據線430。像素電極460經由對應于漏極446的通孔449耦接于漏極446，且部分像素電極460相對于設置在第一基板410的公共線470以形成儲存電容472。
此外，本發明的像素結構400的另一實施例，不需設置公共線470于第一基板410上，而延伸像素電極460至下一級柵極線420的部分區域，以在下一級柵極線420形成儲存電容。此外，為了檢測像素結構400的缺陷，因此第一基板410上更設置至少一虛設圖案412，以檢測像素結構400的缺陷(如殘留物與像素結構400內任一層導體層及/或半導體層接觸所產生的短路等)，其位于像素結構400的四個角落，此僅為本發明的一實施例并不局限虛設圖案412所設置的位置，也可選擇性地設置于像素結構400中的任一位置，例如環繞該顯示區域、設置于易發生殘留物之處、平行柵極線420、數據線430、公共線470的其中至少一者設置、或其它設置方式。本發明實施例的虛設圖案412是以曝露出第一基板410的通孔為例，但不限于此，也可選擇性地為溝槽、狹縫、或上述的混合使用。當然，若像素結構400不需要檢測，則虛設圖案412也可不設置。又，本發明的像素結構400更包含至少一遮光層(圖未示)，其設置于第一基板410上，并與數據線430與柵極線420的至少一者平行，但不限于此，也可不包含遮光層。
請參閱圖9，其為圖8的一實施例的剖視圖。圖9的剖視方向為圖8的BB’方向。如圖所示，本發明的像素結構400的柵極線420與公共線470設置于第一基板410上，其中柵極線420上設置通孔454，且通孔454對應于薄膜晶體管440，對應于薄膜晶體管440的部分柵極線420所延伸的延伸部424會經由通孔454延伸至薄膜晶體管440下而作為薄膜晶體管440的柵極。本實施例，較佳地，部分柵極線420的延伸部424是以從通孔454的一邊延伸但不連接于此通孔454的另一邊的柵極線420為例，也就是說延伸部424為部分柵極線420延伸至通孔454中但未貫穿通孔454，但也可以連接至通孔454的另一邊，也就是說部分柵極線420也可延伸至通孔454中且貫穿通孔454。薄膜晶體管440包含絕緣層422、半導體層448、源極444、漏極446與保護層452。絕緣層422設置于柵極線420上，部分第一基板410與/或公共線470上。半導體層448設置于對應薄膜晶體管440的部分絕緣層422上。源極444與漏極446分別設置半導體層448的二端。再者，本發明的實施例，較佳地，半導體層448上設置摻雜半導體層432、434，而分別接觸源極444與漏極446，以降低電阻值。源極444耦接數據線430(如圖8所示)。保護層452設置于源極444、漏極446與部分半導體層448上，保護層452也設置于部分第一基板410與公共線470兩者所相對的部分絕緣層422上。另外，像素電極460設置于部分保護層452，且經通孔449耦接漏極446，而部分像素電極460相對于公共線470而形成儲存電容472。
此外，像素結構400更包含第二基板490，其相對于第一基板410，而部分第二基板490設置有黑色矩陣480、濾色片層484與公共電極488。其中黑色矩陣480設置于部分第二基板490，且對應于柵極線420與薄膜晶體管440，且濾色片層484設置于對應像素電極460的第二基板490上。公共電極488設置于濾色片層484上且耦接一共同電壓，其與數據線430傳送至像素電極460的數據信號產生壓差變化，因而驅使像素電極460與公共電極488所接觸的一具介電系數的層462依據電壓差變化顯示對應的灰階亮度。其中，具介電系數的層462為一液晶層、一發光層(如有機材料、無機材料、或上述的組合)或上述的組合，以顯示對應的灰階亮度。換句話說，具介電系數的層462是設置于第一基板410及第二基板490之間。此外，為了能夠降低濾色片層484的剝落的現象產生，在本實施例中，較佳地，包含一緩沖層481設置于黑色矩陣480與第二基板490上，但不限于此，也可不形成緩沖層481或形成于濾色片層484之下及/或部分黑色矩陣480上。當然，若為了解決濾色片層484的落差問題，在本實施例中，較佳地，包含一平坦層486設置于黑色矩陣480與濾色片層484上，但不限于此，也可不設置平坦層486。又，像素結構400的通孔454供柵極線420的延伸部424延伸而作為薄膜晶體管440的柵極的設計，也可運用于如圖5與圖6所示的像素結構型式，而應用于濾色片于陣列上型式的像素結構或陣列于濾色片上型式的像素結構。
請參閱圖10A，其為本發明的另一實施例的像素結構的俯視示意圖。如圖所示，本發明的像素結構500類似于圖3A的像素結構300，且二者呈對稱設置。像素結構500也是包含第一基板510(如圖11所示)、柵極線520、數據線530、薄膜晶體管540與像素電極560，其中柵極線520與數據線530設置于第一基板510上，柵極線520與數據線530實質上相互交錯。此實施例的薄膜晶體管540位于柵極線520上，其中薄膜晶體管540的所相對的柵極線520相反于圖3A的薄膜晶體管540所相對的柵極線520，也就是說，此實施例的薄膜晶體管540所設置的位置相反于圖3A的薄膜晶體管540所設置的位置。此實施例同樣以相對于薄膜晶體管540的部分柵極線520作為薄膜晶體管540的柵極，薄膜晶體管540的半導體層548位于柵極線520上，且對應于薄膜晶體管540的柵極。薄膜晶體管540的源極544與漏極546位于半導體層548上，且源極544與漏極546也位于柵極線520上，其中源極544耦接于數據線530。像素電極560經由通孔549耦接于漏極546，其中像素電極560耦接漏極546的位置上下相反于圖3A的像素電極560。
此外，像素電極560也相對于設置于第一基板510的公共線570，以形成儲存電容572。此外，為了檢測像素結構500的缺陷，因此第一基板510上更設置至少一虛設圖案(dummy pattern)512，以檢測像素結構500的缺陷(如殘留物與像素結構500內任一層導體層及/或半導體層接觸所產生的短路等)，于此實施例中第一基板510上設置多個虛設圖案512，其位于像素結構500的四個角落，此僅為本發明的一實施例并不局限虛設圖案512所設置的位置，也可選擇性地設置于像素結構500中的任一位置，例如環繞該顯示區域、設置于易發生殘留物之處、平行柵極線520、數據線530、公共線570的其中至少一者設置、或其它設置方式。本發明實施例的虛設圖案512是以曝露出第一基板510的通孔為例，但不限于此，也可選擇性地為溝槽、狹縫、或上述的混合使用。當然，若像素結構不需要檢測，則虛設圖案也可不設置。又，本發明的像素結構500更包含至少一遮光層(圖未示)，其設置于第一基板510上，并與數據線530與柵極線520的至少一者平行，但不限于此，也可不包含遮光層。另外，本發明的像素結構500的另一實施例，第一基板510上可不需設置公共線570，而直接延伸像素電極560至覆蓋上一柵極線520的部分區域，以形成儲存電容于上一柵極線520的部分區域。
另外，如圖10B所示，像素結構500的黑色矩陣580相對于像素電極560的周圍而位于第一基板510或者相對于第一基板510的第二基板590(如圖11所示)，以覆蓋部分該柵極線520、部分該數據線530、該薄膜晶體管540。由于黑色矩陣580與公共線570會阻隔光線通過，所以未受黑色矩陣580與公共線570阻隔而相對像素電極560的區域即為顯示區域582。
請參閱圖11，其為圖10A的一實施例的剖視圖。圖11的剖視方向為圖10A的CC’方向。如圖所示，本發明的像素結構500的柵極線520與公共線570設置于第一基板510上，此實施例的薄膜晶體管540位于柵極線520上。薄膜晶體管540包含絕緣層522、半導體層548與保護層552。對應于薄膜晶體管540的部分柵極線520以作為薄膜晶體管540的柵極。絕緣層522設置于部分第一基板510、柵極線520與/或公共線570上。對應于薄膜晶體管540的部分絕緣層522上設置半導體層548。源極544與漏極546設置于半導體層548的二端。再者，本發明的實施例，較佳地，設置摻雜半導體層532、534于半導體層548上，而分別接觸源極544與漏極546，以降低電阻值。源極544、漏極546與位于源極544和漏極546之間的半導體層548上設置一保護層552，保護層552也設置于相對部分第一基板510與公共線570的絕緣層522上。
承接上述，像素電極560設置于第一基板510上，而位于部分保護層552，且像素電極560經通孔549耦接漏極546，且部分像素電極560對應于公共線570以形成儲存電容572。另外，像素結構500更設置第二基板590，其相對于第一基板510，第二基板590具有黑色矩陣580、一濾色片層584與公共電極588。其中黑色矩陣580設置于部分第二基板590，且對應于柵極線520與薄膜晶體管540，且濾色片層584設置于對應像素電極560的第二基板590上。公共電極588設置于濾色片層584上且耦接一共同電壓，其與數據線(圖未示)傳送至像素電極560的數據信號產生壓差變化，因而驅使像素電極560與公共電極588所接觸的一具介電系數的層562依據電壓差變化顯示對應的灰階亮度。其中，具介電系數的層562為一液晶層、一發光層(如有機材料、無機材料、或上述的組合)或上述的組合，以顯示對應的灰階亮度。換句話說，具介電系數的層562是設置于第一基板510及第二基板590之間。此外，為了能夠降低濾色片層584的剝落的現象產生，在本實施例中，較佳地，包含一緩沖層581設置于黑色矩陣580與第二基板上590，但不限于此，也可不形成緩沖層581或形成于濾色片層584之下及/或部分黑色矩陣580上。當然，若為了解決濾色片層584的落差問題，在本實施例中，較佳地，包含一平坦層586設置于黑色矩陣580與濾色片層584上，但不限于此，也可不設置平坦層586。除此之外，圖10A的像素結構500可為濾色片于陣列上型式或陣列于濾色片上型式的像素結構，其如圖5與圖6所示的像素結構型式。
請參閱圖12A，其為本發明的另一實施例的像素結構的俯視示意圖。如圖所示，本發明的像素結構600包含第一基板610(如圖13所示)、柵極線620、數據線630、薄膜晶體管640與像素電極660。柵極線620與數據線630實質上相互交錯，此實施例的薄膜晶體管640為一蝕刻終止型薄膜晶體管，且位于柵極線620上，部分柵極線620對應于薄膜晶體管640而作為薄膜晶體管640的柵極。蝕刻終止型的薄膜晶體管640具有一蝕刻終止層650，其設置于薄膜晶體管640的半導體層648(如圖13所示)上，且對應于薄膜晶體管640的柵極，薄膜晶體管640的源極644與漏極646分別位于蝕刻終止層650兩側，其中，源極644耦接數據線630，像素電極660經通孔649耦接漏極646，且像素電極660延伸至另一柵極線620而形成儲存電容662。因此，本實施例的蝕刻終止層650，其設置于薄膜晶體管640的半導體層648(如圖13所示)上，且蝕刻終止層650二端分別具有源極644及漏極646。再者，本發明的實施例，較佳地，設置摻雜半導體層632、634于源極644、漏極646與半導體層648接觸之處，以降低電阻值。
另外，如圖12B所示，相對于像素電極660的周圍設置有黑色矩陣670，其位于第一基板610或者相對于第一基板610的第二基板680(如圖13所示)，以覆蓋部分該柵極線620、部分該數據線630、該薄膜晶體管640。由于黑色矩陣670會阻隔光線通過，所以未受黑色矩陣670阻隔而相對像素電極660的區域即為顯示區域672。
此外，本發明的像素結構600的另一實施例，是未將像素電極660延伸至下一柵極線620，而在第一基板610上更設置一公共線(圖未示)，而部分像素電極660對應公共線，以在像素電極660與公共線之間形成儲存電容。此外，為了檢測像素結構600的缺陷，因此第一基板610上更可設置至少一虛設圖案(dummy pattern，圖未示)，以檢測像素結構600的缺陷(如殘留物與像素結構600內任一層導體層及/或半導體層接觸所產生的短路等)，其中一實施方式，虛設圖案可位于像素結構600的四個角落，此僅為本發明的一實施例并不局限虛設圖案所設置的位置，也可選擇性地設置于像素結構600中的任一位置，例如環繞該顯示區域、設置于易發生殘留物之處、平行柵極線620、數據線630的其中至少一者設置、或其它設置方式。本發明可用曝露出第一基板610的通孔以作為虛設圖案為例，但不限于此，也可選擇性地為溝槽、狹縫、或上述的混合使用。當然，若像素結構600不需要檢測，則虛設圖案也可不設置。又，本發明的像素結構600更包含至少一遮光層(圖未示)，其設置于第一基板610上，并與數據線630與柵極線620的至少一者平行，但不限于此，也可不包含遮光層。
請參閱圖13，其為圖12A的一實施例的剖視圖。圖13的剖視方向為圖12A的DD’方向。如圖所示，本發明的像素結構600的柵極線620設置于第一基板610上，此實施例的薄膜晶體管640為蝕刻終止型薄膜晶體管，且位于柵極線620上，其中相對于薄膜晶體管640的部分柵極線620用于作為薄膜晶體管640的柵極。絕緣層622位于部分第一基板610與柵極線620上，半導體層648設置于對應薄膜晶體管640的部分絕緣層622上。源極644與漏極646，分別設置于蝕刻終止層650及半導體層648上。再者，本發明的實施例，較佳地，半導體層648上設置有摻雜半導體層632、634，而分別接觸源極644與漏極646，以降低電阻值。因此，蝕刻終止層650設置于半導體層648上，且摻雜半導體層632及634、源極644及漏極646位于蝕刻終止層650的二端上。其中薄膜晶體管640的源極644耦接數據線630。保護層652設置于部分絕緣層622、源極644、漏極646與蝕刻終止層650上。像素電極660設置于部分保護層652上，且經通孔649耦接薄膜晶體管640的漏極646，像素電極660對應于下一柵極線620而形成儲存電容662。
另外，像素結構600尚包含第二基板680，其與第一基板610相對。部分第二基板680設置黑色矩陣670、一濾色片層674與公共電極678。其中黑色矩陣670設置于部分第二基板680，且黑色矩陣670相對于部分柵極線620、薄膜晶體管640及/或數據線(圖未示)。濾色片層674設置于對應像素電極660的第二基板680上。公共電極678設置于濾色片層674上且耦接一共同電壓，其與數據線630傳送至像素電極660的數據信號產生壓差變化，因而驅使像素電極660與公共電極678所接觸的一具介電系數的層664依據電壓差變化顯示對應的灰階亮度。其中，具介電系數的層664為一液晶層、一發光層(如有機材料、無機材料、或上述的組合)或上述的組合，以顯示對應的灰階亮度。換句話說，具介電系數的層664是設置于第一基板610及第二基板680之間。此外，為了能夠降低濾色片層674的剝落的現象產生，在本實施例中，較佳地，包含一緩沖層671設置于黑色矩陣670與第二基板上680，但不限于此，也可不形成緩沖層671或形成于濾色片層674之下及/或部分黑色矩陣670上。當然，若為了解決濾色片層674的落差問題，在本實施例中，較佳地，包含一平坦層676設置于黑色矩陣670與濾色片層674上，但不限于此，也可不設置平坦層676。
請參閱圖14，其為圖12A的另一實施例的剖視圖。圖14的剖視方向同為圖12A的DD’方向。如圖所示，本發明也可適用于具蝕刻終止型薄膜晶體管的濾色片于陣列上(Color filter On Array，COA)型式的像素結構。如圖所示，此實施例的像素結構600也包含第一基板610、柵極線620、薄膜晶體管640、像素電極660與儲存電容662，而柵極線620、薄膜晶體管640、像素電極660與儲存電容662設置于第一基板610上。相對于薄膜晶體管640的部分柵極線620即為薄膜晶體管640的柵極。此實施例的薄膜晶體管640同樣包含絕緣層622、半導體層648、蝕刻終止層650、源極644、漏極646與保護層652。
承接上述，絕緣層622設置于柵極線620與部分第一基板610上，半導體層648設置于部分絕緣層622上且對應于薄膜晶體管640的柵極線620，蝕刻終止層650設置于半導體層648上，源極644與漏極646分別設置于蝕刻終止層650及半導體層648上。再者，本發明的實施例，較佳地，設置摻雜半導體層632、634，以降低電阻值。所以，蝕刻終止層650設置于半導體層648上，且蝕刻終止層650的二端上，設置有摻雜半導體層632及634、源極644與漏極646。保護層652設置于源極644、漏極646與蝕刻終止層650上，且保護層652也設置于部分絕緣層622上。像素電極660設置于部分保護層652上，且經由通孔649耦接漏極646，此外像素電極660更相對于另一柵極線620的部分區域而形成儲存電容662。另外，像素結構600更包含另一絕緣層666，其設置于薄膜晶體管640與像素電極660上，黑色矩陣670設置于絕緣層666上，其中黑色矩陣670的位置相對于薄膜晶體管640、柵極線620及/或數據線(未圖標)。濾色片層674位于絕緣層666上及部分黑色矩陣670上，但不限于此，也可不設置另一絕緣層666。
此外，為了能夠降低濾色片層674的剝落現象產生，在本實施例中，較佳地，包含一緩沖層671設置于黑色矩陣670與第二基板上680，但不限于此，也可不形成緩沖層671或形成于濾色片層674之下及/或部分黑色矩陣670上。當然，若為了解決濾色片層674的落差問題，在本實施例中，較佳地，包含一平坦層676設置于黑色矩陣670與濾色片層674上，但不限于此，也可不設置平坦層676。
此外，像素結構600的第二基板680設有公共電極678，第二基板680相對于第一基粄610，且二者之間設置有具介電系數的層664，其中，具介電系數的層664為一液晶層、一發光層(如有機材料、無機材料、或上述的組合)或上述的組合，以顯示對應的灰階亮度。由于本發明可用于具蝕刻終止型薄膜晶體管的濾色片于陣列上型式的像素結構中，也就是濾色片于陣列上型式的像素結構600的薄膜晶體管640位于柵極線620上，因此本發明可增加具蝕刻終止型薄膜晶體管的濾色片于陣列上型式的像素結構的顯示區域，以提升顯示效能。
請參閱圖15，其為圖12A的另一實施例的剖視圖。圖15的剖視方向同為圖12A的DD’方向。本發明也適用于具蝕刻終止型薄膜晶體管的陣列于濾色片上(Array On Color filter，AOC)型式的像素結構。如圖所示，此實施例的像素結構600也包含第一基板610，而黑色矩陣670與濾色片層674設置于第一基板610上，且濾色片層674與部分的黑色矩陣670上設有平坦層676，但不限于此，也可不設置平坦層676。另外，為了能夠減少濾色片層674的剝落現象，本實施例中，較佳地，包含緩沖層671，其設置于部分第一基板610上及黑色矩陣670上，但不限于此，也可不形成緩沖層671或形成于濾色片層674之下及/或部分黑色矩陣670上。為了改善柵極線620與平坦層676的附著性，本實施例中，較佳地，平坦層676上更設置另一絕緣層612。此實施例的柵極線620、薄膜晶體管640、像素電極660與儲存電容662設置于絕緣層612上，而薄膜晶體管640與儲存電容662電性相接，但不限于此，也可不設置另一絕緣層612。其中相對應于薄膜晶體管640的部分柵極線620即為薄膜晶體管640的柵極，且此實施例的薄膜晶體管640同樣包含絕緣層622、半導體層648、源極644、漏極646、蝕刻中止層650與保護層652。
承接上述，絕緣層622設置于柵極線620與部分第一基板610上，半導體層648設置于部分絕緣層622上，且對應于薄膜晶體管640的柵極線620，蝕刻終止層650設置于半導體層648上，源極644與漏極646分別設置于蝕刻終止層650及半導體層648上。再者，本發明的實施例，較佳地，設置有摻雜半導體層632、634，以降低電阻值。所以，半導體層648上且蝕刻終止層650的二端，設置有摻雜半導體層632及634、源極644與漏極646。保護層652設置于源極644、漏極646與蝕刻終止層650上，保護層652也設置于部分相對于第一基板610的絕緣層622上。像素電極660設置于部分保護層652上，且像素電極660經由通孔649耦接漏極646，并延伸至下一級柵極線620的部分區域，以形成于儲存電容662。
此外，像素結構600尚包含第二基板680，其相對于第一基板610而設置，且設有公共電極678。公共電極678與位于第一基板610的像素電極660兩者之間設置有具介電系數的層664，其中，具介電系數的層664為一液晶層、一發光層(如有機材料、無機材料、或上述的組合)或上述的組合，以顯示對應的灰階亮度。
由于本發明也可用于具蝕刻終止型薄膜晶體管的陣列于濾色片上型式的像素結構中，也就是陣列于濾色片上型式的像素結構600的薄膜晶體管640位于柵極線620上，因此本發明也讓具蝕刻終止型薄膜晶體管的陣列于濾色片上型式的像素結構增加顯示區域，以提升顯示效能。請參閱圖16，其為本發明的另一實施例的像素結構的俯視示意圖。如圖所示，本發明的像素結構700包含第一基板710(如圖17所示)、柵極線720、數據線730、薄膜晶體管740、像素電極760與儲存電容762，而柵極線720、數據線730、薄膜晶體管740、像素電極760以及儲存電容762設置于第一基板710上，其中，柵極線720與數據線730實質上相互交錯，而薄膜晶體管740與儲存電容762電性相接。此實施例的薄膜晶體管740位于柵極線720上，且像素結構700更包含一通孔754，其同樣位于柵極線720上，且通孔754相對于薄膜晶體管740，而柵極線720的延伸部724延伸至通孔754，以作為薄膜晶體管740的柵極。此實施例的薄膜晶體管740為一蝕刻終止型的薄膜晶體管，其所包含的蝕刻終止層750相對于薄膜晶體管740的柵極，并位于薄膜晶體管的半導體層(圖未示)上，薄膜晶體管740的源極744與漏極746位于蝕刻終止層750兩端上，且皆位于柵極線720上，其中源極744耦接于數據線730。像素電極760經由通孔749耦接于漏極746，且部分像素電極760延伸至對應于下一級柵極線720的部分區域，以形成儲存電容762。
此外，本發明的像素結構700的另一實施例，不將像素電極760延伸至下一級柵極線720的部分區域，而設置公共線(圖未示)于第一基板710上，以在像素電極760與公共線的間形成儲存電容。此外，第一基板710上更可設置至少一虛設圖案(圖未示)，以檢測像素結構700的缺陷(如殘留物與像素結構700內任一層導體層及/或半導體層接觸所產生的短路等)，其中一實施方式，虛設圖案可位于像素結構700的四個角落，此僅為本發明的一實施例并不局限虛設圖案所設置的位置，也可選擇性地設置于像素結構700中的任一位置，例如環繞該顯示區域、設置于易發生殘留物之處、平行柵極線720、數據線730的其中至少一者設置、或其它設置方式。本發明可用曝露出第一基板710的通孔以作為虛設圖案為例，但不限于此，也可選擇性地為溝槽、狹縫、或上述的混合使用。當然，若像素結構700不需要檢測，則虛設圖案也可不設置。又，本發明的像素結構700更包含至少一遮光層(圖未示)，其設置于第一基板710上，并與數據線730與柵極線720的至少一者平行，但不限于此，本發明的像素結構700也可不包含遮光層。
請參閱圖17，其為圖16的一實施例的剖視圖。圖17的剖視方向為圖16的EE’方向。如圖所示，本發明的像素結構700的柵極線720設置于第一基板710上，而薄膜晶體管740位于柵極線720上，其中柵極線720上設置通孔754，且通孔754對應于薄膜晶體管740，對應于薄膜晶體管740的部分柵極線720會經由通孔754將延伸部724延伸至薄膜晶體管740下而作為薄膜晶體管740的柵極。本實施例，較佳地，部分柵極線720的延伸部724是以從通孔754的一邊延伸但不連接于此通孔754的另一邊為例，也就是說延伸部724為部分柵極線720延伸至通孔754中但未貫穿通孔754，但也可以連接至通孔754的另一邊，也就是說部分柵極線720延伸至通孔754中并貫穿通孔754。此實施例的薄膜晶體管740包含絕緣層722、半導體層748、源極744、漏極746、蝕刻終止層750與保護層752。
承接上述，絕緣層722設置于柵極線720上與部分第一基板710上。半導體層748設置于對應薄膜晶體管740的部分絕緣層722上。蝕刻終止層750設置于半導體層748上，源極744與漏極746分別設置于半導體層748上及蝕刻終止層750兩端上。再者，本發明的實施例，較佳地，半導體層748上設置有摻雜半導體層732、734，而分別接觸源極744與漏極746，以降低電阻值。所以，蝕刻終止層750設置于半導體層748上，且摻雜半導體層732及734、源極744與漏極746設置于蝕刻終止層750的二端。保護層752設置于源極744、漏極746與蝕刻終止層750上，保護層752也設置于部分第一基板710所相對的部分絕緣層722上。另外，像素電極760設置于部分保護層752上，且經通孔749耦接漏極746，而像素電極760延伸至下一級柵極線720，以形成儲存電容762。
此外，像素結構700更包含第二基板780，其相對于第一基板710，而部分第二基板780設置有黑色矩陣770、濾色片層774與公共電極778。其中黑色矩陣770設置于部分第二基板780，且對應于柵極線720與薄膜晶體管740及/或數據線(圖未示)，且濾色片層774設置于對應像素電極760的第二基板780上。公共電極778設置于濾色片層774上且耦接一共同電壓，其與數據線傳送至像素電極760的數據信號產生壓差變化，因而驅使像素電極760與公共電極778所接觸的一具介電系數的層764依據電壓差變化顯示對應的灰階亮度。其中，具介電系數的層764為一液晶層、一發光層(如有機材料、無機材料、或上述的組合)或上述的組合，以顯示對應的灰階亮度。換句話說，具介電系數的層764是設置于第一基板710及第二基板780之間。
此外，為了能夠降低濾色片層774的剝落的現象產生，在本實施例中，較佳地，包含一緩沖層771而設置于黑色矩陣770與第二基板上780，但不限于此，也可不形成緩沖層771或形成于濾色片層774之下及/或部分黑色矩陣770上。當然，若為了解決濾色片層774的落差問題，在本實施例中，較佳地，包含一平坦層776設置于黑色矩陣770與濾色片層774上，但不限于此，像素結構700也可不設置平坦層776。又，柵極線720的延伸部724延伸至像素結構700的通孔754中而作為薄膜晶體管740的柵極，本實施例也可運用于如圖14與圖15所示的像素結構型式，而應用于濾色片于陣列上型式的像素結構或陣列于濾色片上型式的像素結構。
再者，本發明上述各實施例所述的第一基板310、410、510、610及710與第二基板390、490、590、680及780的其中至少一者的材質，包含透明材質(如玻璃、石英、或其它材質)、不透明材質(如陶瓷、硅片、或其它材質)及可撓性材質(如聚碳酸酯、聚氯乙烯或其它材質)。又，在上述各實施例中，緩沖層、保護層、絕緣層及平坦層的其中至少一者的材質包含無機材質(如硅氧化物、硅氮化物、硅氮氧化物、碳化硅、氧化鉿、或其它材料、或上述的組合)、有機材質(如光刻膠、聚丙酰醚(polyarylene ether；PAE)、聚酰類、聚酯類、聚醇類、聚烯類、苯并環丁烯(benzocyclclobutene；BCB)、HSQ(hydrogen silsesquioxane)、MSQ(methyl silesquioxane)、硅氧碳氫化物(SiOC-H)、或其它材質、或上述的組合)、或上述的組合。
在上述各實施例中，是以有機材質的平坦層與無機材質的緩沖層、絕緣層及保護層為實施范例。若緩沖層的材質為有機材質，為了解決原先的緩沖層與第二基板間的吸附力問題，較佳地，包含一無機材質的絕緣層(未圖示)或具有一無機材質及一有機材質的多層絕緣層形成于第二基板上，且其材質如上所述。又，在本發明上述各實施例中，所述的像素電極皆以透明材質(如銦錫氧化物、鋁鋅氧化物、鎘錫氧化物、銦鋅氧化物、鋁錫氧化物、或其它材料、或上述的組合)為實施范例，但不限于此，也可選擇性地為反射材質(如鋁(Al)、金(Au)、銀(Ag)、鉻(Cr)、鉬(Mo)、鈮(Nb)、鈦、鉭、鎢、釹、或上述的合金、或其它材料、或上述的組合)、或上述的透明材質與反射材質的組合。
又，本發明上述各實施例，皆以具有黑色矩陣為實施例，但不限于此，也可不設置黑色矩陣，以數據線、柵極線、薄膜晶體管、公共線、遮光層、濾色片層堆棧其中至少一者當作黑色矩陣來使用。而上述各實施例所設置的黑色矩陣皆以導電材質(如鋁(Al)、金(Au)、銀(Ag)、鉻(Cr)、鉬(Mo)、鈮(Nb)、鈦、鉭、鎢、釹、或上述的合金、或其它材料、或上述的組合)為實施例，但不限于此，也可選擇性地為有機材質(如有色染料層、有色光刻膠、或至少二有色光刻膠堆棧、或其它材料)、或其它材料、或上述的組合。又，本發明上述各實施例所述的半導體層及摻雜半導體層的排列方式為垂直排列，也可選擇性地為水平排列，且其材質包含含硅的非晶材質、含硅的多晶材質、含硅的微晶材質、含硅的單晶材質、或含鍺的材質、或其它材料、或上述的組合。此外，本發明的半導體層是以非摻雜的半導體層(如本征半導體層)為實施例，也可選擇性地摻雜有摻雜子，且其濃度較摻雜半導體層的濃度較低。并且若僅有半導體層時，其也可于預定區域形成非摻雜區、第一摻雜區及第二摻雜區的其中至少二者，且其排列方式可為垂直排列或水平排列。
此外，本發明上述各實施例的儲存電容中的夾層皆以絕緣層及保護層的其中至少一者為范例，也可選擇性地更夾設蝕刻終止層、半導體層及摻雜半導體層的其中至少一者于其儲存電容中。
如圖18所示，本發明的一顯示單元800包含多個像素結構802，其中該多個像素結構802為上述各實施例的像素結構的其中的一者，由此增加該多個像素結構802的顯示區域，而讓顯示單元800提升顯示效能。顯示單元800可運用于一光電裝置810，且光電裝置810，更具有至少一電子組件(圖未示)，如控制組件、操作組件、處理組件、輸入組件、存儲元件、驅動組件、或其它功能組件、或上述的組合。而光電裝置810的類型包括攜帶式產品(如手機、攝影機、照相機、筆記型計算機、游戲機、手表、音樂播放器、電子信件收發器、電子相框、地圖導航器或類似的產品)、影音產品(如影音放映器或類似的產品)、屏幕、電視、室內或室外廣告牌等。又，本實施例的像素結構802中的薄膜晶體管除了可為以上所述的各實施例中的底柵型，如蝕刻終止型、背通道蝕刻型外，也可為其它類型的薄膜晶體管且位于柵極在線，例如頂柵型，此外以對應于薄膜晶體管的部分柵極線作為薄膜晶體管的柵極。
但是以上所述者，僅為本發明的一較佳實施例而已，并非用來限定本發明實施的范圍，所有根據本發明權利要求書所述的形狀、構造、特征及精神所做的均等變化與修飾，均應包括于本發明的權利要求范圍內。
權利要求
1.一種像素結構，其包含一第一基板；至少一柵極線，設置于該第一基板上；至少一數據線，設置于該第一基板上，且該數據線與該柵極線實質上相互交錯；至少一薄膜晶體管，設置于該第一基板上，并相對于該柵極線，且該薄膜晶體管分別耦接于該柵極線及該數據線；以及至少一像素電極，設置于該第一基板上，并耦接該薄膜晶體管。
2.根據權利要求1所述的像素結構，其特征在于，該薄膜晶體管的類型包含底柵型或頂柵型。
3.根據權利要求1所述的像素結構，其特征在于，該像素電極經由一通孔耦接該漏極，且該通孔相對于該柵極線。
4.根據權利要求1所述的像素結構，其特征在于，相對于該薄膜晶體管的部分該柵極線作為該薄膜晶體管的一柵極。
5.根據權利要求1所述的像素結構，其特征在于，該柵極線具有一通孔，相對于該薄膜晶體管，該柵極線具有一延伸部延伸至該通孔中，以作為該薄膜晶體管的一柵極。
6.根據權利要求1所述的像素結構，其特征在于，更包含一第二基板，對應于該第一基板設置，該第二基板具有一公共電極。
7.根據權利要求6所述的像素結構，其特征在于，更包含一濾色片層，設置于該第一基板及該第二基板的其中一者上。
8.根據權利要求7所述的像素結構，其特征在于，更包含至少一絕緣層，設置于該第一基板及該第二基板的至少一者上。
9.根據權利要求7所述的像素結構，其特征在于，更包含一緩沖層，設置于該濾色片層之下。
10.根據權利要求7所述的像素結構，其特征在于，更包含一平坦層，其設置于該濾色片層上。
11.根據權利要求6所述的像素結構，其特征在于，更包含一黑色矩陣，設置于該第一基板及該第二基板的其中一者上。
12.根據權利要求11所述的像素結構，其特征在于，該黑色矩陣對應覆蓋于部分該像素電極、部分該柵極線及部分該數據線。
13.根據權利要求1所述的像素結構，其特征在于，更包含一公共線，與該柵極線平行設置于該第一基板上。
14.根據權利要求1、11或13所述的像素結構，其特征在于，更包含至少一遮光層，與該數據線及該柵極線的至少一者平行設置于該第一基板上。
15.根據權利要求1所述的像素結構，其特征在于，更包含至少一虛設圖案，設置于該第一基板上。
16.根據權利要求1所述的像素結構，其特征在于，該像素電極上更設置一具介電系數的層。
17.根據權利要求16所述的像素結構，其特征在于，該具介電系數的層包含液晶材料、發光層、或上述的組合。
18.根據權利要求1所述的像素結構，其特征在于，更包含至少一儲存電容，其電性連接于該薄膜晶體管。
19.一種光電裝置，包含如權利要求1所述的像素結構。
20.一種像素結構的制造方法，其包含提供一第一基板；形成至少一柵極線于該第一基板上；形成至少一數據線于該第一基板上，且該數據線與該柵極線實質上相互交錯；形成至少一薄膜晶體管于于該第一基板上，且該薄膜晶體管相對于該柵極線，并分別耦接于該柵極線及該數據線；以及形成至少一像素電極于該第一基板上，且該像素電極耦接該薄膜晶體管。
21.根據權利要求20所述的方法，其特征在于，更包含提供一第二基板，相對于該第一基板，該第二基板具有一公共電極。
22.根據權利要求21所述的方法，其特征在于，更包含形成一濾色片層于該第一基板及該第二基板的其中一者上。
23.根據權利要求22所述的方法，其特征在于，更包含形成至少一絕緣層于該第一基板及該第二基板的至少一者上。
24.根據權利要求22所述的方法，其特征在于，更包含形成一緩沖層于該濾色片層之下。
25.根據權利要求22所述的方法，其特征在于，更包含形成一平坦層于該濾色片層上。
26.根據權利要求21所述的方法，其特征在于，更包含形成一黑色矩陣于該第一基板及該第二基板的其中一者上。
27.根據權利要求26所述的方法，其特征在于，該黑色矩陣對應覆蓋于部分該像素電極、部分該柵極線及部分該數據線。
28.根據權利要求20所述的方法，其特征在于，更包含形成一公共線于該第一基板上，且平行于該柵極線。
29.根據權利要求20、26或28所述的方法，其特征在于，更包含形成至少一遮光層于該第一基板上，且平行于該數據線及該柵極線的至少一者。
30.根據權利要求20所述的方法，其特征在于，更包含形成至少一虛設圖案于該第一基板上。
31.根據權利要求20所述的方法，其特征在于，更包含形成一具介電系數的層于該像素電極上。
32.根據權利要求31所述的方法，其特征在于，該具介電系數的層包含液晶材料、發光層、或上述的組合。
33.根據權利要求20所述的方法，其特征在于，更包含形成至少一儲存電容，且與該薄膜晶體管電性相接。
34.根據權利要求20所述的方法，其特征在于，相對于該薄膜晶體管的部分該柵極線作為該薄膜晶體管的一柵極。
35.根據權利要求20所述的方法，其特征在于，更包含形成一通孔于該柵極線，該通孔相對于該薄膜晶體管，該柵極線具有一延伸部延伸至該通孔中，以作為該薄膜晶體管的一柵極。
36.一種光電裝置的制造方法，包含如權利要求20所述的制造方法。
全文摘要
本發明是有關于一種像素結構及其制造方法以及包含該像素結構的光電裝置及其制造方法，像素結構包含至少一柵極線、至少一數據線、至少一薄膜晶體管與至少一像素電極。該方法于一基板形成柵極線與數據線，數據線與柵極線實質上相互交錯，并在柵極在線形成薄膜晶體管，薄膜晶體管耦接柵極線與數據線，且于基板形成像素電極，像素電極耦接薄膜晶體管。
文檔編號H01L23/522GK101060127SQ20071010586
公開日2007年10月24日 申請日期2007年5月31日 優先權日2007年5月31日
發明者俞善仁, 彭中宏 申請人:友達光電股份有限公司