半導體裝置的制造方法

專利名稱：半導體裝置的制造方法
技術領域：
本發明涉及半導體裝置的制造技術，特別是涉及有效地適用于如下半導體裝置的制造步驟的技術，在所述半導體裝置中，金屬膜埋入到在絕緣膜上開口的連接孔的內部。
背景技術：
在日本專利公開2003-324108號公報(對應美國的USP6864183)中揭示了如下方法，即，使用氟化氣體與氬氣的混合氣體來進行等離子蝕刻，由此去除存在于硅基板以及柵電極的表面上的自然氧化膜，所述氟化氣體是選自由三氟化氮氣體、氟化氫氣體、六氟化二碳氣體、四氟化碳氣體以及六氟化硫氣體構成的群的至少1種以上的氟化氣體(參照專利文獻1)。
此外，在日本專利公開2-256235號公報(對應美國的USP5030319)中揭示了如下方法，即，利用包含鹵素的氣體與堿性氣體來生成鹵素鹽，使所述鹵素鹽與被處理體的氧化膜反應，或者使鹵素鹽氣體直接與氧化膜反應，從而選擇性地對氧化膜進行蝕刻，并去除此氧化膜，而不損傷底層(參照專利文獻2)。
此外，在日本專利公開3-116727號公報中揭示了如下方法，即，使在表面上形成了氧化膜的半導體基板暴露在包含氟原子的氣體中之后，在還原性氣體、惰性氣體、或者真空中進行退火，由此去除所述氧化膜(參照專利文獻3)。
日本專利特開2003-324108號公報[專利文獻2]日本專利特開平2-256235號公報[專利文獻3]日本專利特開平3-116727號公報

發明內容
隨著半導體裝置不斷高集成化，場效應晶體管應標度律而微細化，為了連接柵極或源極、漏極與配線，要求形成在層間絕緣膜上的連接孔的口徑為0.1μm以下。然而，容易在露出在連接孔底部的導電材料的表面(例如構成柵極的導電膜、構成源極、漏極的半導體區域、或者形成在所述導電膜或半導體區域上的硅化物層等的表面)上形成自然氧化膜，當將金屬膜埋入到所述連接孔內部時，為了獲得良好的傳導性，必須去除自然氧化膜。特別是在口徑為0.1μm以下的細微的連接孔上，難以去除連接孔底部的自然氧化膜，因此目前熟悉本領域的技術人員已提出了各種清洗方法或處理裝置等。
然而，形成在連接孔底部的自然氧化膜的厚度存在不均。因此，對于本發明人而言，作為可以完全去除連接孔底部的自然氧化膜或雜質而不會過分蝕刻的方法，是在形成連接孔之后，例如使用HF氣體與NH3氣體或者NF3氣體與NH3氣體等還原氣體來進行干洗處理，或者使用包含NF3氣體與NH3氣體或者NF3氣體與H2氣體等還原氣體的Ar氣體的反應性等離子來進行干洗處理。
然而，對于所述干洗處理而言，存在以下說明的各種技術性問題。
在經干洗處理后的連接孔底部以及側面上，將生成硅氟酸銨((NH4)2SiF6)。在連接孔的內部，一般隔著勢壘金屬膜(例如在鈦膜上堆積氮化鈦膜而成的積層膜)而埋入著作為主導電材料的金屬膜，但如果殘留著所述生成物，則例如將產生如下問題，即，在連接孔的底面上，勢壘金屬膜與勢壘金屬膜下方的導電材料的接觸電阻變得不均，在連接孔的側面上勢壘金屬膜剝落。
因此，本發明人研究了如下內容以所述生成物的升華溫度、即100℃左右對經干洗處理的連接孔部分進行加熱，由此從連接孔的底面以及側面去除生成物。然而，顯而易見的是，即使以100℃左右的溫度來對連接孔部分進行加熱，也無法使生成物完全升華，從而無法避免所述問題。本發明人認為所述情況的原因在于，生成在連接孔的底面以及側面上的生成物的組成并非完全為(NH4)2SiF6，也包含與(NH4)2SiF6稍不相同的組成(非化學計量的組成的化合物，對于這些非化學計量的組成的化合物而言，在不會引起混淆時，簡便起見，由硅氟酸銨或((NH4)2SiF6)表示)，此組成稍不相同的生成物在100℃左右的溫度下不會升華，而會殘留在連接孔的底面以及側面上。
本申請案的一個發明目的在于提供如下的技術，此技術可以通過減小連接孔部分的電氣特性的不均來提高半導體裝置的可靠性以及制造良品率。
本申請案的所述一個發明的所述目的及其他目的、以及其他發明的目的及新穎特征，可以根據本說明書的記述以及附圖而變得明確。
如果對本申請案所揭示的發明中的代表性內容的概要加以簡單說明，則如下所述。
本發明的半導體裝置的制造方法，在勢壘金屬膜形成于在絕緣膜上開口的連接孔的內部之前，包含將半導體晶圓放置到第1腔室所具有的晶圓載物臺上的步驟；通過設置在晶圓載物臺上方的噴頭來供給還原氣體，對連接孔的內部進行干洗處理的步驟；以利用了噴頭的加熱溫度的100至150℃的第1溫度來對半導體晶圓進行熱處理的步驟；將半導體晶圓從第1腔室搬運到第2腔室的步驟；以及在第2腔室中，以150至400℃的第2溫度來對半導體晶圓進行熱處理的步驟。
本發明的半導體裝置的制造方法，在勢壘金屬膜形成于在絕緣膜上開口的連接孔的內部之前，包含將半導體晶圓放置到第1腔室所具有的晶圓載物臺上的步驟；通過設置在晶圓載物臺上方的噴頭來供給還原氣體，對連接孔的內部進行干洗處理的步驟；以及以利用了噴頭的加熱溫度的180至220℃的第1溫度來對半導體晶圓進行熱處理的步驟。
本發明的半導體裝置的制造方法，在勢壘金屬膜形成于在絕緣膜上開口的連接孔的內部之前，包含將半導體晶圓放置到第1腔室所具有的晶圓載物臺上的步驟；通過設置在晶圓載物臺上方的噴頭來供給還原氣體，對連接孔的內部進行干洗處理而不對半導體晶圓的側面以及背面進行干洗處理的步驟；將半導體晶圓從第1腔室搬運到第2腔室的步驟；以及在第2腔室中，以150至400℃的第2溫度來對半導體晶圓進行熱處理的步驟。
將除了本申請案所揭示的所述內容以外的(包含類似發明)發明的概要分項而簡潔地表示。
1.一種半導體裝置的制造方法，隔著勢壘金屬膜，將金屬膜埋入在絕緣膜上開口的連接孔的內部，且在所述絕緣膜上形成所述連接孔之后，在將所述勢壘金屬膜堆積到所述連接孔的內部之前，包含以下步驟(a)將半導體晶圓放置到第1腔室所具有的晶圓載物臺上的步驟；(b)通過設置在所述晶圓載物臺上方的噴頭來供給還原氣體，對所述連接孔的內部進行干洗處理的步驟；(c)以利用了所述噴頭的加熱溫度(噴頭的輻射等)的第1溫度來對所述半導體晶圓進行第1熱處理的步驟；(d)將所述半導體晶圓從所述第1腔室搬運到第2腔室的步驟；以及(e)在所述第2腔室中，以高于所述第1溫度的第2溫度來對所述半導體晶圓進行第2熱處理的步驟。
再者，本申請案中，主要對形成勢壘金屬之前的連接孔內的清洗工藝加以了說明，當然，本項1、8、或者11的各分段的工藝可以用作其他晶圓處理的前處理(干洗)。
即，作為熱處理、或者形成各種膜等的晶圓處理前的清洗處理(例如將硅表面的自然氧化膜轉換成在較低溫度(例如攝氏400度以下)下會升華、蒸發或者汽化的物質的處理)，實施干洗處理時，同樣在干洗室中，利用清洗機構的一部分或者全部，以第1溫度(晶圓上表面溫度)對干洗后生成的堆積、凝聚或凝結在晶圓表面(包括上表面、側面、背面)上的清洗殘渣(包括清洗處理生成物)進行熱處理，由此使所述清洗殘渣的一部分汽化，以去除所述清洗殘渣，之后，使晶圓移動到其他處理室中，以高于第1溫度的第2溫度(晶圓上表面溫度)來進行熱處理，由此使殘留的殘渣汽化。
因為可以利用較低的溫度來進行第1熱處理，所以具有如下優點，即，可以使裝置構造較為簡單，或者可以確保產量。此外，上述處理具有如下優點，即，可以比較完全地(在避免使因處理引起的污染傳播的范圍內)去除必須被處理的背面、側面的殘渣。必須進行第2熱處理的原因在于，如果生成物包含非化學計量的組成，則汽化溫度有時會上升，此外，在具有復雜構造的實際的晶圓上表面上，有效的汽化溫度有時依賴于自然特征而上升。
2.根據所述項1所述的半導體裝置的制造方法，所述第1溫度是100℃以上且未滿150℃。
3.根據所述項1所述的半導體裝置的制造方法，所述第2溫度是150至400℃。
4.根據所述項1所述的半導體裝置的制造方法，所述第2溫度是165至350℃。
5.根據所述項1所述的半導體裝置的制造方法，所述第2溫度是180至220℃。
6.根據所述項1所述的半導體裝置的制造方法，所述第2溫度是200℃。
7.根據所述項1所述的半導體裝置的制造方法，利用真空搬運，在所述第1腔室與所述第2腔室之間搬運所述半導體晶圓。
8.一種半導體裝置的制造方法，隔著勢壘金屬膜，將金屬膜埋入在絕緣膜上開口的連接孔的內部，且在所述絕緣膜上形成所述連接孔之后，在將所述勢壘金屬膜堆積到所述連接孔的內部之前，包含以下步驟(a)將半導體晶圓放置到第1腔室所具有的晶圓載物臺上的步驟；(b)通過設置在所述晶圓載物臺上方的噴頭來供給還原氣體，對所述半導體晶圓的主面上的所述硅的表面進行干洗處理的步驟；以及(c)以利用了所述噴頭的加熱溫度的第1溫度來對所述半導體晶圓進行第1熱處理的步驟；此處，所述噴頭維持在高于180℃的溫度。
即，作為熱處理、或者形成各種膜等的晶圓處理前的清洗處理(例如將硅表面的自然氧化膜轉換成在較低溫度(例如攝氏400度以下)下會升華、蒸發或者汽化的物質的處理)，實施干洗處理時，同樣在干洗室中，利用清洗機構的一部分或者全部，以充分高的溫度(晶圓上表面溫度)對干洗后生成的堆積、凝聚或凝結在晶圓表面(包括上表面、側面、背面)上的清洗殘渣(包括清洗處理生成物)進行熱處理，由此使所述清洗殘渣大致全部汽化，以去除所述清洗殘渣。
此時，因為通過1次熱處理即可去除清洗殘渣，且可以在同一處理室中去除清洗殘渣，所以具有可以有效利用裝置的處理室的優點。
9.根據所述項8所述的半導體裝置的制造方法，所述第1溫度是180至220℃。
10.根據所述項8所述的半導體裝置的制造方法，所述第1溫度是200℃。
11.一種半導體裝置的制造方法，隔著勢壘金屬膜，將金屬膜埋入在絕緣膜上開口的連接孔的內部，且在所述絕緣膜上形成所述連接孔之后，在將所述勢壘金屬膜堆積到所述連接孔的內部之前，包含以下步驟(a)將半導體晶圓放置到第1腔室所具有的晶圓載物臺上的步驟；(b)通過設置在所述晶圓載物臺上方的噴頭來供給還原氣體，對所述連接孔的內部進行干洗處理的步驟；(c)將所述半導體晶圓從所述第1腔室搬運到第2腔室的步驟；以及(d)在所述第2腔室中，以第2溫度來對所述半導體晶圓進行熱處理(與所述項1的第2熱處理相對應)的步驟，此處，在所述步驟(b)中，并未將所述還原氣體供給到所述半導體晶圓的側面以及背面。
即，作為熱處理、或者形成各種膜等的晶圓處理前的清洗處理(例如將硅表面的自然氧化膜轉換成在較低溫度(例如攝氏400度以下)下會升華、蒸發或者汽化的物質的處理)，實施干洗處理時，在與干洗室不同的處理室中，以充分高的溫度(晶圓上表面溫度)對干洗后生成的堆積、凝聚或者凝結在晶圓表面(此時，必須實施干洗處理，以使堆積物不會附著在上表面的周邊部、側面、背面上)上的清洗殘渣(包括清洗處理生成物)進行熱處理，由此使所述清洗殘渣大致全部汽化，以去除所述清洗殘渣。
12.根據所述項11所述的半導體裝置的制造方法，所述第2溫度是150至400℃。
13.根據所述項11所述的半導體裝置的制造方法，所述第2溫度是165至350℃。
14.根據所述項11所述的半導體裝置的制造方法，所述第2溫度是180至220℃。
15.根據所述項11所述的半導體裝置的制造方法，所述第2溫度是200℃。
16.根據所述項11所述的半導體裝置的制造方法，所述步驟(b)包含以下步驟(b1)利用密封件來按壓放置在所述晶圓載物臺上的所述半導體晶圓的周邊部的步驟。
17.根據所述項11所述的半導體裝置的制造方法，所述步驟(b)包含以下步驟(b1)利用靜電吸附盤將所述半導體晶圓吸附到所述晶圓載物臺上的步驟；以及(b2)以不與所述半導體晶圓接觸的方式，利用屏蔽環來覆蓋所述半導體晶圓的周邊部，并使惰性氣體從所述晶圓載物臺的周邊部流入的步驟。
18.根據所述項11所述的半導體裝置的制造方法，所述步驟(b)包含以下步驟(b1)利用密封件來按壓放置在所述晶圓載物臺上的所述半導體晶圓的周邊部的步驟；以及(b2)使惰性氣體從所述晶圓載物臺的背面側流入的步驟。
19.根據所述項11所述的半導體裝置的制造方法，利用真空搬運，在所述第1腔室與所述第2腔室之間搬運所述半導體晶圓。
20.根據所述項1、8或者11所述的半導體裝置的制造方法，所述金屬膜是鎢膜，所述勢壘金屬膜是在鈦膜上堆積氮化鈦膜而成的積層膜、或者氮化鎢膜。
21.根據所述項1、8或者11所述的半導體裝置的制造方法，所述金屬膜是銅膜，所述勢壘金屬膜是氮化鈦膜、氮化鉭膜、在氮化鉭膜上堆積鉭膜而成的積層膜、或者在氮化鉭膜上堆積釕膜而成的積層膜。
22.根據所述項1、8或者11所述的半導體裝置的制造方法，所述金屬膜是鋁膜，所述勢壘金屬膜是在鈦膜上堆積氮化鈦膜而成的積層膜、或者氮化鎢膜。
如果對由本申請案所揭示的發明中的代表性發明所獲得的效果加以簡單說明，則如下所述。
因為可以減小連接孔部分的電氣特性的不均，所以可以提高半導體裝置的可靠性和制造良品率。


圖1是表示作為本發明實施形態1的CMOS設備的制造步驟的半導體基板的要部剖面圖。
圖2是接著圖1的CMOS設備的制造步驟中的與圖1相同部位的要部剖面圖。
圖3是接著圖2的CMOS設備的制造步驟中的與圖1相同部位的要部剖面圖。
圖4是接著圖3的CMOS設備的制造步驟中的與圖1相同部位的要部剖面圖。
圖5(a)是接著圖4的CMOS設備的制造步驟中的與圖1相同部位的要部剖面圖，圖5(b)是接著圖5(a)的CMOS設備的制造步驟中的與圖1相同部位的要部剖面圖。
圖6是本發明實施形態1的勢壘金屬膜的成膜裝置的示意平面圖。
圖7是本發明實施形態l的勢壘金屬膜的成膜步驟圖。
圖8是本發明實施形態1的勢壘金屬膜的成膜裝置所具有的干洗處理用腔室的示意剖面圖。
圖9(a)、圖9(b)以及圖9(c)分別是用以說明本發明實施形態1的勢壘金屬膜的成膜裝置所具有的干洗處理用腔室中的半導體晶圓的處理步驟的腔室示意剖面圖。
圖10是表示在形成nMIS之后，在對半導體基板實施了干洗處理以及熱處理時的流通在柵電極與半導體基板之間的電流與熱處理溫度的關系的圖表。
圖11是接著圖5的CMOS設備的制造步驟中的與圖1相同部位的要部剖面圖。
圖12是接著圖11的CMOS設備的制造步驟中的與圖1相同部位的要部剖面圖。
圖13是接著圖12的CMOS設備的制造步驟中的與圖1相同部位的要部剖面圖。
圖14是接著圖13的CMOS設備的制造步驟中的與圖1相同部位的要部剖面圖。
圖15是本發明實施形態2的勢壘金屬膜的成膜步驟圖。
圖16(a)、圖16(b)以及圖16(c)分別是用以表示本發明實施形態2的勢壘金屬膜的成膜裝置所具有的干洗處理用腔室中的半導體晶圓的處理步驟的腔室示意剖面圖。
圖17(a)、圖17(b)以及圖17(c)分別是用以表示本發明實施形態3的勢壘金屬膜的成膜裝置所具有的干洗處理用腔室的示意剖面圖。
1 半導體基板4 元件分離區域6 p型井8 n型井9 柵極絕緣膜10n柵電極10p柵電極11 源極、漏極擴張區域12 源極、漏極擴張區域13 氧化硅膜15 側壁16 源極、漏極擴散區域17 源極、漏極擴散區域18 硅化鎳層19a第1絕緣膜19b第2絕緣膜20 連接孔21 鈦膜22 氮化鈦膜23 鎢膜24 擋止絕緣膜25 絕緣膜
26 配線槽27 勢壘金屬膜28 覆蓋絕緣膜29 層間絕緣膜30 擋止絕緣膜31 絕緣膜32 連接孔33 配線槽34 勢壘金屬膜35 氮化硅膜36 氧化硅膜37 凸塊底層電極38 凸塊電極50 成膜裝置51a第1搬運室51b第2搬運室52 柵極凸塊53 裝載機54 卸載機55、56、57 腔室57a晶圓載物臺57b晶圓頂桿57c、57CH 噴頭57d遠程等離子發生裝置57e密封件57f屏蔽環57g排氣室58、59、60、61 腔室62a、62b 搬運用機械臂M1、M2、M3、M4、M5、M6 配線SW 半導體晶圓
具體實施例方式
在為了方便且有必要時，將本實施形態分割成多個部分或多個實施形態加以說明，但除了在特別指明的情形下，多個部分或多個實施形態并非互不相關，且存在一個是另一個的一部分或全部的變形例、詳細說明、補充說明等的關系。此外，本實施形態中，當涉及要素的數量等(包括個數、數值、量、范圍等)時，除了特別指明時以及原理上明確限于特定的數量時等，所述要素的數量等不限于特定的數量，且可以是特定的數量以上，也可以是特定數量以下。而且，當然，在本實施形態中，除了特別指明時以及從原理上考慮明確是必須的時，本實施形態的構成要素(也包括要素步驟等)不一定是必須的。同樣，在本實施形態中，當涉及構成要素等的形狀、位置關系等時，除了特別指明時以及從原理上考慮明確并非如此時，實質上包含與所述形狀等近似或類似的形狀等。在涉及所述數值和范圍時，與所述內容相同。
此外，本實施形態中，將代表場效應晶體管的MIS·FET(Metal InsulatorSemiconductor Field Effect Transistor，金屬絕緣體半導體效應晶體管)縮寫成MIS，將p通道型的MIS·FET縮寫成pMIS，將n通道型的MIS·FET縮寫成nMIS。此外，為了方便起見，即使記作MOS(Metal Oxide Semiconductor，金屬氧化物半導體)，也不排除非氧化膜。此外，本實施形態中，當涉及晶圓時，主要是指單晶Si(Silicon)晶圓，但并不僅指單晶Si(Silicon)晶圓，而是泛指SOI(Silicon On Insulator，絕緣體上外延硅)晶圓、用以在其上形成集成電路的絕緣膜基板等。晶圓的形狀也并不僅為圓形或者大致圓形，也可以是正方形、長方形等。當然，當涉及硅膜、硅部、硅部件等時，除了明確并非如此時或明確指出并非如此時，不僅指純粹的硅，也包括含有雜質的硅、SiGe或SiGeC等以硅為主要成分的合為一體的合金等(包括應變硅)、以及含有添加物的硅。此外，在用以對本實施形態進行說明的所有圖中，原則上對具有相同功能的部分附加相同的符號，并省了此部分的重復說明。以下，根據附圖，對本發明的實施形態加以詳細說明。
此外，在用以對本實施形態進行說明的所有圖中，原則上對具有相同功能的部分附加相同的符號，并省了此部分的重復說明。以下，根據附圖，對本發明的實施形態加以詳細說明。
此外，因為干洗技術已揭示在一之瀨良的日本專利申請案第2006-3704號(2006.1.11提出專利申請)、日本專利申請案第2006-12355號(2006.1.20提出專利申請)、日本專利申請案第2006-107780號(2006.4.10提出專利申請)中，所以原則上，不對與所述專利申請案重復的部分進行復述。
(實施形態1)使用圖1至圖14來說明本發明實施形態1的CMOS(Complementary Metal OxideSemiconductor，互補金屬氧化物半導體)設備的制造方法。圖1至圖5以及圖11至圖14是CMOS設備的要部剖面圖，圖6是勢壘金屬膜的成膜裝置的示意平面圖，圖7是勢壘金屬膜的成膜步驟圖，圖8是勢壘金屬膜的成膜裝置所具有的干洗處理用腔室的示意剖面圖，圖9(a)、圖9(b)以及圖9(c)分別是用以說明勢壘金屬膜的成膜裝置所具有的干洗處理用腔室中的半導體晶圓的處理步驟的腔室示意剖面圖，圖10是表示在形成nMIS之后，在對半導體基板實施了干洗處理以及熱處理時的流通在柵電極與半導體基板之間的電流與熱處理溫度的關系的圖表。
首先，如圖1所示，準備例如由p型的單晶硅所構成的半導體基板(稱為半導體晶圓的平面大致為圓形的半導體薄板)1。其次，在半導體基板1的主面上形成元件分離區域4。對半導體基板1進行蝕刻而形成深度為0.35μm的槽，接著，利用CVD(Chemical VaporDeposition，化學氣相淀積)法來在半導體基板1的主面上堆積絕緣膜，例如堆積氧化硅膜后，利用CMP(Chemical Mechanical Polishing，化學機械拋光)法來去除槽外部的氧化硅膜，由此形成元件分離區域4。
其次，將p型雜質、例如硼(B)離子注入到半導體基板1的nMIS形成區域中，形成p型井6，將n型雜質、例如磷(P)離子注入到半導體基板l的pMIS形成區域中，形成n型井8。之后，也可以將用以控制nMIS或者pMIS的閾值的雜質離子注入到p型井6或者n型井8中。
其次，利用濕蝕刻來對半導體基板1的表面進行清洗后，對半導體基板1進行熱氧化處理，在半導體基板1的表面(p型井6以及n型井8各自的表面)上形成例如厚度為5nm左右的柵極絕緣膜9，所述濕蝕刻中使用例如氫氟酸(HF)水溶液。
其次，如圖2所示，在柵極絕緣膜9上堆積例如厚度為0.2μm的柵電極用的導體膜后，以光刻膠圖案為掩模來進行干蝕刻，由此對柵電極用的導體膜進行加工，形成由導體膜構成的柵電極10n、10p。柵電極用的導體膜由例如利用CVD法形成的多晶硅膜而構成，在nMIS形成區域中形成由導入n型雜質后的多晶硅膜構成的柵電極10n，在pMIS形成區域中由形成導入p型雜質后的多晶硅膜構成的柵電極10p。
其次，將n型雜質、例如砷(As)離子注入到p型井6中，與nMIS的柵電極10n自對準地形成濃度相對較低的源極、漏極擴張區域11。同樣，將p型雜質、例如氟化硼(BF2)離子注入到n型井8中，與pMIS的柵電極10p自對準地形成濃度相對較低的源極、漏極擴張區域12。所述源極、漏極擴張區域11、12的深度例如為30nm。
其次，如圖3所示，利用CVD法，在半導體基板1的主面上堆積例如厚度為10nm的氧化硅膜13后，利用CVD法，在氧化硅膜13上堆積氮化硅膜。接著，利用RIE(ReactiveIon Etching，反應離子蝕刻)法，對氮化硅膜進行各向異性蝕刻，在nMIS的柵電極10n以及pMIS的柵電極10p各自的側壁上形成側壁15。之后，將n型雜質、例如砷離子注入到p型井6中，與nMIS的柵電極10n以及側壁15自對準地形成濃度相對較高的源極、漏極擴散區域16。同樣，將p型雜質、例如氟化硼離子注入到n型井8中，與pMIS的柵電極10p以及側壁15自對準地形成濃度相對較高的源極、漏極擴散區域17。所述源極、漏極擴散區域16、17的深度例如為50nm。
其次，利用自對準硅化物技術，在nMIS的柵電極10n及源極、漏極擴散區域16的表面，以及pMIS的柵電極10p及源極、漏極擴散區域17的表面上，形成低電阻的硅化鎳(NiSi)層18。再者，此處例示了硅化鎳層，但也可以形成其他的硅化物層，例如可以形成硅化鈦層或者硅化鈷層等。利用例如以下說明的方法來形成形成硅化鎳層18。
首先，利用濺射法，在半導體基板1的主面上依次堆積鎳膜以及氮化鈦膜。鎳膜的厚度例如為10nm，氮化鈦膜的厚度例如為15nm。為了防止鎳膜氧化，可以在鎳膜上設置氮化鈦膜，也可以使用鈦膜來代替氮化鈦膜。接著，使用RTA(Rapid Thermal Anneal，快速熱退火)法，對半導體基板1實施例如30秒的溫度為320℃的熱處理，由此使鎳膜與構成nMIS的柵電極10n的n型多晶硅膜、以及鎳膜與構成形成著nMIS的源極、漏極擴散區域16的半導體基板1的單晶硅選擇性地反應，從而形成硅化鎳層18。同樣，使鎳膜與構成pMIS的柵電極10p的p型多晶硅膜、以及鎳膜與構成形成著pMIS的源極、漏極擴散區域17的半導體基板1的單晶硅選擇性地反應，從而形成硅化鎳層18。接著，利用使用了硫酸的濕法清洗，或者使用了硫酸與過氧化氫水溶液的濕法清洗等，去除未反應的鎳膜以及氮化鈦膜之后，使用RTA法，對半導體基板1實施30秒的溫度為550℃的熱處理，由此使硅化鎳層18的電阻變低。
其次，如圖4所示，利用CVD法，在半導體基板1的主面上堆積氮化硅膜，形成第1絕緣膜19a。接著，利用等離子CVD法，在第1絕緣膜19a上堆積TEOS(Tetra Ethyl OrthoSilicate，正硅酸乙酯)膜，形成第2絕緣膜19b，從而形成由第1以及第2絕緣膜19a、19b所構成的層間絕緣膜。之后，利用CMP法來對第2絕緣膜19b的表面進行研磨。即使因底層高低差異而在第1絕緣膜19a的表面形成凹凸形狀，利用CMP法來對第2絕緣膜19b的表面進行研磨，由此也可以獲得表面平坦的層間絕緣膜。
其次，以光刻膠圖案為掩模，對第1以及第2絕緣膜19a、19b進行蝕刻，在特定部位形成連接孔20，例如在第1以及第2絕緣膜19a、19b上形成連接孔20，所述第1以及第2絕緣膜19a、19b位于nMIS的柵電極10n及源極、漏極擴散區域16、以及pMIS的柵電極10p及源極、漏極擴散區域17的上方。連接孔20的口徑為0.1μm以下，例如為0.08μm。
其次，如圖5(a)所示，在包含連接孔20的內部的半導體基板1的主面上堆積鈦膜21，然后如圖5(b)所示，在鈦膜21上堆積氮化鈦膜22。因為鈦膜21可以溶解25at％的氧原子，所以可以用作硅化鎳層18表面的還原材料，且具有減小與硅化鎳層18接觸的電阻的功能。此外，氮化鈦膜22具有如下功能，即，抑制或者防止在之后步驟中埋入連接孔20內部的金屬膜的組分原子擴散。再者，在以下的說明中，將在鈦膜21上堆積氮化鈦膜22而成的積層膜稱為勢壘金屬膜，與埋入連接孔20的內部后成為主導電材料的金屬膜加以區分。
使用圖6所示的成膜裝置50來形成鈦膜21以及氮化鈦膜22。以下，使用圖6至圖9，對鈦膜21以及氮化鈦膜22的形成方法加以詳細說明。
成膜裝置50是多腔式的，配置著第1搬運室51a與第2搬運室51b此2個搬運室，經由作為開閉機構的柵極凸塊52，在第1搬運室51a的周圍具備裝載機53、卸載機54、以及3個腔室55、56、57，經由作為開閉機構的柵極凸塊52，在第2搬運室51b的周圍具備2個腔室58、59。而且，在第1搬運室51a與第2搬運室51b之間具備2個搬運用的腔室60、61。利用排氣機構等來使第1搬運室51a保持為特定的真空度，在所述第1搬運室51a的中央部設置著用以搬運半導體晶圓SW的多關節臂構造的搬運用機械臂62a。同樣，利用排氣機構等來使第2搬運室51b保持為特定的真空度，在所述第2搬運室51b的中央部設置著用以搬運半導體晶圓SW的多關節臂構造的搬運用機械臂62b。
第1搬運室51a所具有的腔室55、56是進行例如150℃以上的高溫加熱處理的加熱處理用腔室，腔室57是干洗處理用腔室。第2搬運室51b所具有的腔室58是利用高指向性濺射法或者等離子CVD法來堆積鈦膜21的用于形成鈦膜的腔室，腔室59是利用MOCVD(Metal Organic Chemical Vapor Deposition，有機化學氣相沉積)法或者等離子CVD法來堆積氮化鈦膜22的用于形成氮化鈦膜的腔室。第1搬運室51a與第2搬運室51b之間所具有的腔室60、61是在第1搬運室51a與第2搬運室51b之間授受半導體晶圓SW的授受用腔室，且也是用以冷卻半導體晶圓SW的冷卻用腔室。再者，成膜裝置50中，將僅第1搬運室51a所具有的腔室設為3個，將僅第2搬運室51b所具有的腔室設為2個，但并不限于此，也可以添加相同用途的腔室或者其他用途的腔室。
首先，將搭載著多個半導體晶圓SW的前端開口片盒(Front Open Unified Pod)載置到裝載機53上后(圖7中的工序P1)，由搬運用機械臂62a從前端開口片盒取出1片半導體晶圓SW，將所述半導體晶圓SW真空搬入到第1搬運室51a中。前端開口片盒是用于批量搬運半導體晶圓SW的密閉收納容器，通常以25片、12片、6片等批量單位來收納半導體晶圓SW。除了細微的通風過濾器部，前端開口片盒的容器外壁為密閉結構，可以大致完全地排除灰塵。因此，即使在潔凈度級別為1000的環境中搬運半導體晶圓SW，內部也可以保持1級的潔凈度。將前端開口片盒的開口引入成膜裝置50的內部，由此在保持潔凈的狀態下，與成膜裝置50進行對接。
其次，利用搬運用機械臂62a，將半導體晶圓SW從第1搬運室51a真空搬入干洗處理用的腔室57(圖7中的工序P2)。圖8表示腔室57的示意剖面圖。腔室57主要包括晶圓載物臺57a、晶圓頂桿57b、噴頭57c、以及遠程等離子發生裝置57d。晶圓載物臺57a以及晶圓頂桿57b具有獨立的升降機構，可以任意地控制噴頭57c與半導體晶圓SW的距離、以及半導體晶圓SW與晶圓載物臺57a的距離。此外，設置在晶圓載物臺57a上方的噴頭57c總維持在固定溫度，此溫度例如為180℃。
當將半導體晶圓SW搬入腔室57時，如圖9(a)所示，使晶圓載物臺57a下降，使晶圓頂桿57b上升，將半導體晶圓SW載置到晶圓頂桿57b上。將噴頭57c與半導體晶圓SW的距離設定成例如16.5±12.7mm，將半導體晶圓SW與晶圓載物臺57a的距離設定成例如25.4±17.8mm。
接著，當對半導體晶圓SW的主面進行干洗處理時，如圖9(b)所示，使晶圓載物臺57a上升，使晶圓頂桿57b下降，將半導體晶圓SW載置到晶圓載物臺57a上。將噴頭57c與半導體晶圓SW的距離設定成例如17.8±5.1mm。
進行干洗處理時，在遠程等離子發生裝置57d中激發還原氣體，例如激發添加了NF3氣體以及NH3氣體的Ar氣體、或者添加了NF3氣體以及H2氣體的Ar氣體，從而生成等離子，并將此等離子導入到腔室57內。經由噴頭57c，將導入到腔室57內的等離子供給到半導體晶圓SW的主面上，由此利用例如式(1)所示的還原反應來去除自然氧化膜，所述還原反應產生在等離子與形成在硅化鎳層18表面上的自然氧化膜之間。干洗處理時的工藝條件是，例如噴頭溫度180℃，NF3氣體流量14sccm，NH3氣體流量70sccm，壓力400Pa，等離子功率30W。
SiO2+NF3+NH3-→(NH4)2SiF6+O2式(1)此時，由還原反應所生成的生成物((NH4)2SiF6)殘留在包含連接孔20的內部的半導體晶圓SW的主面上。而且，半導體晶圓SW僅載置在晶圓載物臺57a上，所述生成物殘留在半導體晶圓SW的側面以及背面的一部分上。例如當向其他腔室搬運半導體晶圓SW時，殘留在半導體晶圓SW的側面以及背面的一部分上的生成物剝落，從而導致污染或產生灰塵。因此，在干洗處理之后，接著在腔室57內對半導體晶圓SW實施熱處理，由此去除殘留在半導體晶圓SW的主面上的生成物，同時去除殘留在半導體晶圓SW的側面以及背面的一部分上的生成物。
接著，在對半導體晶圓SW進行熱處理時，如圖9(c)所示，使晶圓載物臺57a下降，使晶圓頂桿57b上升，使半導體晶圓SW向溫度被設定成180℃的噴頭57c靠近。將噴頭57c與半導體晶圓SW的距離設定成例如3.8±2.6mm，將半導體晶圓SW與晶圓載物臺57a的距離設定成例如5.9mm以上。
進行熱處理時，利用噴頭57c的加熱溫度(180℃)來加熱半導體晶圓SW。半導體晶圓SW的溫度是100至150℃，在進行所述干洗處理時，利用例如式(2)所示的反應，使形成在半導體晶圓SW的主面上的生成物((NH4)2SiF6)升華以去除此生成物。而且，也可以利用所述熱處理來對半導體晶圓SW的側面以及背面進行加熱，從而去除殘留在側面以及背面的一部分上的生成物。
(NH4)2SiF6→SiF4+2NH3+2HF 式(2)然而，在進行所述干洗處理時，如果形成在半導體晶圓SW上的生成物的組成與(NH4)2SiF6稍有不同，則在溫度為100至150℃的熱處理下，難以產生式(2)的反應，無法完全去除生成物，從而極少量的生成物會殘留在半導體晶圓SW的主面上。如上所述，如果少量的生成物殘留在連接孔20的內部，則將產生之后形成在連接孔20的內部的鈦膜21與硅化鎳層18的接觸電阻的不均等問題。因此，在下一步驟中，對半導體晶圓SW實施溫度高于150℃的熱處理，去除殘留在半導體晶圓SW的主面上的少量的生成物。
其次，利用搬運用機械臂62a，將半導體晶圓SW從干洗處理用的腔室57，經由第1搬運室51a而真空搬運到加熱處理用的腔室55(或腔室56)中，并將半導體晶圓SW載置到腔室55(或腔室56)所具有的載物臺上(圖7中的步驟P3)。將半導體晶圓SW載置到腔室55(或腔室56)的載物臺上，由此以特定的溫度加熱半導體晶圓SW，使在100至150℃的溫度下不升華的殘留在半導體晶圓SW的主面上的生成物升華，從而去除此生成物。發明人認為半導體晶圓SW的主面上的溫度的適當范圍是例如150至400℃(當然，因其他條件而不限于所述范圍)。此外，發明人認為，適于量產的溫度范圍是165至350℃，而且180至220℃等以200℃為中心值的溫度范圍最佳。
圖10是表示在形成nMIS(圖10的插入圖)之后，在對半導體基板實施了干洗處理以及熱處理時的流通在柵電極與半導體基板之間的電流(泄漏電流)與熱處理溫度的關系的圖表。
正常的nMIS的柵極電流為1×10-13A/μm2左右，但如果因干洗處理而生成的生成物殘留在nMIS的表面上，則將因所述生成物而產生5×10-11A/μm2以上的表面泄漏電流。然而，如果以高于150℃的溫度進行熱處理，則隨著溫度的增加，表面泄漏電流減少，例如如果以160℃左右的溫度進行熱處理，則泄漏電流將減少到1×10-12A/μm2左右，而且如果以180℃左右的溫度進行熱處理，則泄漏電流將減少到1×10-13A/μm2左右。因此，本發明人認為，以高于180℃的溫度進行熱處理，由此可以去除生成物，直至在nMIS的表面上無泄漏電流的狀態。
其次，利用搬運用機械臂62a，將半導體晶圓SW從加熱處理用的腔室55(或腔室56)，經由第1搬運室51a而真空搬運到冷卻、授受用的腔室60(或腔室61)中，并將半導體晶圓SW載置到腔室60(或腔室61)所具有的載物臺上(圖7中的步驟P4)。將半導體晶圓SW載置到腔室60(或腔室61)的載物臺上，由此冷卻半導體晶圓SW。
其次，利用搬運用機械臂62b，將半導體晶圓SW從冷卻、授受用的腔室60(或腔室61)，經由第2搬運室51b而真空搬運到用于形成鈦膜的腔室58中(圖7中的步驟P5)。利用排氣機構使腔室58內達到特定的真空度、例如1.33×10-6Pa之后，將半導體晶圓SW加熱到特定的溫度，以特定的流量向腔室58內導入Ar氣體，并利用高指向性濺射法將鈦膜21堆積到半導體晶圓SW的主面上。鈦膜21的厚度例如為20nm。再者，除了高指向性濺射法之外，也可以利用等離子CVD法來堆積鈦膜21。
其次，利用搬運用機械臂62b，將半導體晶圓SW從用于形成鈦膜的腔室58，經由第2搬運室51b而真空搬運到用于形成氮化鈦膜的腔室59中(圖7中的步驟P6)。利用排氣機構使腔室59內達到特定的真空度之后，將半導體晶圓SW加熱到特定的溫度，以特定的流量向腔室59內導入特定的氣體，并利用MOCVD法或者等離子CVD法將氮化鈦膜22堆積到半導體晶圓SW的主面上。氮化鈦膜22的厚度例如為5nm。
其次，利用搬運用機械臂62b，將半導體晶圓SW從用于形成氮化鈦膜的腔室59，經由第2搬運室51b而真空搬運到冷卻、授受用的腔室60(或腔室61)中(圖7中的步驟P7)。
其次，利用搬運用機械臂62a，將半導體晶圓SW從冷卻、授受用的腔室60(或腔室61)真空搬運到卸載機54中(圖7中的步驟P8)，并將半導體晶圓SW載置到放置在卸載機54中的前端開口片盒內。
如此，在干洗處理的步驟(圖7的步驟P2)與堆積鈦膜21的步驟(圖7的步驟P5)之間，對半導體基板1實施150至400℃的熱處理(圖7的步驟P3)，由此去除對連接孔20的底面以及側面進行干洗處理時所生成的生成物，因此可以減小連接孔20的底面上的鈦膜21與硅化鎳層18的接觸電阻的不均。而且，可以防止連接孔20的側面上的鈦膜21剝落。
之后，如圖11所示，利用CVD法，在包含連接孔20的內部的半導體基板1的主面上堆積鎢膜23，利用例如CMP法來使鎢膜23的表面平坦，由此將鎢膜23埋入連接孔20的內部，從而形成以鎢膜23為主導電材料的栓塞。
再者，在所述的在連接孔20的內部形成栓塞的步驟中，將栓塞的主導電材料設為鎢膜23，將勢壘金屬膜設為在鈦膜21上堆積氮化鈦膜22而成的積層膜，但并不限于此，也可以進行各種改變。例如(1)將栓塞的主導電材料設為鎢膜，將勢壘金屬膜設為氮化鎢膜。因為可以使用1臺鎢成膜裝置來依次形成氮化鎢膜以及鎢膜，所以可以提高產量并減少成本。(2)將栓塞的主導電材料設為銅膜，將勢壘金屬膜設為氮化鈦膜。(3)將栓塞的主導電材料設為銅膜，將勢壘金屬膜設為氮化鉭膜。使用氮化鉭膜，由此即使在將氮化鈦膜用作勢壘金屬膜時，也可以抑制或者防止銅原子擴散。(4)將栓塞的主導電材料設為銅膜，將勢壘金屬膜設為在氮化鉭膜上堆積鉭膜而成的積層膜。在銅膜與氮化鉭膜之間插入鉭膜，由此可以提高銅膜與氮化鉭膜的密著性。(5)將栓塞的主導電材料設為銅膜，將勢壘金屬膜設為在氮化鉭膜上堆積釕膜而成的積層膜。在銅膜與氮化鉭膜之間插入釕膜，由此可以提高銅膜與氮化鉭膜的密著性。(6)將栓塞的主導電材料設為鋁膜，將勢壘金屬膜設為在鈦膜上堆積氮化鈦膜而成的積層膜、或者氮化鎢膜。
其次，如圖12所示，在半導體基板1的主面上依次形成擋止絕緣膜24、以及用于形成配線的絕緣膜25。擋止絕緣膜24是在對絕緣膜25進行槽加工時作為蝕刻阻止層的膜，且使用對絕緣膜25具有蝕刻選擇比的材料。擋止絕緣膜24可以是例如由等離子CVD法所形成的氮化硅膜，絕緣膜25可以是例如由等離子CVD法所形成的氧化硅膜。再者，在擋止絕緣膜24與絕緣膜25上形成著如下所說明的第1層配線。
其次，利用單層鑲嵌法來形成第1層配線。首先，以光刻膠圖案為掩模而進行干蝕刻，由此在擋止絕緣膜24以及絕緣膜25的特定區域中形成配線槽26之后，在半導體基板1的主面上形成勢壘金屬膜27。勢壘金屬膜27是例如氮化鈦膜、氮化鉭膜、在氮化鉭膜上堆積鉭膜而成的積層膜、或者在氮化鉭膜上堆積釕膜而成的積層膜。接著，利用CVD法或濺射法在勢壘金屬膜27上形成銅的籽晶層，然后使用電解電鍍法在籽晶層上形成鍍銅膜。利用鍍銅膜來將勢壘金屬膜27埋入配線槽26的內部。接著，利用CMP法來去除配線槽26以外區域的鍍銅膜、籽晶層、以及勢壘金屬膜27，形成以銅為主導電材料的第1層配線M1。
其次，利用雙層鑲嵌法來形成第2層的配線。首先，如圖13所示，在半導體基板1的主面上依次形成覆蓋絕緣膜28、層間絕緣膜29、以及用以形成配線的擋止絕緣膜30。如下所說明般，在覆蓋絕緣膜28以及層間絕緣膜29上形成連接孔。覆蓋絕緣膜28由對層間絕緣膜29具有蝕刻選擇比的材料所構成，例如可以是由等離子CVD法形成的氮化硅膜。而且，覆蓋絕緣膜28具有作為保護膜的功能，此保護膜防止構成第1層配線M1的銅擴散。層間絕緣膜29例如可以是由等離子CVD法形成的TEOS膜。擋止絕緣膜30由如下絕緣材料所構成，所述絕緣材料對層間絕緣膜29以及之后堆積在擋止絕緣膜30的上層的用于形成配線的絕緣膜具有蝕刻選擇比，例如可以是由等離子CVD法形成的氮化硅膜。
其次，以用于形成孔的光刻膠圖案為掩模而進行干蝕刻，由此對擋止絕緣膜30進行加工后，在擋止絕緣膜30上形成用于形成配線的絕緣膜31。絕緣膜31例如可以是TEOS膜。
其次，以用于形成配線槽的光刻膠圖案為掩模而進行干蝕刻，由此對絕緣膜31進行加工。此時，擋止絕緣膜30作為蝕刻阻止層而發揮作用。接著，以擋止絕緣膜30以及用于形成配線槽的光刻膠圖案為掩模而進行干蝕刻，由此對層間絕緣膜29進行加工。此時，覆蓋絕緣膜28作為蝕刻阻止層而發揮作用。接著，通過干蝕刻來去除露出的覆蓋絕緣膜28，由此在覆蓋絕緣膜28以及層間絕緣膜29上形成連接孔32，在擋止絕緣膜30以及絕緣膜31上形成配線槽33。
其次，在連接孔32以及配線槽33的內部形成第2層配線。第2層配線由勢壘金屬層以及作為主導電層的銅膜所構成，連接所述配線與作為下層配線的第1層配線M1的連接部件，與第2層配線形成為一體。首先，在包含連接孔32以及配線槽33的內部的半導體基板1的主面上形成勢壘金屬膜34。勢壘金屬膜34是例如氮化鈦膜、氮化鉭膜、在氮化鉭膜上堆積鉭膜而成的積層膜、或者在氮化鉭膜上堆積釕膜而成的積層膜。在形成勢壘金屬膜34之前進行所述干洗處理，但也可以在所述干洗處理之后，以所述100至150℃的溫度或者高于150℃的溫度來對半導體晶圓進行加熱，去除生成在連接孔32的底面以及連接孔32及配線槽33的側壁上的生成物。由此，可以減小勢壘金屬膜34與第1層配線M1的接觸電阻的不均，而且可以防止勢壘金屬膜34從覆蓋絕緣膜28、層間絕緣膜29、擋止絕緣膜30、以及絕緣膜31上剝落。接著，利用CVD法或濺射法，在勢壘金屬膜34上形成銅的籽晶層，然后使用電解電鍍法來在籽晶層上形成鍍銅膜。利用鍍銅膜將勢壘金屬膜34埋入連接孔32以及配線槽33的內部。接著，利用CMP法去除連接孔32以及配線槽33以外的區域的鍍銅膜、籽晶層、以及勢壘金屬膜34，形成以銅膜為主導電材料的第2層配線M2。
之后，如圖14所示，以與例如所述的第2層配線M2相同的方法，形成更上層的配線。圖14中例示著形成了第3層至第6層配線M3、M4、M5、M6的CMOS設備。接著，在第6層配線M6上形成氮化硅膜35，在氮化硅膜35上形成氧化硅膜36。所述氮化硅膜35以及氧化硅膜36作為如下鈍化膜而發揮作用，所述鈍化膜防止外部的水分或雜質侵入，并抑制α射線透過。
其次，利用將光刻膠圖案作為掩模而進行的蝕刻，對氮化硅膜35以及氧化硅膜36進行加工，使第6層配線M6的一部分(焊墊部)露出。接著，在露出的第6層配線M6上形成由金膜以及鎳膜等積層膜所構成的凸塊底層電極37，在凸塊底層電極37上形成由金或者焊錫等所構成的凸塊電極38，由此大致完成作為本實施形態1的CMOS設備。再者，所述凸塊電極38為外部連接用電極。之后，從半導體晶圓SW切出各半導體芯片，將半導體芯片安裝到封裝基板等上，從而完成半導體裝置，但省略這些說明。
再者，本實施形態1的干洗處理中，在遠程等離子發生裝置57d中激發還原氣體，例如激發添加了NF3氣體以及NH3氣體的Ar氣體(多使用Ar氣體來作為用于激發等離子的氣體，但也可以是其他惰性氣體或所述氣體的混合氣體)，生成等離子，將所述等離子導入到腔室57內后，利用還原反應來去除自然氧化膜，但也可以不使用等離子，將HF氣體、NH3氣體或NF3氣體、NH3氣體等還原氣體導入到腔室57內，利用還原反應來去除自然氧化膜。
此外，并不限于遠程等離子裝置，只要其他特性不存在問題，則也可以使用通常的等離子裝置。遠程等離子具有不會損傷基板的優點。
此外，當使用等離子來進行處理時，并不限于所述氣體的組合，如果可以生成氮、氫、氟(包括所述氣體的復合自由基)各自的自由基或活性粒子，尤其只要不會對所述工藝產生不良影響，則也可以是其他氣體的組合。即，可以適當使用生成氮、氫、及氟的自由基的氣體(包括混合氣體)、等離子激發氣體、其他添加氣體等的混合氣體環境。
此外，還原氣體等反應氣體并不限于所述氣體，只要是生成氧化膜與在較低溫度下產生反應而汽化的活性粒子即可。
如此，根據本實施形態1，在連接孔20的內部形成勢壘金屬膜(在鈦膜21上堆積氮化鈦膜22而成的積層膜)之前進行干洗處理，由此會在連接孔20的底面以及側面上殘留與化學計量的組成稍不相同的生成物，但因為可以利用在干洗處理之后進行的溫度高于150℃的熱處理來去除所述生成物，所以可以減小連接孔20的底面上的勢壘金屬膜與硅化鎳層18的接觸電阻的不均，而且可以防止連接孔20的側面上的勢壘金屬膜剝落，因此可以減小連接孔20部分的電氣特性的不均。此外，也可以將本發明應用在連接上下層的配線的連接孔部分，從而可以獲得同樣的效果。例如在本實施形態1所例示的雙層鑲嵌配線的形成步驟中，在連接孔32以及配線槽33的內部形成勢壘金屬膜34之前進行干洗處理，在此干洗處理之后實施本發明，由此可以減小連接孔32部分的電氣特性的不均。
(實施形態2)
如在所述的實施形態1中作出的說明，在勢壘金屬膜的形成步驟中進行的干洗處理中，生成物殘留在半導體晶圓SW的主面上、側面以及背面的一部分上。利用干洗處理用的腔室57所具有的設定成180℃的噴頭57c，以100至150℃的溫度來加熱半導體晶圓SW，去除(NH4)2SiF6的組成的生成物，然后，在加熱處理用的腔室55、56中，以高于150℃的溫度來加熱半導體晶圓SW，去除組成與(NH4)2SiF6稍不相同的生成物。
在本發明的實施形態2中，將干洗處理用的腔室57所具有的噴頭57CH的溫度設定成高于180℃的溫度，例如設定成250℃，在干洗處理之后，立即利用噴頭57CH，以180至220℃的溫度來加熱半導體晶圓SW，去除(NH4)2SiF6的組成的生成物、以及組成與(NH4)2SiF6稍不相同的生成物。
使用圖15以及圖16來說明本發明實施形態2的勢壘金屬膜的形成方法。圖15是勢壘金屬膜的成膜步驟圖，圖16(a)、圖(b)以及圖16(c)分別是用以說明勢壘金屬膜的成膜裝置所具有的干洗處理用腔室中的半導體晶圓的處理步驟的腔室示意剖面圖。再者，勢壘金屬膜的成膜裝置是使用了所述實施形態1的成膜裝置50。
首先，與所述的實施形態1同樣，將半導體晶圓SW從裝載機53真空搬運到干洗處理用的腔室57中(圖15的步驟P1、P2)。腔室57所具有的噴頭57CH總維持在固定溫度，此溫度例如為250℃。
將半導體晶圓SW搬入腔室57時，如圖16(a)所示，使晶圓載物臺57a下降，使晶圓頂桿57b上升，將半導體晶圓SW載置到晶圓頂桿57b上。將噴頭57CH與半導體晶圓SW的距離例如設定成16.5±12.7mm，將半導體晶圓SW與晶圓載物臺57a的距離設定成例如25.4±17.8mm。
接著，對半導體晶圓SW的主面進行干洗處理時，如圖16(b)所示，使晶圓載物臺57a上升，使晶圓頂桿57b下降，將半導體晶圓SW載置到晶圓載物臺57a上。將噴頭57CH與半導體晶圓SW的距離設定為例如17.8±5.1mm。由還原反應生成的生成物((NH4)2SiF6)殘留在經干洗處理的半導體晶圓SW的主面上、側面以及背面的一部分上。
接著，對半導體晶圓SW進行熱處理時，如圖16(c)所示，使晶圓載物臺57a下降，使晶圓頂桿57b上升，使半導體晶圓SW向溫度設定為250℃的噴頭57CH靠近。將噴頭57c與半導體晶圓SW的距離設定為例如3.8±2.6mm，將半導體晶圓SW與晶圓載物臺57a的距離設定為例如5.9mm以上。
進行熱處理時，利用噴頭57CH的加熱溫度(250℃)來加熱半導體晶圓SW，因此半導體晶圓SW的溫度高于150℃，在進行所述干洗處理時，去除殘留在半導體晶圓SW的主面上、側面以及背面的一部分上的(NH4)2SiF6的組成的生成物，而且也去除組成與(NH4)2SiF6稍不相同的生成物。
其次，利用搬運用機械臂62a，將半導體晶圓SW從干洗處理用的腔室57，經由第1搬運室51a而真空搬運到冷卻、授受用的腔室60(或腔室61)中，并將半導體晶圓SW載置到腔室60(或腔室61)所具有的載物臺上(圖15的步驟P3)。將半導體晶圓SW載置到腔室60(或腔室61)的載物臺，由此冷卻半導體晶圓SW。
之后，與所述實施形態1同樣，利用搬運用機械臂62b，在用于形成鈦膜的腔室58中堆積鈦膜(圖15的步驟P4)，在用于形成氮化鈦膜的腔室59中，在鈦膜上堆積氮化鈦膜之后(圖15的步驟P5)，將半導體晶圓SW真空搬運到冷卻、授受用的腔室60(或腔室61)中(圖15的步驟P6)。然后，利用搬運用機械臂62a將半導體晶圓SW真空搬出到卸載機54中(圖15的步驟P7)，將半導體晶圓SW載置到放置在卸載機54中的前端開口片盒內。
如此，根據本實施形態2，利用干洗處理之后的熱處理，去除在干洗處理中生成在半導體晶圓SW的側面以及背面的一部分上的多余的生成物，其中所述熱處理是指利用噴頭57CH進行的180至220℃的熱處理，因此無需所述實施形態1中的在熱處理用的腔室55、56中進行的熱處理步驟，從而與所述實施形態1相比，可以減少制造步驟數。
(實施形態3)如在所述的實施形態1中作出的說明，在勢壘金屬膜的形成步驟中進行的干洗處理中，一般僅將半導體晶圓SW放置在晶圓載物臺57a上，因此，(NH4)2SiF6的組成的生成物不僅殘留在半導體晶圓SW的主面上，也殘留在半導體晶圓SW的側面以及背面的一部分上。例如向其他腔室搬運半導體晶圓SW時，殘留在半導體晶圓SW的側面以及背面的一部分上的生成物剝落，從而導致污染或產生灰塵。因此，在所述的實施形態1以及實施形態2中，在干洗處理之后，接著在相同的腔室57內對半導體晶圓SW實施熱處理，由此去除殘留在半導體晶圓SW的主面上的生成物，同時也去除殘留在半導體晶圓SW的側面以及背面的一部分上的生成物。
本發明的實施形態3中，防止在進行干洗處理時干洗氣體流入到半導體晶圓SW的背面，由此防止生成物生成在半導體晶圓SW的側面以及背面的一部分上。因此，無需所述實施形態1中的干洗處理后接著由噴頭57c對半導體晶圓SW進行的熱處理，即無需如下熱處理，此熱處理是指使腔室57所具有的晶圓載物臺57a下降，使晶圓頂桿57b上升，使半導體晶圓SW向溫度設定成180℃的噴頭57c靠近(圖9(c))。再者，在熱處理用的腔室55、56中進行溫度高于150℃的熱處理，由此可以去除因干洗處理而殘留在半導體晶圓SW的主面上的生成物。
使用圖17來說明本發明實施形態3的干洗處理的方法。圖17(a)、圖17(b)以及圖17(c)分別是勢壘金屬膜的成膜裝置所具有的干洗處理用腔室的示意剖面圖。
圖17(a)是說明第1干洗處理方法的圖，所述第1干洗處理用于防止生成物生成在半導體晶圓SW的側面以及背面的一部分上。半導體晶圓SW放置在晶圓載物臺57a上，使具有升降機構的密封件57e接觸并按壓在半導體晶圓SW的主面的周圍，由此防止干洗氣體流入到半導體晶圓SW的周圍以及背面。
圖17(b)是說明第2干洗處理方法的圖，所述第2干洗處理方法用于防止生成物生成在半導體晶圓SW的側面以及背面的一部分上。半導體晶圓SW放置在具有靜電吸附盤功能的晶圓載物臺57a上，因此可以進行干洗處理，而不會在半導體晶圓SW的背面與晶圓載物臺57a之間形成間隙。靜電吸附盤是如下的機構，即，在晶圓載物臺57a上設置介電層，在晶圓載物臺57a與半導體晶圓SW之間施加電壓，利用在兩者間產生的力來吸附半導體晶圓SW。根據吸附方式的不同，靜電吸附盤可以分成將電介質用作絕緣材料的庫侖力型、與約翰遜拉貝克力型，但氧化鋁等的陶瓷制的靜電吸附盤多為在低電壓下具有強吸附力的約翰遜拉貝克力型，因為約翰遜拉貝克力型在耐熱性與耐等離子性方面較為有利，所以正得到普及。因為靜電吸附盤不使用機械性固定件，所以可以對半導體晶圓SW的整個面均勻地進行處理。
而且，在半導體晶圓SW的主面的周圍具備屏蔽環57f，此屏蔽環57f具有升降機構，以不與半導體晶圓SW接觸的方式，利用屏蔽環57f來覆蓋半導體晶圓SW的周圍，使He氣體等惰性氣體從晶圓載物臺57a的周圍向上方流動。由此，防止干洗氣體流入到半導體晶圓SW的周圍以及背面。
圖17(c)是說明第3干洗處理方法的圖，所述第3干洗處理方法用于防止生成物生成在半導體晶圓SW的側面以及背面的一部分上。半導體晶圓SW放置在晶圓載物臺57a上，使具有升降機構的密封件57e接觸并按壓半導體晶圓SW的主面的周圍，由此防止干洗氣體流入到半導體晶圓SW的周圍以及背面。
而且，在密封件57e的下部具有排氣室57g，此排氣室57g與密封件57e連接，晶圓載物臺57a放置在排氣室57g內。在排氣室57g中設置著將He氣體等惰性氣體導入到排氣室57g的配管、及從排氣室57g排出氣體的配管，從而可以使惰性氣體流入到半導體晶圓SW的周圍以及背面。
如此，根據本實施形態3，在干洗處理中，不會在半導體晶圓SW的側面以及背面的一部分上生成多余的生成物，因此無須在干洗處理之后，接著利用噴頭57c來對半導體晶圓SW進行熱處理，從而與所述實施形態1相比，可以減少制造步驟數。
以上，已根據實施形態，對本發明者的發明進行了具體說明，當然，本發明不限于所述實施形態，在不脫離本發明的宗旨的范圍內，可以作各種變更。
本發明可以用于制造如下的半導體裝置，此半導體裝置具有對在絕緣膜上開口的連接孔的內部進行干洗處理后埋入金屬膜的步驟。
權利要求
1.一種半導體裝置的制造方法，其特征在于，隔著勢壘金屬膜，將金屬膜埋入在絕緣膜上開口的連接孔的內部，且在所述絕緣膜上形成所述連接孔之后，在將所述勢壘金屬膜堆積到所述連接孔的內部之前，包含以下步驟(a)將半導體晶圓放置到第1腔室所具有的晶圓載物臺上的步驟；(b)通過設置在所述晶圓載物臺上方的噴頭來供給還原氣體，對所述連接孔的內部進行干洗處理的步驟；(c)以利用了所述噴頭的加熱溫度的第1溫度來對所述半導體晶圓進行熱處理的步驟；(d)將所述半導體晶圓從所述第1腔室搬運到第2腔室的步驟；以及(e)在所述第2腔室中，以高于所述第1溫度的第2溫度來對所述半導體晶圓進行熱處理的步驟。
2.根據權利要求1所述的半導體裝置的制造方法，其特征在于，所述第1溫度是100至150℃。
3.根據權利要求1所述的半導體裝置的制造方法，其特征在于，所述第2溫度是150至400℃。
4.根據權利要求1所述的半導體裝置的制造方法，其特征在于，所述第2溫度是165至350℃。
5.根據權利要求1所述的半導體裝置的制造方法，其特征在于，所述第2溫度是180至220℃。
6.根據權利要求1所述的半導體裝置的制造方法，其特征在于，所述第2溫度是200℃。
7.根據權利要求1所述的半導體裝置的制造方法，其特征在于，利用真空搬運，在所述第1腔室與所述第2腔室之間搬運所述半導體晶圓。
8.一種半導體裝置的制造方法，其特征在于，隔著勢壘金屬膜，將金屬膜埋入在絕緣膜上開口的連接孔的內部，且在所述絕緣膜上形成所述連接孔之后，在將所述勢壘金屬膜堆積到所述連接孔的內部之前，包含以下步驟(a)將半導體晶圓放置到第1腔室所具有的晶圓載物臺上的步驟；(b)通過設置在所述晶圓載物臺上方的噴頭來供給還原氣體，對所述半導體晶圓的主面上的所述硅的表面進行干洗處理的步驟；以及(c)以利用了所述噴頭的加熱溫度的第1溫度來對所述半導體晶圓進行熱處理的步驟；此處，所述噴頭維持在高于180℃的溫度。
9.根據權利要求8所述的半導體裝置的制造方法，其特征在于，所述第1溫度是180至220℃。
10.根據權利要求8所述的半導體裝置的制造方法，其特征在于，所述第1溫度是200℃。
11.一種半導體裝置的制造方法，其特征在于，隔著勢壘金屬膜，將金屬膜埋入在絕緣膜上開口的連接孔的內部，且在所述絕緣膜上形成所述連接孔之后，在將所述勢壘金屬膜堆積到所述連接孔的內部之前，包含以下步驟(a)將半導體晶圓放置到第1腔室所具有的晶圓載物臺上的步驟；(b)通過設置在所述晶圓載物臺上方的噴頭來供給還原氣體，對所述連接孔的內部進行干洗處理的步驟；(c)將所述半導體晶圓從所述第1腔室搬運到第2腔室的步驟；以及(d)在所述第2腔室中，以第2溫度來對所述半導體晶圓進行熱處理的步驟，此處，在所述步驟(b)中，并未將所述還原氣體供給到所述半導體晶圓的側面以及背面。
12.根據權利要求11所述的半導體裝置的制造方法，其特征在于，所述第2溫度是150至400℃。
13.根據權利要求11所述的半導體裝置的制造方法，其特征在于，所述第2溫度是165至350℃。
14.根據權利要求11所述的半導體裝置的制造方法，其特征在于，所述第2溫度是180至220℃。
15.根據權利要求11所述的半導體裝置的制造方法，其特征在于，所述第2溫度是200℃。
16.根據權利要求11所述的半導體裝置的制造方法，其特征在于，所述步驟(b)包含以下步驟(b1)利用密封件來按壓放置在所述晶圓載物臺上的所述半導體晶圓的周邊部的步驟。
17.根據權利要求11所述的半導體裝置的制造方法，其特征在于，所述步驟(b)包含以下步驟(b1)利用靜電吸附盤將所述半導體晶圓吸附到所述晶圓載物臺上的步驟；以及(b2)以不與所述半導體晶圓接觸的方式，利用屏蔽環來覆蓋所述半導體晶圓的周邊部，并使惰性氣體從所述晶圓載物臺的周邊部流入的步驟。
18.根據權利要求11所述的半導體裝置的制造方法，其特征在于，所述步驟(b)包含以下步驟(b1)利用密封件來按壓放置在所述晶圓載物臺上的所述半導體晶圓的周邊部的步驟；以及(b2)使惰性氣體從所述晶圓載物臺的背面側流入的步驟。
19.根據權利要求11所述的半導體裝置的制造方法，其特征在于，利用真空搬運，在所述第1腔室與所述第2腔室之間搬運所述半導體晶圓。根據權利要求1所述的半導體裝置的制造方法，其特征在于，所述金屬膜是鎢膜，所述勢壘金屬膜是在鈦膜上堆積氮化鈦膜而成的積層膜、或者氮化鎢膜。根據權利要求1所述的半導體裝置的制造方法，其特征在于，所述金屬膜是銅膜，所述勢壘金屬膜是氮化鈦膜、氮化鉭膜、在氮化鉭膜上堆積鉭膜而成的積層膜、或者在氮化鉭膜上堆積釕膜而成的積層膜。根據權利要求1所述的半導體裝置的制造方法，其特征在于，所述金屬膜是鋁膜，所述勢壘金屬膜是在鈦膜上堆積氮化鈦膜而成的積層膜、或者氮化鎢膜。
全文摘要
本發明提供如下的技術，此技術通過減小連接孔部分的電氣特性的不均，可以提高半導體裝置的可靠性以及制造良品率。將半導體晶圓SW放置在成膜裝置的干洗處理用的腔室57所具有的晶圓載物臺57a上后，供給還原氣體，對半導體晶圓SW的主面進行干洗處理，接著，利用溫度維持在180℃的噴頭57c，在100至150℃的第1溫度下，對半導體晶圓SW進行熱處理。其次，將半導體晶圓SW從腔室57真空搬運到熱處理用的腔室中后，在此熱處理用的腔室中，以150至400℃的第2溫度對半導體晶圓SW進行熱處理，由此去除殘留在半導體晶圓SW的主面上的生成物。
文檔編號H01L21/768GK101075577SQ200710101799
公開日2007年11月21日 申請日期2007年5月15日 優先權日2006年5月18日
發明者二瀬卓也, 飛松博 申請人:株式會社瑞薩科技