專利名稱：通孔及雙鑲嵌結構的形成方法
技術領域：
本發明涉及半導體制造技術領域，特別涉及一種通孔及雙鑲嵌結構 的形成方法。
背景技術：
集成電路制造工藝是一種平面制作工藝，其結合光刻、刻蝕、沉積、 離子注入等多種工藝，在同一襯底上形成大量各種類型的復雜器件，并 將其互相連接以具有完整的電子功能。其中，任何一步工藝出現偏差， 都可能會導致電路的性能參數偏離設計值。
以通孔的形成方法為例半導體制作過程中常需要制作大量的通孑L, 以在兩層以上的導電層中形成互連線。該通孔的形成質量對于電路的性 能影響^f艮大，尤其對于65nm以下工藝，如果其工藝結果出現偏差，將會 導致電路的電性能變差，嚴重時器件將不能正常工作。
傳統的通孔形成工藝中，位于各導電層之間用于絕緣的介質層常采 用氧化硅材料，其無論在沉積工藝還是在刻蝕工藝中都較為成熟，因而 對利用其形成的通孔的質量控制力較強。
隨著半導體集成電路的發展，以及對高速器件的需求，進入65nm工 藝技術后，為進一步減小金屬電阻及芯片的互連延遲，通常需要利用銅 和低k值(low dielectric constant)的介質層實現層間電互連。然而，其中 所用的低k值介質層的沉積工藝并不成熟，目前工藝中對其生長厚度的控 制并不理想，這影響到了通孔的形成質量。
圖1至5說明了一種傳統的通孔的形成方法的器件剖面示意圖，下面 結合圖1至圖5簡單介紹通孔的形成方法圖l為現有的通孔形成方法中形 成刻蝕停止層后的器件剖面圖，如圖l所示，首先在襯底101上沉積一層 刻蝕停止層102,在65nm以下工藝中，該刻蝕停止層102通常會用摻氮的 碳化硅。圖2為現有的通孔形成方法中形成第一介質層后的器件剖面圖，如圖
2所示，在停止層102上沉積第一介質層103，該層要求為低k值的介質材 料層，通常可以是利用化學氣相沉積方法形成的氧化硅材料，如黑鉆石 (BD, black Diamond)。
圖3為現有的通孔形成方法中在理想情況下形成通孔后的器件剖面 圖，如圖3所示，在該第一介質層103內形成了通孔104,理想情況下，本 步對通孔104的刻蝕工藝應該停止于刻蝕速率較慢的刻蝕停止層102內。
然而，由于現有技術中低k值材料的沉積工藝并不成熟，對其沉積厚 度的控制能力不強，片與片之間所沉積的厚度通常會發生較大的波動。 另外，由于通孔尺寸的縮小，通孔的刻蝕工藝的工藝窗口進一步減小， 對通孔刻蝕的精確控制能力也變得較差。此時，如果再不對介質層厚度 的波動加以考慮，在本步刻蝕形成通孔的工藝中，將很可能出現過刻蝕 或刻蝕不足的現象。
圖4為現有的通孔形成方法中在過刻蝕情況下形成通孔后的器件剖 面圖，如圖4所示，因低k值的第一介質層103-l沉積的厚度較薄，采用相 同刻蝕條件進行刻蝕后形成的通孔104-1出現了過刻蝕的現象，不僅位于 第一介質層103-1下的刻蝕停止層102被完全刻蝕去除，連襯底101也受到 了損傷。
圖5為現有的通孔形成方法中在刻蝕不足的情況下形成通孔后的器 件剖面圖，如圖5所示，因低k值的第一介質層103-2沉積的厚度較厚，采 用相同刻蝕條件進行刻蝕后形成的通孔104-2出現了刻蝕不足的現象，未 將通孔內的第一介質層103-2完全去除。
目前，隨著超大規模集成電路的器件特征尺寸不斷地等比例縮小， 集成度不斷地提高，對各步工藝的控制及其工藝結果的精確度提出了更
結構)質量較差，會影響到集成電路內的電連接質量，已不能滿足生產的要求，必須加以解決。
于2004年11月10日公開的公開號為CN1545726的中國專利申請 公開了一種低k技術中的銅通孔的形成方法，該方法通過改變位于通孔 的粘附層的結構來增強通孔和銅層之間的粘附力，解決其在熱處理后出 現的開路問題。但該方法并不能解決上述因低k值介質層沉積厚度波動 導致的通孔形成質量較差的問題。
發明內容
本發明提供一種通孔及雙鑲嵌結構的形成方法，以改善現有的形成 方法中通孔或雙鑲嵌結構的形成質量較差的問題。
本發明才是供的一種通孔的形成方法，包括步驟 提供襯底；
在所述襯底上形成刻蝕停止層；
在所述刻蝕停止層上形成介質層；
檢測所述介質層的厚度；
根據所述介質層的厚度確定隨后的刻蝕工藝的工藝條件； 在所述介質層上形成通孔圖形；
按照所述工藝條件對所述介質層進行刻蝕，以形成通孔。
可選地，所述介質層為低k值的介質層。
可選地，所述介質層為黑鉆石材料層。
可選地，所述介質層的厚度在3500至5000A之間。
可選地，所述介質層利用化學氣相沉積方法形成。
優選地，所述工藝條件包括刻蝕時間。
可選地，所述工藝條件至少包括工作室氣壓，刻蝕氣體流量或刻蝕 功率中的一種。
可選地，所述刻蝕停止層為含氮的碳化硅層。本發明具有相同或相應技術特征的一種雙鑲嵌結構的形成方法，包
括步驟
提供襯底；
在所述襯底上形成刻蝕停止層； 在所述刻蝕停止層上形成第一介質層； ;險測所述第 一介質層的厚度；
根據所述第 一介質層的厚度確定隨后的刻蝕工藝的工藝條件； 在所述第 一介質層上形成通孔圖形；
*換照所述工藝條件對所述第 一介質層進行刻蝕，以形成通孔；
在所述第一介質層上及通孔內形成第二介質層；
在所述第二介質層上形成溝槽圖形；
刻蝕形成與至少 一 個通孔相連的溝槽。
可選地，所述第一介質層為低k值的介質層。
可選地，所述第一介質層為黑鉆石材料層。
可選地，所述第一介質層的厚度在3500至5000A之間。
可選地，所述第一介質層利用化學氣相沉積方法形成。
可選地，所述刻蝕停止層為含氮的碳化硅層。
優選地，所述工藝條件包括刻蝕時間。
可選地，所述工藝條件至少包括工作室氣壓，刻蝕氣體流量或刻蝕 功率中的一種。
優選地，所述第二介質層利用旋涂方法形成。
與現有技術相比，本發明具有以下優點
本發明的通孔及雙鑲嵌結構的形成方法，對沉積不穩定的介質層的 厚度進行了檢測，并根據該檢測結果調整了通孔刻蝕的工藝條件，避免了過刻蝕或刻蝕不足現象的出現，提高了通孔或雙鑲嵌結構的形成質 量。
本發明的通孔及雙鑲嵌結構的形成方法，采用了片對片的檢測及調 整方法，進一步提高了對通孔形成工藝的控制力，改善了通孔或雙鑲嵌 結構的形成質量。
圖1為現有的通孔形成方法中形成刻蝕停止層后的器件剖面圖； 圖2為現有的通孔形成方法中形成第 一介質層后的器件剖面圖； 圖3為現有的通孔形成方法中在理想情況下形成通孔后的器件剖面
圖4為現有的通孔形成方法中在過刻蝕情況下形成通孔后的器件剖 面圖5為現有的通孔形成方法中在刻蝕不足的情況下形成通孔后的器 件剖面圖6為本發明第一實施例的通孔形成方法的流程圖； 圖7為本發明第一實施例中形成刻蝕停止層后的器件剖面圖； 圖8為本發明第一實施例中形成介質層后的器件剖面圖； 圖9為本發明第一實施例中介質層的刻蝕深度與刻蝕時間之間的關 系圖10為本發明第 一 實施例中形成通孔圖形后的器件剖面圖； 圖11為本發明第一實施例中形成通孔后的器件剖面圖； 圖12為本發明第二實施例的雙鑲嵌結構形成方法的流程圖； 圖13為本發明第二實施例中形成刻蝕停止層后的器件剖面圖； 圖14為本發明第二實施例中形成第 一介質層后的器件剖面圖； 圖15為本發明第二實施例中形成通孔圖形后的器件剖面圖；圖16為本發明第二實施例中形成通孔后的器件剖面圖； 圖17為本發明第二實施例中形成第二介質層后的器件剖面圖； 圖18為說明本發明第二實施例中形成溝槽圖形后的器件剖面圖； 圖19為說明本發明第二實施例中形成溝槽后的器件剖面圖。
具體實施例方式
為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合 附圖對本發明的具體實施方式
做詳細的說明。
本發明的處理方法可以被廣泛地應用于各個領域中，并且可利用許 多適當的材料制作，下面是通過具體的實施例來加以說明，當然本發明 并不局限于該具體實施例，本領域內的普通技術人員所熟知的一般的替 換無疑地涵蓋在本發明的保護范圍內。
其次，本發明利用示意圖進行了詳細描述，在詳述本發明實施例時， 為了便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，不 應以此作為對本發明的限定，此外，在實際的制作中，應包含長度、寬 度及深度的三維空間尺寸。
隨著集成電路的飛速發展，對半導體制造工藝提出了更高的要求， 一些新材津+、新工藝也應運而生。
在進入65nm以下工藝后，為滿足快速導電的要求，傳統的利用氧 化硅材料作為層間介質層的方法已不適用，出現了介電常數更低的 Low-K值介質材泮+。如，應用材泮十/>司的黑鉆石(BD， Black Diamond) 材料、Novellus公司的Coral材料，以及利用旋轉涂布工藝制作的，道 康寧公司的的Silk低介電材料等。
新材料的出現提高了集成電路的性能，然而，由于其技術尚不成熟， 在實際生產中仍會存在對其制作工藝控制不佳的問題，如其在批與批之 間、片與片之間的沉積厚度會出現較大的波動，這給后續工藝帶來了問題，如在通孔的制作中易出現過刻蝕或刻蝕不足的現象。
為此，本發明提出了新的通孔及雙鑲嵌結構的形成方法。
第一實施例
本實施例介紹了在低k值的BD介質層內形成通孔的方法。圖6為 本發明第一實施例的通孔形成方法的流程圖，圖7至圖11為說明本發 明第一實施例的示意圖，下面結合圖6至圖11對本發明的第一實施例 進4亍詳細i兌明。
步驟601:提供襯底。
本實施例中的襯底可以為已形成金屬氧化物半導體晶體管的襯底， 也可以為已形成底層金屬連線結構的襯底。
步驟602:在所述襯底上形成刻蝕停止層。
圖7為本發明第一實施例中形成刻蝕停止層后的器件剖面圖，如圖 7所示，在襯底701上形成了刻蝕停止層702。
本實施例中，該刻蝕停止層702是利用PECVD沉積形成的含氮的 碳化硅層，其的刻蝕速率與后面在其上生長的介質層的刻蝕速率相比較 低，以確保通孔刻蝕時能停止于該層內。
本實施例中形成刻蝕停止層702時所用的反應氣體為氨氣及甲基硅 烷類氣體，其中，曱基硅烷類氣體可以為曱^^圭烷(Si(CH3)H3)、 二甲基 硅烷(Si(CH3)2H2)、三甲基硅烷(Si(CH3)3H)、四曱基硅烷(Si(CH3)4)等中 的任一種。
該刻蝕停止層702的厚度需要折衷考慮，即不能過薄(以防止過刻 蝕，確保刻蝕停止于該層內)，也不能過厚(后面去除時易損傷襯底)， 通常可將其的厚度設置在300至500A之間，如為400A。
步驟603:在所述刻蝕停止層上形成介質層。
圖8為本發明第一實施例中形成介質層后的器件剖面圖，如圖8所示，在刻蝕停止層702上形成了介質層703。
本實施例中，該介質層703為利用化學氣相沉積方法形成的低k值 的BD介質層，其的厚度通常可以設置在3500至5000 A之間，如為 4000A。
由于該低k值的介質材料的沉積工藝仍不很成熟，對其的生長情況 的控制能力不足，實際生產中，沉積得到的薄膜厚度會發生波動，在片 與片之間不會完全相同。
此時，雖然有刻蝕停止層702的保護(其的厚度及保護能力是有限 的)，但如果介質層703的厚度波動過大，尤其對于工藝窗口較小的小 尺寸通孔而言，在后面刻蝕形成通孔時仍采用相同的刻蝕條件，仍很可 能會出現前面圖4和圖5中所示的過刻蝕(介質層703較薄)或刻蝕不 足(介質層703較厚)的現象。
為此，本實施例在本步驟后加入了對介質層703的厚度進行;險測的 步驟。
步驟604:檢測所述介質層的厚度。
本實施例中，在沉積形成介質層703后，利用膜厚測試儀對其實際 生長厚度進行了檢測。具體地，可以利用Nano膜厚測試儀、橢偏儀等。
為提高檢測的準確性，本步檢測可以對每一片襯底進行，相應地， 后面調整刻蝕工藝的工藝條件也是針對每一 片襯底進行。
步驟605:根據所述介質層的厚度確定隨后的刻蝕工藝的工藝條件。
圖9為本發明第 一 實施例中介質層的刻蝕深度與刻蝕時間之間的關 系圖，其中橫坐標表示的是刻蝕時間，縱坐標表示的是刻蝕深度，如圖 9中數據擬合曲線901所示，由于本實施例中的BD介質層的刻蝕深度 與刻蝕時間之間為線性關系，利用該曲線901可以方1"更地通過改變刻蝕 時間來調整刻蝕深度。如，設定BD介質層的厚度為4000A,但實際檢測得到其的厚度為 3800A，則可以按圖9中的曲線901將刻蝕時間縮短1.5秒左右，以防 止出現過刻蝕的現象。
再如，設定BD介質層的厚度為4000A,但實際檢測得到其的厚度 為4200A，則可以按圖9中的曲線901將刻蝕時間加長1秒左右，以防 止出現刻蝕不足的現象。
步驟606:在所述介質層上形成通孔圖形。
圖10為本發明第一實施例中形成通孔圖形后的器件剖面圖，如圖 10所示，在介質層703上利用光刻膠定義了通孔圖形704。
注意本步驟與步驟605的執行順序可以互換。
步驟607:按照所述工藝條件對所述介質層進行刻蝕，以形成通孔。
圖11為本發明第一實施例中形成通孔后的器件剖面圖，如圖11所 示，本步刻蝕后在介質層703內形成了通孔705 (圖中所示的器件剖面 圖中已去除了表面殘留的光刻膠)。
本實施例的通孔形成方法，對生長厚度不穩定的介質層703的厚度 進行了事先的檢測，并依照該檢測結果對刻蝕工藝條件進行了調整，從 而確保了本步刻蝕能夠停止于刻蝕停止層702內，不會出現圖4或圖5 中出現的過刻蝕或刻蝕不足的現象。
本實施例的通孔形成方法，利用上述信息反々赍(APC， Auto Power Control)的方法提高了通孔的形成質量，提高了電路電性能的一致性、 穩定性及可靠性。
本實施例中的介質層是BD材料層，在本發明的其它實施例中，也 可以是Novellus公司的Coral材料，道康寧公司的的Silk低介電材料等。
本實施例中利用刻蝕時間的改變來調整刻蝕深度，在本發明的其它 實施例中，也可以通過改變刻蝕工藝的其它參數來調整刻蝕深度，如刻蝕時工作室內的氣壓，刻蝕氣體的流量，刻蝕功率等。這一應用的延伸 對于本領域普通技術人員而言是易于理解和實現的，在此不再贅述。
第二實施例
本實施例介紹了利用低k介質層形成的雙鑲嵌結構的方法。圖12 為本發明第二實施例的雙鑲嵌結構形成方法的流程圖，圖13至圖19為 說明本發明第二實施例的器件剖面圖，下面結合圖12至圖19對本發明 的第二實施例進行詳細說明。
步驟1201:提供襯底。
本實施例中的襯底可以為已形成金屬氧化物半導體晶體管的襯底， 也可以為已形成底層金屬連線結構的襯底。
步驟1202:在所述襯底上形成刻蝕停止層。
圖13為本發明第二實施例中形成刻蝕停止層后的器件剖面圖，如 圖13所示，在襯底1301上形成了刻蝕停止層1302。
本實施例中，該刻蝕停止層1302是利用PECVD沉積形成的含氮
較低，以確保通孔刻蝕時能停止于該層內。
該刻蝕停止層1302的厚度需要折衷考慮，即不能過薄(以防止過 刻蝕，確保刻蝕停止于該層內)，也不能過厚(后面去除時易損傷襯底)， 通常可將其的厚度設置在300至500A之間，如為400A。
步驟1203:在所述刻蝕停止層上形成第一介質層。
圖14為本發明第二實施例中形成第一介質層后的器件剖面圖，如 圖14所示，在刻蝕停止層1302上形成了第一介質層1303。
本實施例中，該第一介質層1303為利用化學氣相沉積方法形成的 低k值的BD介質層，其的厚度設置在3500至5000 A之間，如為4000A。
雖然有刻蝕停止層1302的保護，但如果第一介質層1303的厚度波動過大，在后面刻蝕形成通孔時仍采用相同的刻蝕條件，仍很可能會出
現前面圖4和圖5中所示的過刻蝕(介質層1303較薄)或刻蝕不足(介 質層1303較厚)的現象。
為此，本實施例在本步驟后加入了對第一介質層1303的厚度進行 檢測的步驟。
步驟1204:檢測所述第一介質層的厚度。
本實施例中，在沉積形成第一介質層1303后，利用膜厚測試儀對 其實際生長厚度進行了檢測。具體地，可以利用Nano膜厚測試儀、橢 偏儀等。
步驟1205:根據所述第 一介質層的厚度確定隨后的刻蝕工藝的工藝 條件。
如圖9所示，由于本實施例中的BD介質層的刻蝕深度與刻蝕時間 之間為線性關系，可以利用圖9中的曲線901方〗更地通過改變刻蝕時間 來調整刻蝕深度。
如，設定BD介質層的厚度為4000A,但實際檢測得到其的厚度為 3800A,則可以按圖9中的曲線901將刻蝕時間縮短1.5秒左右，以防 止出現過刻蝕的現象。
再如，設定BD介質層的厚度為4000A,但實際檢測得到其的厚度 為4200A，則可以按圖9中的曲線901將刻蝕時間加長1秒左右，以防 止出現刻蝕不足的現象。
步驟1206:在所述第一介質層上形成通孔圖形。
圖15為本發明第二實施例中形成通孔圖形后的器件剖面圖，如圖 15所示，在介質層1303上利用光刻膠定義了通孔圖形1304。
步驟1207:按照所述工藝條件對所述第一介質層進行刻蝕，以形成 通孔。圖16為本發明第二實施例中形成通孔后的器件剖面圖，如圖16所示，本步刻蝕后在第一介質層1303內形成了通孔1305 (圖中所示的器件剖面圖中已去除了第一介質層1303表面殘留的光刻膠)。
本實施例中，對生長厚度不穩定的介質層1303的厚度進行了事先的檢測，并依該檢測結果對刻蝕工藝條件進行了調整，從而確保了本步刻蝕能夠停止于刻蝕停止層1302內。
步驟1208:在所述第一介質層上及通孔內形成第二介質層。
圖17為本發明第二實施例中形成第二介質層后的器件剖面圖，如圖17所示，在第一介質層1303上及通孔1305內覆蓋了第二介質層1306。
本實施例中，為了較好地填充通孔1305，同時能得到較為平坦的表面，該第二介質層1306采用了利用旋涂方法形成的DUO材料層。
步驟1209:在所述第二介質層上形成溝槽圖形。
圖18為說明本發明第二實施例中形成溝槽圖形后的器件剖面圖，如圖18所示，本步通常是利用光刻技術在第二介質層1306上定義出溝槽的圖形1307。
步驟1210:刻蝕形成與至少一個通孔相連的溝槽。
圖19為說明本發明第二實施例中形成溝槽后的器件剖面圖，如圖19所示，利用干法刻蝕技術刻蝕未被光刻膠保護的第二介質層1306及部分第一介質層1303,形成與至少一個通孔1305相連的溝槽1308 (圖中所示的器件剖面圖已去除第二介質層1306表面所殘留的光刻膠)。
該溝槽的具體形成方法如下
A、 利用干法刻蝕技術刻蝕未被光刻膠保護的第二介質層1306及部分第一介質層1303;
B、 去除溝槽1308內的第二介質層1306;C、去除第二介質層1306表面所殘留的光刻膠，形成與至少一個通孔1305相連的溝槽1308。
接著，可以利用濕法腐蝕或干法刻蝕的方法將通孔1305底部的刻蝕停止層1302腐蝕去除，再對通孔1305及溝槽1308進行金屬化處理，形成雙鑲嵌結構。
本實施例的雙鑲嵌結構形成方法，對生長厚度不穩定的第一介質層1303的厚度進行了事先的檢測，并依該檢測結果對刻蝕工藝條件進行了調整，從而確保了在刻蝕通孔時能夠停止于刻蝕停止層1302內，不會出現圖4或圖5中出現的過刻蝕或刻蝕不足的現象，提高了雙鑲嵌結構中通孔的形成質量，也提高了雙鑲嵌結構的整體質量。
本實施例中的介質層是BD材料層，在本發明的其它實施例中，其也可以是Novellus公司的Coral材料，道康寧公司的的Silk低介電材料等。
本實施例中利用刻蝕時間的改變來調整通孔的刻蝕深度，在本發明的其它實施例中，也可以通過改變刻蝕工藝的其它參數來調整刻蝕深度，如刻蝕時工作室內的氣壓，刻蝕氣體的流量，刻蝕功率等。
本發明雖然以較佳實施例公開如上，但其并不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和范圍內，都可以做出可能的變動和修改，因此本發明的保護范圍應當以本發明權利要求所界定的范圍為準。
權利要求
1、一種通孔的形成方法，其特征在于，包括步驟提供襯底；在所述襯底上形成刻蝕停止層；在所述刻蝕停止層上形成介質層；檢測所述介質層的厚度；根據所述介質層的厚度確定隨后的刻蝕工藝的工藝條件；在所述介質層上形成通孔圖形；按照所述工藝條件對所述介質層進行刻蝕，以形成通孔。
2、 如權利要求1所述的形成方法，其特征在于所述介質層為低k 值的介質層。
3、 如權利要求1或2所述的形成方法，其特征在于所述介質層 為黑鉆石材料層。
4、 如權利要求1或2所述的形成方法，其特征在于所述介質層 的厚度在3500至5000A之間。
5、 如權利要求1或2所述的形成方法，其特征在于所述介質層 利用化學氣相沉積方法形成。
6、 如權利要求1或2所述的形成方法，其特征在于所述工藝條 件包括刻蝕時間。
7、 如權利要求1或2所述的形成方法，其特征在于所述工藝條 件至少包括工作室氣壓，刻蝕氣體流量或刻蝕功率中的一種。
8、 如權利要求1或2所述的形成方法，其特征在于所述刻蝕停 止層為含氮的碳化硅層。
9、 一種雙鑲嵌結構的形成方法，其特征在于，包括步驟 提供襯底；在所述襯底上形成刻蝕停止層；在所述刻蝕停止層上形成第一介質層； 檢測所述第 一介質層的厚度；根據所述第 一介質層的厚度確定隨后的刻蝕工藝的工藝條件； 在所述第 一介質層上形成通孔圖形；按照所述工藝條件對所述第 一介質層進行刻蝕，以形成通孔； 在所述第一介質層上及通孔內形成第二介質層； 在所述第二介質層上形成溝槽圖形； 刻蝕形成與至少一個通孔相連的溝槽。
10、 如權利要求9所述的形成方法，其特征在于所述第一介質層 為低k值的介質層。
11、 如權利要求9或10所述的形成方法，其特征在于所述第一 介質層為黑鉆石材料層。
12、 如權利要求9或10所述的形成方法，其特征在于所述第一 介質層的厚度在3500至5000A之間。
13、 如權利要求9或10所述的形成方法，其特征在于所述第一 介質層利用化學氣相沉積方法形成。
14、 如權利要求9或IO所述的形成方法，其特征在于所述刻蝕 停止層為含氮的碳化硅層。
15、 如權利要求9或IO所述的形成方法，其特征在于所述工藝 條件包括刻蝕時間。
16、 如^=又利要求9或IO所述的形成方法，其特征在于所述工藝 條件至少包括工作室氣壓，刻蝕氣體流量或刻蝕功率中的 一種。
17、 如權利要求9或IO所述的形成方法，其特征在于所述第二 介質層利用旋涂方法形成。
全文摘要
本發明公開了一種通孔的形成方法，包括步驟提供襯底；在所述襯底上形成刻蝕停止層；在所述刻蝕停止層上形成介質層；檢測所述介質層的厚度；根據所述介質層的厚度確定隨后的刻蝕工藝的工藝條件；在所述介質層上形成通孔圖形；按照所述工藝條件對所述介質層進行刻蝕，以形成通孔。本發明還相應地公開了一種雙鑲嵌結構的形成方法。采用本發明的通孔及雙鑲嵌結構的形成方法，可以有效避免過刻蝕或刻蝕不足現象的出現，提高了通孔或雙鑲嵌結構的形成質量。
文檔編號H01L21/768GK101459123SQ200710094539
公開日2009年6月17日 申請日期2007年12月13日 優先權日2007年12月13日
發明者乒 劉, 武 孫, 張世謀 申請人:中芯國際集成電路制造(上海)有限公司