以上電極作為保護層的CuxO電阻存儲器及其制造方法

文檔序號：7228091閱讀：311來源：國知局

專利名稱：以上電極作為保護層的CuxO電阻存儲器及其制造方法
技術領域：
本發明屬于微電子技術領域，具體提供一種以自對準形成的上電極作為保護層的 CuxO電阻存儲器及其制造方法。
技術背景存儲器在半導體市場中占有重要的地位，由于便攜式電子設備的不斷普及，不揮發存儲器在整個存儲器市場中的份額也越來越大。最近不揮發電阻存儲器件(Resistive Switching Memory)因為其高密度、低成本、可突破技術代發展限制的特點引起高度關注。電阻存儲器利用存儲介質的電阻在電信號作用下、在高阻和低阻間可逆轉換的特性來存儲信號，存儲介質可以有很多種，包括二元或多元金屬氧化物，甚至有機物，其中，CuxO (l<x《2) 由于易于不含有對常規CMOS工藝會造成污染的元素、低功耗等特性而受到高度關注。目前針對電阻存儲應用，CuxO的制備方法有兩類，一類采用熱氧化方法[1]，另一種采用等離子氧化工藝[2]。當芯片特征尺寸小于130nm以后，互連延遲的比例在邏輯延遲中越來越大。為減小互連延遲帶來的影響，采用了電阻率更低的Cu材料代替了原來的Al,同時普遍采用大馬士革的工藝的方法形成銅互連引線。目前報道的基于CuxO的電阻存儲器件主要有兩種，一種如圖1所示，CuxO存儲介質形成于銅栓塞頂端的結構[1][3]，另一種如圖2所示，CuxO存儲介質形成于通孔下方、溝槽內部的結構[2][4]。第一種結構如圖1所示，襯底上的器件通過W栓塞81與下層銅引線50相連，50上方是位于通孔60中的銅栓塞，銅栓塞起到連接上層銅引線80和下層銅引線50的作用，CuxO存儲介質70位于通孔60的頂部和上層銅引線80的下方，上層銅引線80形成CuxO存儲介質70的上電極，通孔60的銅栓塞形成CuxO存儲介質70的下電極；其中10為層間介質層，20為用于抑制電遷移提高可靠性的蓋帽層介質(cap layer), 30為刻蝕終止層；這種存儲器結構很難與傳統的雙大馬士革銅互連工藝集成，而必須采用單大馬士革銅互連工藝制備；也就是不能先將通孔和溝槽全部形成后，一次性填入銅形成銅引線和銅栓塞，而必須先形成通孔，填入銅形成栓塞，再形成溝槽，填入銅形成引線。第二種結構如圖2所示，形成于襯底90上的鴇栓塞，運接下層銅引線50和襯底90， CuxO 存儲介質70形成于下層銅引線50之上，銅栓塞61形成于通孔60之中，連接上層銅引線 80和下層引銅線50，鎢栓塞90、下層銅引線50、銅栓塞61和上層銅引線80周圍為擴散
阻擋層91，銅栓塞61和擴散阻擋層91形成CuxO存儲介質70的上電極，下層銅引線50 形成CwO存儲介質70的下電極，其中10為層間介質層，20為用于抑制電遷移提高可靠性的蓋帽層介質(cap layer), 30為刻蝕終止層；這種結構能與傳統的雙大馬士革銅互連工藝集成，直接以銅栓塞作為上電極，但這種結構形成過程中，刻蝕蓋帽層、反濺清洗、濕法清洗等工藝步驟會直接作用在氧化形成的存儲介質i面，從而引發性能波動。在參考文獻4中，采用覆蓋于CuxO存儲介質表面的CuO作為存儲器工藝制作過程中的保護層，但是由于CuO是具有較高電阻的介質層，因此當后續工藝步驟使CuO的厚度發生變化時，會導致電阻波動，在同一批次的不同電阻存儲器件之間和不同批次制造的電阻存儲器件之間都有可能產生電阻不均勻的狀況(分別稱為片間不均勻性和批間不均勻性)，引發可靠性問題。此外，對于上述兩種結構的上電極材料必須是銅互連工藝中的銅引線或擴散阻擋層材料，都具有不能靈活選擇CuxO電阻存儲器上電極的特點，而CuxO電阻存儲器的性能受上電極的材料影響[3]。發明內容本發明的目的在于提供一種集成于大馬士革銅互連工藝的、以自對準形成的上電極為保護層的CuxO電阻存儲器及其制造方法。本發明在制作所述的電阻存儲器時，以自對準形成的金屬上電極層作為CuxO存儲介質的保護層，無需為制作上電極圖形增加掩膜和光刻步驟，既可有效地防止制作過程中的工藝步驟傷害存儲介質，也可避免存儲器件電阻有片間不均勻性和批間不均勻性的問題，提高存儲性能的可靠性。本發明所公開的CuxO電阻存儲器，包括下電極，為銅互連工藝中形成于溝槽中的銅引線，在所述銅引線上方形成的第一介質層和在第一介質層中形成的孔洞，位于所述孔洞底部的銅氧化形成的CuxO存儲介質，以及以自對準方式形成于所述的CuxO存儲介質之上和所述的介質層孔洞之中的金屬上電極。所述CuxO電阻存儲器中，所述上電極通過金屬塞與互連線進一步連接，金屬塞的尺寸小于上電極的尺寸。所述CuxO電阻存儲器中，還可以包括，形成于CuxO存儲介質之上和介質層孔洞壁上的連續的第二介質層。本發明公開的又一個方面，所述CuxO電阻存儲器的制造方法，以存儲器件的上電極作為工藝集成過程中存儲介質的保護層，具體步驟包括用常規的大馬士革銅互連工藝在溝槽中制作銅引線；在銅引線上形成第一介質層；
在第一介質層中需要形成存儲器的位置制作出孔洞，而不需要制作存儲器的位置由介質層保護；以第一介質層為掩模將位于所述孔洞底部的銅氧化形成CuxO存儲介質，CuxO存儲介質的形成方法是等離子氧化方法或熱氧化方法，1 < X《2; 采用自對準方式在所述孔洞中填充上電極金屬材料；采用化學機械拋光方法磨除多余的上電極材料，形成上電極位于所述的第一介質層孔洞中的結構，在接下來的工藝集成過程中，上電極可以做為存儲介質的保護層；接下來進一步采用常規的大馬士革銅互連工藝進行后續步驟，包括在樣品表面制作介質層，然后在介質層中開出溝槽和通孔，開出通孔的位置在存儲器的上電極上方以及需要與引出連接線的器件上方，接下來沉積阻擋層、籽晶層、電化學方法鍍銅、退火、化學機械拋光、沉積蓋帽，完成引線制作。所述CUxO電阻存儲器的制造方法，還包括自對準方式在孔洞中填充上電極金屬材料之前，同樣采用自對準方式在孔洞表面沉積覆蓋一層第二介質層。所述CllxO電阻存儲器的制造方法，可以重復實現于銅互連的不同層之間。在本發明過程中，上電極材料是以自對準方式形成于存儲介質上方的孔洞中，因此無需為制作上電極圖形而采取曝光步驟或增加掩膜版，工藝簡單，同時在后續的工藝過程中，以金屬上電極作為存儲介質的保護層，使得工藝步驟不會直接作用于存儲介質上，此外即使金屬電極遭遇后續工藝步驟的攻擊發生厚度等的變化，作為良導體，其電阻也不會有大的變化，不會導致整個存儲器件的電阻產生片間不均勻或批間不均勻的情況，從而避免引發存儲性能可靠性下降的問題。本發明所述的制作方法，可用于不同的互連層上制造存儲器，形成三維結構。

圖1 CuxO存儲介質形成于銅栓塞頂端的電阻存儲器結構圖。圖2 CuxO存儲介質形成于成于通孔下方、溝槽內部的電阻存儲器結構圖。圖3為CuxO電阻存儲器結構圖。圖4為雙大馬士革工藝CMP形成第一層銅引線啟、沉積蓋帽層之前的橫截面圖。圖5為沉積蓋帽層后橫截面圖。圖6為光刻后橫截面圖。圖7為需要形成CuxO存儲介質銅引線上的蓋帽層部分刻蝕完畢后橫截面圖。圖8為去光刻膠后橫截面圖。
圖9為需要形成CuxO存儲介質銅引線上的蓋帽層完全刻蝕完畢后橫截面圖。圖10為氧化形成CuxO存儲介質后橫截面圖。圖lla為沉積CuxO存儲介質的上電極金屬層之后橫截面圖。圖lib為又一實例CuxO存儲介.質上沉積一層介質層和上電極金屬層之后截面圖。圖12a為CMP形成CuxO存儲介質的上電極之后橫截面圖。圖12b為又一實例中CMP之后橫截面圖。圖13為沉積層間介質層和刻蝕終止層之后橫截面圖。圖14為刻蝕形成溝槽和通孔之后銅引線蓋帽層打開前橫截面圖。圖15為刻蝕不需要形成CuxO存儲介質的銅引線上的蓋帽層之后橫截面圖。圖16為沉積擴散阻擋層后橫截面圖。圖17為沉積籽晶層、電鍍銅、退火后橫截面圖。圖18為CMP形成第二層銅引線后橫截面圖。圖中標號10層間介質層，20蓋帽層，30刻蝕終止層，50下層銅引線，60通孑L 61銅栓塞，70CuxO存儲介質，80'第二層銅引線，90襯底，91擴散阻擋層，質，102第二層層間絕緣介質，103第三層層間絕緣介質，104PMD層，201第一層刻蝕終止層，202 第二層刻蝕終止層，205第三層刻蝕終止層，203第一層銅引線上的蓋帽層，203a第一次刻蝕后的蓋帽層，203b第二次刻蝕后的蓋帽層，203c第三次刻蝕后的蓋帽層，301第二層銅引線上蓋帽層，302a蓋帽層上的孔洞，302蓋帽層上的孔洞，401第一層銅引線周圍擴散阻擋層，402銅栓及第二層銅引線周圍擴散阻擋層，501不需要形成CuxO存儲介質的第一層銅引線，502需要形成CwO存儲介質的第一層銅引線，600為銅栓塞，601第二層銅引線，700CuxO存儲介質層，800a上電極金屬，，800CMP后的上電極層，801a介質層，801CMP后的介質層，901通 L， 902形成第二層銅引線的溝槽，903鎢栓塞，904光刻膠。
具體實施方式
在下文中結全圖示在參考實施例中更完全地描述本發明，本發明提供優選實施例，但不應該被認為僅限于在此闡述的實施例。在圖中，為了清楚放大了層和區域的厚度。在此參考圖是本發明的理想化實施例的示意圖，本發明所示的實施例不應該被認為僅限于圖中所示的區域的特定形狀，而是包括所得到的形狀，比如制造引起的偏差。例如干法刻蝕得到的曲線通常具有彎曲或圓潤的特點，但在本發明實施例圖示中，均以矩形表示，圖中的表示是示意性的，但這不應該被認為限制本發明的范圍。圖3a為根據本發明CuxO電阻存儲器的一實施例的剖面圖的一部分。
參考圖3a，所示為集成于雙大馬士革銅互連工藝中形成的CuxO電阻存儲器結構示意圖，PMD層104形成MOS器件之上，它可以是摻磷的氧化硅PSG等介質材料，在PMD 層104中形成鵒栓塞903，鎢栓塞903連接第一層銅引線和MOS管源極或者漏極。PMD層104上形成第一層刻蝕終止層201，可以為SisN4、 SiON、 SiCN;刻蝕終止層上104上形成第一層層間介質層101，它可以為Si02或摻F或C的Si02等低k介質材料。501和502為形成于第一層介質層104溝槽中的銅引線，501為其上表層不需要圖形氧化形成CuxO存儲介質的銅引線，502為其上表層需要圖形氧化形成CuxO存儲介質的銅引線，需要形成CuxO存儲介質的銅引線502形成QixO存儲器的金屬下電極；銅引線和第一層層間介質層101之間為防止銅擴散的擴散阻擋層401，可以是TaN、 Ta/TaN復合層或是Ti/TiN復合層，或是其它起到同樣作用的導電材料，如TiSiN、 WNx、 WNxCy、 TiZr/TiZrN 等。第一層銅引線502上部為CuxO存儲介質層700，是通過圖形氧化銅引線502形成，其第一層銅引線501 、502上為蓋帽層203c， CuxO存f,介質層700上為形成于蓋帽層203c 的孔洞302以及形成于孔洞302之中的上電極800，蓋帽層203c可以為Si3N4、 SiON等介質材料，起銅的擴散阻擋作用和防止銅的電遷移等作用，同時在這里起形成孔洞302自對準形成上電極800的作用；CuxO電阻存儲器上電極800和CuxO存儲介質700的尺寸及其圖案相同，并且其尺寸小于第一層銅引線502的寬度(也即形成第一層銅線溝槽的寬度)。上電極800之上為不需要氧化形成CuxO存儲介質的銅引線501之上為通孔卯l，通孔卯l中形成銅栓塞600，銅栓塞600之上為形成于溝槽之中的第二層銅引線601在501之上的銅栓塞主要與連接第一層銅引線和第二層銅引線601的作用，在800之上的銅栓塞主要起連接電阻存儲器和第二層銅引線601的作用，形成于上電極800之上的通孔901的尺寸小于孔洞302的尺寸。102、 103分別為第二層間絕緣介質層和第三層層'間絕緣層，可以為Si02或慘F或C 的Si02等低k介質材料；102和103.之間為刻蝕終止層，為刻蝕形成通孔901和溝槽所用，可以為SisN4、 SiON、 SiCN。包圍銅栓塞600和銅引線601的為擴撒阻擋層402，主要起防止銅擴散到層間絕緣層 102、 103中，同時也起導體的作用，可以是TaN、 Ta/TaN復合層或是Ti/TiN復合層，或是其它起到同樣作用的導電材料，如TiSiN、 WNx、 WNxCy、 TiZr/TiZrN等。第二層銅引線601之上為蓋帽層301，可以是氮化硅介質或是摻雜的氮化硅介質，例如摻O或是摻C。或是其它對Cu的擴散有明顯阻擋作用，對銅的電遷移有明顯抑制作用的絕緣介質材料,例如CoWP。圖3b為根據本發明CuxO電阻存儲器的又一實施例的剖面圖的一部分。參考圖3b，與圖3a的唯一區別在于在上電極800和存儲介質層700之間增加一層介質層801，介質層801和上電極800同時自對準形成與孔洞302之中，介質層801包圍住上電極層800。介質層801作為存儲器的一部分，在存儲器RESET操作過程中，由于介質層800電阻率大大高于存儲介質層700低阻態的電阻率，介質層801能產生熱量對存儲介質層700加熱，降低存儲器復位操作(RESET)電流。 .圖4至圖18是根據本發明的實施方式的剖面圖，圖4至圖18示CuxO電阻存儲器與雙大馬士革工藝集并形成于第一層銅引線與第二層銅引線之間的工藝方法，CuxO形成于第一次銅引線之上、銅栓塞之下。但本發明并不限于本實施例。圖4展示了經過常規的雙大馬士革銅互連工藝，進行到第一層銅引線制作結束后的剖面圖。104為PMD層，是指第一層銅引線與MOS器件之間的介質層，它可以是摻磷的氧化硅PSG等介質材料；903為鴇栓，它連接第一層銅引線與MOS器件；PMD層104以下圖示為前端工藝形成的CMOS邏輯器件。501為第一層銅引線的一部分，其上方不生長存儲介質，502為第一層銅引線的另一部分，其上方將形成存儲介質；101為層間絕緣介質層，它可以為Si02或摻F或C的Si02等低k介質材料；201為刻蝕終止層，可以為Si3N4、 SiON、 SiCN; 401為擴散阻擋層，可以是TaN、 Ta/TaN復合層或是Ti/TiN復合層，或是其它起到同樣作用的導電材料，如TiSiN、 WNx、 W^xCy、 TiZr/TiZrN等。圖5為蓋帽層制作完畢、光刻之前的剖面圖，203為蓋帽層(liner)，可以為Si3N4，主要起擴散阻擋作用和防止銅的電遷移等作用。圖4為光刻后剖面圖，對需要形成CuxO 存儲介質的銅引線502上的蓋帽層301采用光刻膠曝光的辦法，不需要形成CuxO存儲介質的銅線501上的蓋帽層301采用光刻膠保護，904為曝光后留下的光刻膠。圖7為需要形成CuxO存儲介質銅線502上的蓋帽層部分刻蝕完畢示意圖，蓋帽層經刻蝕后變為203a, 302a為刻蝕蓋帽層203形成的凹孔。圖8為去掉光刻膠904以后的示意圖。圖9為進一步刻蝕蝕蓋帽層完畢后剖面示意圖，203b為'刻蝕完畢后蓋帽層，302為通孔，主要用來自對準形成上電極800。圖10為通過等離子氧化或熱氧化等方法形成CuxO存儲介質后剖面示意圖，700為 CuxO存儲介質層，位于銅引線502 ±部、孔洞302之下。圖11a沉積CuxO層的上電極完畢剖面示意圖，800a為CuxO層的上電極材料，可以
為Ta、 TaN 、 Al、 Ti、 TiN、 W等單層金屬材料，也可以為Ta/TaN、 Ti/TiN、 Cu/Ta/TaN等復合層材料。圖lib為CuxO存儲介質上沉積一層介質層和上電極金屬層之后截面圖，801a為介質層，它可以為是氧化鋁(A1203)、氧化鉭(Ta205)、氧化銅(CuO)、氮化銅(Cu3N)、氮氧化銅(CuON)等材料，800a為CuxO層的上電極材料，可以為Ta、 TaN 、 Al、 Ti、 TiN、 W等單層金屬材料，也可以為Ta/TaN、 Ti/TiN等復合層材料。由于CuxO電阻存儲器的復位操作過程與電流流過產生的焦耳熱有關，是一種熱擦除的機制，當產生的焦耳熱高時，會對復位操作過程有利；同時由于介質層800電阻率大大高于存儲介質層700低阻態的電阻率，介質層801能產生熱量對存儲介質層700加熱，從而起到降低存儲器復位操作 (RESET)電流的作用。圖12a為化學機械拋光上電極完畢后剖面示意圖，800a為經過CMP后圖案自對準形成的上電極800，它可以避免其后的層間介質層沉積、刻蝕蓋帽層203b、預濺射等工藝過程直接作用于CuxO存儲介質層700，從而起到保護層的作用。圖12b為化學機械拋光多余的上電極金屬及介質層完畢后剖面示意圖，800a、 801a分別經過CMP后圖案自對準形成上電'極800和介質層801 。圖13為沉積層間絕緣層和刻蝕終止層完畢后剖面示意圖，102、 103為層間絕緣介質層，它可以為Si02或摻F或C的Si02等低k介質材料；202、 205為刻蝕終止層，可以為Si3N4、 SiON、 SiCN，主要起刻蝕掩模和防止銅擴散等作用。圖14為通孔和溝槽刻蝕完畢后剖面示意圖，901為通孔(Via),卯2為溝槽(Trench)。圖15為以上電極800為掩模刻蝕不需要形成CuxO存儲介質的銅引線501上方的蓋帽層完畢后剖面示意圖。圖16為沉積擴散阻擋層后示剖面，402為擴散阻擋層，對Cu向介質層的擴散有阻擋作用，可以是TaN、 Ta/TaN復合層或是Ti/TiN復合層，或是其它起到同樣作用的導電材料，如TiSiN、窗x、 WNxCy、 TiZr/TiZrN等。圖17為沉積籽晶層、電鍍生長銅及退火后示剖面意圖，601為第二銅銅引線，600為連接第一層銅引線501和第二層銅引線601的銅栓塞。圖18為化學機械拋光、沉積第二層銅線蓋帽層后示意圖，601為已經形成的第二層銅引線。301為蓋帽層(liner)，可以為Si3N4等介質材料，主要起銅的擴散阻擋作用和防止銅的電遷移等作用。接下來，將以圖4到圖18所示橫截面剖面圖解釋本實施方式的具體工藝集成步驟。
參考圖4，經過常規的雙大馬士革銅互連工藝，進行到第一層銅引線CMP制作結后，以此為該實施例的工藝集成步驟的起始步驟。本發明的進一步實施，參考圖5， PECVD沉積一層Si3N4蓋帽層，蓋帽層203厚度范圍為20 2000nm，具體厚度由上電極800所需要的厚度以及后面工藝步驟中蓋帽層203b 層保證化學機械拋光能成功進行的厚度條件決定。在此定義蓋帽層203的厚度為dl，本發明的進一步實施，參考圖6，通過掩膜版1#光刻形成光刻膠圖案904，此掩膜版的圖案1#決定了蓋帽層開孔圖案以及銅引線決定了需蘿形成CuxO存儲介質層的區域。本發明的進一步實施，參考圖7，通過RIE干法刻蝕SbN4蓋帽層203，轉移光刻膠 904的圖案，蓋帽層由203變為203a，蓋帽層上形成凹孔302a，凹孔302a的尺寸小于形成第一層銅引線的溝槽的寬度。根據RIE干法刻蝕條件刻蝕Si3N4蓋帽層的速率，選擇刻蝕時間，凹孔302a的深度在此定義為d2。本發明的進一步實施，參考圖8，通過常規干法灰化工藝去除光刻膠904，然后以濕法清洗去除RIE刻蝕剩余的氟化物殘余物。本發明的進一步實施，參考圖9，繼續R正刻蝕蓋帽層203a直至第一層銅引線打開，蓋帽層由203a邊成203b，蓋帽層中的通孔302形成。通孔302的深度也即蓋帽層203b的厚度，在此定義為d3。常規工藝中，為了使所有需要形成CwO區域的銅引線暴露，采用稍微過刻蝕的工藝條件。例如，如果dl=120nm， d2=80nm，在此步驟中根據RIE干法刻蝕條件刻蝕Si3N4蓋帽層的速率，選彈刻蝕厚度為55nm的刻蝕條件(過刻蝕15nm Si3N4)，那么d3=120-55=65nm。本發明的進一步實施，參考圖IO，對溝槽銅引線502已經圖案暴露部分進行等離子氧化，此時蓋帽層203b起掩模作用。通過控制等離子氧化的時間、功率等條件，來確定形成的CwO的性能及其厚度。本發明的進一步實施，參考圖lla, CVD沉積TaN層金屬800a作為上電極。在另一實施例中，參考圖llb，沉積一薄層的介質層801a，再CVD沉積TaN層金屬 800a作為上電極。介質層801a的厚度范圍為1 10nm，可以通過CVD形成，也可以通過原子層淀積(ALD)形成。本發明的進一步實施，參考圖12a， CMP上電極金屬層TaN800a，以蓋帽層203b為 CMP終止層，上電極形狀由800a變為800，自對準形成CuxO層700的上電極層。在另一實施例中，參考圖12b， CMP上電極金屬層TaN800a以及介質層801a以蓋帽層203b為CMP終止層，自對準形成介質層801以及上電極800。本發明的進一步實施，參考圖13， CVD沉積層FSG間絕緣層102、 103，以及Si3N4
刻蝕終止層202、 205。本發明的進一步實施，參考圖14，先通過用掩膜版2#，光刻刻蝕Si3N4層205，去膠，然后以Si3N4層205為掩膜刻蝕FSG[間絕緣層103形成溝槽902;在通過用掩膜版3#，光刻刻蝕SisN4層202，去膠，然后以SisN4層202為掩膜刻蝕FSG間絕緣層102形成通孔(Via) 麵。本發明的進一步實施，參考圖15， RIE刻蝕不需要形成CuxO存儲介質的銅線501上方蓋帽層203b，使銅引線501裸露，蓋帽層由203b變為203c;上電極TaN層800a在此過程中作掩膜保護CuxO存儲介質層700免受RIE刻蝕條件傷害；刻蝕完畢后進行濕法清洗去除殘余的氟化物。本發明的進一步實施，參考圖16，通過Ar2氣等離子處理銅引線501表層的自然氧化銅，以增強與擴散層的粘附能力，然后CVD沉積Ta/卞aN擴散阻擋層402。本發明的進一步實施，參考圖17，生長籽晶層Cu，再電鍍生長Cu，然后退火。本發明的進一步實施，參考圖16， CMP去除多余的銅引線層，形成銅栓塞600及第二層銅引線601。然后再在表層CVD覆蓋一層Si3N4蓋帽層301。至此，第二層銅布線及CuxO存儲單元已經形成，其后銅互連工藝步驟不在
發明內容
之內。如上所述CuxO電阻存儲器制備與銅互連工藝集成的方法可以在第二層銅布線結束之后或其他層銅布線結束后重復，基本步驟方法保持不變，因此可形成多層堆疊的集成雙大馬士革工藝中的CuxO電阻存儲器。參考文獻[1] An Chen, Sameer Haddad, Yi-Ching (Jean) Wu, Tzu-Ning Fang, Zhida L叫Steven Avanzino, Suzette Pangrle, Matthew Buynoski, Manuj Rathor, Wei (Daisy) Cai, Nick Tripsas, Colin Bill, Michael VanBuskirk， Masao Taguchi, "Non-Volatile Resistive Switching for Advanced Memory Applications", IEDM Tech. Dig. p.746 (2005).[2]林殷茵等"基于CuxO的電阻轉換存儲器及其制備技術"，專利申請號 200610147669.9[3] Tzu隱Ning Fang, Swaroop Kaza, Sameer Haddad, An Chen, Yi-Ching (Jean) Wu， Zhida L叫Steven Avanzino, Dongxiang Liao, Chakku Gopalan, Seungmoo Choi， Sara Mahdavi, Matthew Buynoski, Yvonne Lin, Christie Marrian, Colin Bill, ]Viichael VanBuskirk and Masao Taguchi, "Erase Mechanism for Copper Oxide Resistive .Switching Memory Cells with Nickel Electrode", IEDM Session 30.6(2006).[4]林殷茵等"一種CuxO電阻存儲器制備與銅互連工藝集成的方法"，專利申請號2007100435602.權利要求
1、一種與銅互連工藝集成的CuxO電阻存儲器，其特征在于包括下電極，為銅互連工藝中形成于溝槽中的銅引線；在所術銅引線上方形成的第一介質層和在第一介質層中形成的孔洞；位于所述孔洞底部的銅氧化形成的CuxO存儲介質，1＜x≤2，以及以自對準方式形成于所述的CuxO存儲介質之上和所述的介質層孔洞之中的金屬上電極。
2、根據權利要求l所述的電阻存儲器，其特征在于還包括，沉積在CuxO存儲介質之上和第一介質層孔洞壁上的第二介質層。
3、根據權利要求1所述的電阻存儲器，其特征在于所述上電極通過金屬塞與互連線進一步連接，金屬塞的尺寸小于上電極的尺寸。
4、一種制作如權利要求l所述的CuxO電阻存儲器的方法，其特征在于以存儲器件的上電極作為工藝集成過程中存儲介質的保護層，具體步驟為采用常規的大馬士革銅互連工藝，在溝槽中制作銅引線；在所述銅引線上方形成第一介質層；在所述第一介質層中需要形成存儲器的位置制作出孔洞，而不需要制作存儲器的位置由介質層保護；以第一介質層為掩模將位于所述孔洞底部的銅氧化形成CuxO存儲介質；采用自對準方式在孔洞中填充上電極金屬材料；采用化學機械拋光方法磨除多余的上電極材料，形成上電極位于所述的第一介質層孔洞中的結構，在接下來的工藝集成過程中，上電極做為存儲介質的保護層；進一步釆用常規的大馬士革銅互連工藝進行后續工藝步驟，包括在樣品表面制作介質層，然后在介質層中開出溝槽和通孔，開出通孔的位置在存儲器的上電極上方以及需要與引出連接線的器件上方，接下來沉積阻擋層、籽晶層、電化學方法鍍銅、退火、化學機械拋光、沉積蓋帽，完成引線制作。
5、根據權利要求4所述的CUxO電阻存儲器的制作方法，其特征在于還包括自對準方式在所述孔洞中填充上電極金屬材料之前，同樣采用自對準方式在所述孔洞中填充一層第二介質層。
全文摘要
本發明屬微電子技術領域，具體提供了一種以自對準形成的上電極作為保護層的CuxO電阻存儲器及制造方法。所述的存儲器包括下電極為銅互連工藝中形成于溝槽中的銅引線，在銅引線上方形成的第一介質層和在第一介質層中形成的孔洞，位于孔洞底部的銅氧化形成的CuxO存儲介質，以自對準方式形成于所述的CuxO存儲介質之上和所述的介質層孔洞之中的金屬上電極。在制作所述的電阻存儲器時，以自對準形成的金屬上電極層作為CuxO存儲介質的保護層，無需為制作上電極圖形增加掩膜和光刻步驟，可避免制作過程中的工藝步驟導致存儲器件電阻波動和不均勻，提高可靠性。
文檔編號H01L21/82GK101118922SQ20071004540
公開日2008年2月6日申請日期2007年8月30日優先權日2007年8月30日
發明者立唐, 林殷茵, 陳邦明申請人:復旦大學

完整全部詳細技術資料下載