柵層形成方法

文檔序號：7228012閱讀：283來源：國知局

專利名稱：柵層形成方法
技術領域：
本發明涉及半導體制造技術領域，特別涉及一種柵層形成方法。
背景技術：
在半導體制程中，通常包含形成用以制作柵極的柵層的步驟。所述柵極作為器件的重要組成部分，其結構及成份的變化將直接影響器件內導電溝道的形貌發生變化，由此，為獲得所述柵極而進行的形成柵層的工藝成為制程工程師的主要研究目標。
通常，柵層材料包含多晶硅。實踐中，摻雜的多晶硅由于具有良好的電阻可調性、與二氧化硅優良的界面特性、與后續高溫工藝的兼容性、比金屬電極更高的可靠性、在陡峭結構上淀積的均勻性以及可實現柵的自對準工藝而被用作柵層材料。
傳統工藝中形成柵層的步驟包括在半導體基底上形成多晶硅層；執行離子注入操作，以調整所述多晶硅的阻值。
然而，如圖1所示，實際生產發現，利用現有工藝形成柵層時，在進行多晶硅摻雜后，易產生穿透效應12 (penetration),即摻雜材料擊穿多晶硅層20及其下介質層而進入位于半導體基底10內的器件的導電溝道區，最終導致器件漏電流過大。如何減少穿透效應的產生成為本領域技術人員亟待解決的問題。
2003年10月22日公開的公告號為"CN1125482C"的中國專利中提供了一種具有P +多晶硅柵極的金屬氧化物半導體晶體管的制作方法，包括首先，形成二氧化硅層于半導體襯底上；隨后，形成N型非晶硅層于該二氧化硅層之上，該非晶硅層以S iH4與P&反應而產生在非晶型硅層中的磷擴散；再后，形成金屬硅化物于該非晶硅之上；繼而，離子注入形成？+ 硅層，該P+硅層的形成為利用BF2穿越金屬硅化物進入該非晶硅所形成的具有P+的硅層；然后，對該非晶硅層熱處理使其轉變為多晶硅層；隨后，
蝕刻該金屬硅化物、該多晶硅層及該二氧化硅層以形成柵極結構；最后，以離予注入方法形成漏極與源極。該方法利用B F 2穿越硅化鴒形成P + 硅層，即利用磷離子存在于柵極中以牽制固定硼離子而降低硼離子穿透柵極氧化層現象的發生。換言之，此方法僅用以減少在PMOS晶體管形成過程中形成P +硅層時穿透效應的產生，適用的制程有限。

發明內容
本發明提供了一種柵層形成方法，可減少穿透效應的產生。本發明提供的一種柵層形成方法，包括提供半導體基底；
在所述半導體基底上形成多晶硅層；在所述多晶硅層上形成非晶硅層；對所述多晶硅層和非晶硅層執行離子注入操作；對離子注入后的所述非晶硅層執行重晶化操作。
可選地，利用結構控制工藝形成所述多晶硅層；可選地，所述結構控制工藝包括降低沉積反應溫度、增加反應腔內壓力及增加反應氣體流量中的一種及其組合；可選地，在形成所述多晶硅層之前，包含形成非晶硅層的步驟；可選地，在形成所述多晶硅層操作與離子注入操作之間，包含形成間隔相接的非晶硅層和多晶硅層的步驟；可選地，在形成所述多晶硅層之后，還包含形成非晶硅層的步驟；可選地，所述重晶化操作的溫度范圍為750 - 850攝氏度；可選地，所述重晶化操作持續的時間范圍為10~60分鐘。
本發明提供的一種柵層形成方法，包括
提供半導體基底；
在所述半導體基底上形成非晶硅層；在所述非晶硅層上形成多晶硅層；
對所述非晶硅層和多晶硅層執行離子注入操作；
對離子注入后的所述非晶硅層執行重晶化操作。
可選地，利用結構控制工藝形成所述多晶硅層；可選地，所述結構控制工藝包括降低沉積反應溫度、增加反應腔內壓力及增加反應氣體流量中的一種及其組合；可選地，所述重晶化操作的溫度范圍為750 - 850 攝氏度；可選地，所述重晶化操作持續的時間范圍為10-60分鐘。
與現有技術相比，本發明具有以下優點
本發明提供的一種柵層形成方法，通過在多晶硅層上形成非晶硅層，利用非晶硅的各向同性的性質，使其作為阻擋層，以使減少穿透效應的產生成為可能；此外，利用所述非晶硅層，還可在刻蝕柵層以形成柵極的過程中以及在形成柵極后去除抗蝕劑層時，減小柵層表面的損傷，使得減少后續離子注入過程中穿透效應的產生成為可能；
本發明提供的一種柵層形成方法的可選方式，通過控制形成多晶硅層的工藝參數，以形成具有較小晶粒尺寸的多晶硅層，可增強減少穿透效應產生的效果，并可使進一步減少后續離子注入過程中穿透效應的產生成為可能；
本發明提供的一種柵層形成方法的可選方式，通過在形成表面具有非晶硅層的多晶硅層之前，預先形成非晶硅層，即利用所述非晶硅層作為輔助阻擋層，可使增強減少穿透效應的產生的效果成為可能；
本發明提供的一種柵層形成方法，通過在形成多晶硅層之前預先形成非晶硅層，利用非晶硅的各向同性的性質，使其作為阻擋層，以使減少穿透效應的產生成為可能。

圖1為說明現有技術中柵層穿透效應示意圖2為說明本發明第一實施例的形成^J^層的流程示意圖3為說明本發明第一實施例的柵層的結構示意圖4為說明本發明第二實施例的柵層的結構示意圖；圖5為說明本發明第三實施例的4冊層的結構示意圖；圖6為說明本發明第四實施例的柵層的結構示意圖；圖7為說明本發明第五實施例的柵層的結構示意圖；圖8為說明本發明第六實施例的柵層的結構示意圖；圖9為說明本發明第七實施例的柵層的結構示意圖；圖IO為說明本發明第八實施例的柵層的結構示意圖；圖11為說明本發明第九實施例的柵層的結構示意圖。
具體實施例方式
盡管下面將參照附圖對本發明進行更詳細的描述，其中表示了本發明的優選實施例，應當理解本領域技術人員可以修改在此描述的本發明而仍然實現本發明的有利效果。因此，下列的描述應當被理解為對于本領域技術人員的廣泛教導，而并不作為對本發明的限制。
為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結構，因為它們會使本發明由于不必要的細節而混亂。應當認為在任何實際實施例的開發中，必須做出大量實施細節以實現開發者的特定目標，例如按照有關系統或有關商業的限制，由一個實施例改變為另一個實施例。另外，應當認為這種開發工作可能是復雜和
規工作。
在下列段落中參照附圖以舉例方式更具體地描述本發明。根據下列說明和權利要求書本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比率，僅用以方便、明晰地輔助說明本發明實施例的目的。
利用現有工藝形成柵層時，在進行多晶硅摻雜后，易產生穿透效應 (penetration),即摻雜材料擊穿多晶硅柵層及其下介質層而進入器件
導電溝道區，易導致器件漏電流過大。如何減少穿透效應的產生成為本領域技術人員亟待解決的問題。
本發明的發明人分析后認為，所述穿透效應是由于現有工藝中形成的柵層的晶粒尺寸較大且晶粒生長方向相對規則，即同一厚度的多晶硅柵層包含的晶界數目較少，使得摻雜粒子易于穿透所述晶界的阻礙進入器件導電溝道區后造成的。為抑制穿透效應的發生，本發明的發明人經歷分析與實踐后，提供了一種柵層形成方法。
應用本發明提供的方法形成柵層的步驟包括提供半導體基底；在所述半導體基底上形成多晶硅層；在所述多晶硅層上形成非晶硅層；對所述多晶硅層和非晶硅層執行離子注入操作；對離子注入后的所述非晶硅層執行重晶化操作。
如圖2所示，作為本發明的第一實施例，應用本發明提供的方法形成柵層的具體步驟包括
步驟201:提供半導體基底。
所述半導體基底為已定義器件有源區并已完成淺溝槽隔離的半導體襯底。所述半導體基底表面可具有氧化層。所述氧化層材料包含二氧化硅(Si02)或摻雜鉿(Hf )的二氧化硅。所述氧化層厚度范圍可為5 ~ 40納米。所述氧化層的形成方法可選用熱氧化法或CVD方法。
形成所述半導體基底及所述氧化層的方法可采用任何傳統的方法，在此不再贅述。
步驟202:在所述半導體基底上形成多晶硅層。所述多晶硅層的形成方法可選用LPCVD工藝。反應氣體為硅烷(SiH4)，反應腔內溫度范圍可為700 750攝氏度，反應腔內壓力可為250 350毫毫米汞柱(mtorr)，所述^5圭烷的流量范圍可為100 ~ 200立方厘米/分鐘 (sccm);所述反應氣體中還可包括緩沖氣體，所述緩沖氣體可為氦氣 (He),所述氦氣的流量范圍可為5~20升/分鐘(slm)。
步驟203:如圖3所示，在覆蓋半導體基底100的所述多晶硅層120上形成非晶硅層140。
由于非晶硅自身具有的性質，即膜層內無晶界，各向同性，所述非晶硅層140可作為摻雜離子注入時的阻擋層，使減少穿透效應的發生成為可能。
形成所述非晶硅的工藝可選用LPCVD工藝，反應氣體為硅烷，反應腔內溫度范圍可為350 450攝氏度，反應腔內壓力可為250 350 mtorr, 所述硅烷的流量范圍可為100 200 sccm;所述反應氣體中還可包括緩沖氣體，所述緩沖氣體可為氦氣，所述氦氣的流量范圍可為5 20 slm。
形成所述非晶硅的工藝還可選用PECVD工藝，利用輝光放電分解硅烷法獲得。所述反應氣體為硅烷，所述硅烷的流量范圍可為100 400 sccm; 所述反應氣體中還可包括緩沖氣體，所述緩沖氣體可為氦氣，所述氦氣的流量范圍可為5 ~ 20 slm;所述沉積反應溫度范圍可為350 ~ 450攝氏度；所述沉積反應壓力范圍可為l ~ 10torr;所述射頻功率范圍可為100 ~ 300W。
所述非晶硅層140的厚度或所述非晶硅層140與所述多晶硅層120的厚度的比值根據產品要求確定，例如，所述比值可為l: 10。
步驟204:對所述多晶硅層和非晶硅層執行離子注入操作，以調整所述多晶硅的阻值。
進行所述離子注入操作的工藝可采用任何傳統的方法，在此不再贅述。
步驟205:對離子注入后的所述非晶硅層執行重晶化操作。
以非晶硅作為阻擋層材料或輔助阻擋層材料時，在完成為減小多晶硅層電阻而進行的離子注入操作之后，后續輕摻雜離子注入操作執行之前，需執行重晶化操作(re~ crystallize),以減小柵層的電阻。
所述重晶化操作用以將上述非晶硅層轉化為多晶硅層。涉及的工藝參
數為重晶化操作的溫度范圍可為750 850攝氏度；重晶化操作持續的時間范圍可為10 60分鐘。
此外，本發明的發明人認為，改變多晶硅層的晶粒結構可使進一步減少注入離子進入器件導電溝道成為可能。
然而，僅將晶粒生長方向不規則化，易使多晶硅層的表面性質變差。繼而，如何改變多晶硅層的晶粒尺寸成為本領域技術人員亟待解決的問題。
作為本發明的第二實施例，如圖4所示，可選用適當的結構控制工藝形成覆蓋半導體基底的多晶硅層220,以獲得較小的晶粒尺寸，所述結構控制工藝包括降低沉積反應溫度、增加反應腔內壓力及增加反應氣體流量中的一種及其組合，并進而在所述多晶硅層220上形成非晶硅層140, 以形成4冊層。
可選地，在所述多晶硅層220沉積過程中，反應腔溫度范圍可為600 650攝氏度，反應腔內壓力可為250 350mttor,所述硅烷的流量范圍可為100~ 200 sccm;所述反應氣體中還可包括緩沖氣體，所述緩沖氣體可為氦氣，所述氦氣的流量范圍可為5-20 slm;
可選地，在所述多晶硅層220沉積過程中，反應腔溫度范圍可為700 750攝氏度，反應腔內壓力可為450 550mttor,所述硅烷的流量范圍可為15 0 ~ 25 Q sccm;所述反應氣體中還可包括緩沖氣體，所述緩沖氣體可為氦氣，所述氦氣的流量范圍可為10 30 slm ;
可選地，在所述多晶硅層220沉積過程中，反應腔溫度范圍可為600 ~ 650攝氏度，反應腔內壓力可為450 550mttor,所述碌烷的流量范圍可為150~ 250 sccm;所述反應氣體中還可包括緩沖氣體，所述緩沖氣體可為氦氣，所述氦氣的流量范圍可為10 30 slm。
所述沉積多晶硅層220的方法可采用任何傳統的工藝，在此不再贅述。
此外，本發明的發明人認為，增加所述非晶硅層的數目，以利用所述非晶硅層與所述多晶硅層之間的界面作為增加的阻擋層，可使進一步減少注入離子進入器件導電溝道成為可能。
作為本發明的第三實施例，如圖5所示，在形成所述多晶硅層12 0之前，還可包含形成非晶硅層140的步驟。此時，所述非晶硅層140仍作為摻雜離子注入時的的阻擋層，所述非晶硅層140的形成方法可利用LPCVD或 PECVD等傳統方法獲得，在此不再贅述。
作為本發明的第四實施例，如圖6所示，在形成具有減小的晶粒尺寸的所述多晶硅層220之前，也可包含形成非晶硅層140的步驟。此時，所述非晶硅層14 O仍作為摻雜離子注入時的的阻擋層，所述非晶硅層140的形成方法可利用LPCVD或PECVD等傳統方法獲得，在此不再贅述。
特別地，作為本發明的第五實施例，形成所述柵層的步驟包含形成間隔相接的非晶硅層140和多晶硅層120的步驟。其中，形成所述多晶硅層 120的步驟位于形成所述非晶硅層140的步驟之間。所述多晶硅層120和非晶硅層140的數目根據生產要求確定。所述多晶硅層120的數目和非晶硅層140的數目不相同。作為示例，如圖7所示，所述多晶硅層120和非晶硅層140的數目分別取為2和3。
特別地，作為本發明的第六實施例，形成所述柵層的步驟包含形成間隔相接的非晶硅層140和多晶硅層120的步驟。其中，形成所述非晶硅層 140的步驟位于形成所述多晶硅層120的步驟之后。所述多晶硅層120和非晶硅層140的數目根據生產要求確定。所述多晶硅層120的數目和非晶硅層140的數目相同。作為示例，如圖8所示，所述多晶硅層120和非晶硅層 140的數目均取為2。其中，所述多晶硅層120的晶粒尺寸根據生產要求和工藝條件確定。
此外，作為本發明的第七實施例，形成所述柵層的步驟包含形成間隔相接的非晶硅層140和多晶硅層120的步驟。其中，形成所述非晶
硅層140的步驟位于形成所述多晶硅層120的步驟之間。所述多晶硅層 120和非晶硅層140的數目根據生產要求確定。所述多晶硅層120的數目和非晶硅層140的數目不相同。作為示例，如圖9所示，所述多晶硅層120和非晶硅層140的數目分別取為2和1。
在上述各實施例中，所述非晶硅層可作為多晶硅層的阻擋層，利用所述非晶硅層可使減少穿透效應的產生成為可能；此外，在刻蝕柵層以形成柵極的過程中以及在形成柵極后去除抗蝕劑層時，利用所述非晶硅層還可減小柵層表面的損傷，使得減少后續離子注入過程中穿透效應的產生成為可能。
需說明的是，應用本發明提供的方法形成柵層的步驟還可包括提供半導體基底；在所述半導體基底上形成非晶硅層；在所述非晶硅層上形成多晶硅層；對所述非晶硅層和多晶硅層執行離子注入操作；對離子注入后的所述非晶硅層執行重晶化操作。
作為本發明的第八和第九實施例，如圖10所示，在形成所述多晶硅層 120之前預先形成非晶硅層140,或者，如圖11所示，在形成具有減小的晶粒尺寸的所述多晶硅層220之前預先形成非晶硅層140,仍可使減少注入離子進入器件導電溝道成為可能，所述非晶硅層14O仍作為摻雜離子注入時的的阻擋層。所述非晶硅層140的形成方法可利用LPCVD或PECVD等傳統方法獲得，在此不再贅述。
需強調的是，未加說明的步驟均可采用傳統的方法獲得，且具體的工藝參數根據產品要求及工藝條件確定。盡管通過在此的實施例描述說明了本發明，和盡管已經足夠詳細地描述了實施例，申請人不希望以任何方式將權利要求書的范圍限制在這種細節上。對于本領域技術人員來說另外的優勢和改進是顯而易見的。因此，在較寬范圍的本發明不限于表示和描述的特定細節、表達的設備和方法和說明性例子。因此，可以偏離這些細節而不脫離申請人總的發明概念的精神和范圍。
權利要求
1.一種柵層形成方法，其特征在于，包括提供半導體基底；在所述半導體基底上形成多晶硅層；在所述多晶硅層上形成非晶硅層；對所述多晶硅層和非晶硅層執行離子注入操作；對離子注入后的所述非晶硅層執行重晶化操作。
2. 根據權利要求1所述的柵層形成方法，其特征在于利用結構控制工藝形成所述多晶硅層。
3. 根據權利要求2所述的柵層形成方法，其特征在于所述結構控制工藝包括降低沉積反應溫度、增加反應腔內壓力及增加反應氣體流量中的一種及其組合。
4. 根據權利要求1或2或3所述的柵層形成方法，其特征在于在形成所述多晶硅層之前，包含形成非晶硅層的步驟。
5. 根據權利要求1或2或3所述的柵層形成方法，其特征在于在形成所述多晶硅層操作與離子注入操作之間，包含形成間隔相接的非晶硅層和多晶硅層的步驟。
6. 根據權利要求1或5所述的柵層形成方法，其特征在于在形成所述多晶硅層之后，還包含形成非晶硅層的步驟。
7. 根據權利要求1所述的柵層形成方法，其特征在于所述重晶化操作的溫度范圍為750 ~ 850攝氏度。
8. 根據權利要求1所述的柵層形成方法，其特征在于所述重晶化操作持續的時間范圍為10~60分鐘。
9. 一種柵層形成方法，其特征在于，包括提供半導體基底；在所述半導體基底上形成非晶硅層；在所述非晶硅層上形成多晶硅層；對所述非晶硅層和多晶硅層執行離子注入操作；對離子注入后的所述非晶硅層執行重晶化操作。
10. 根據權利要求9所述的柵層形成方法，其特征在于利用結構控制工藝形成所述多晶硅層。
11. 根據權利要求10所述的柵層形成方法，其特征在于所述結構控制工藝包括降低沉積反應溫度、增加反應腔內壓力及增加反應氣體流量中的一種及其組合。
12. 根據權利要求9所述的柵層形成方法，其特征在于所述重晶化操作的溫度范圍為750 - 850攝氏度。
13. 根據權利要求9所述的柵層形成方法，其特征在于所述重晶化操作持續的時間范圍為10~60分鐘。
全文摘要
一種柵層形成方法，包括提供半導體基底；在所述半導體基底上形成多晶硅層；在所述多晶硅層上形成非晶硅層；對所述多晶硅層和非晶硅層執行離子注入操作；對離子注入后的所述非晶硅層執行重晶化操作。一種柵層形成方法，包括提供半導體基底；在所述半導體基底上形成非晶硅層；在所述非晶硅層上形成多晶硅層；對所述非晶硅層和多晶硅層執行離子注入操作；對離子注入后的所述非晶硅層執行重晶化操作。均可減少穿透效應的產生。
文檔編號H01L21/28GK101364536SQ20071004480
公開日2009年2月11日申請日期2007年8月9日優先權日2007年8月9日
發明者居建華申請人:中芯國際集成電路制造(上海)有限公司

完整全部詳細技術資料下載