專利名稱：通孔填充方法、通孔填充結構及通孔制作方法
技術領域：
本發明涉及封裝制程，尤其涉及封裝制程中的通孔填充方法、通孔填充結 構及通孔制作方法。
背景技術：
眾所周知，封裝技術其實就是一種將芯片打包的技術，這種打包對于芯 片來說是必須的。因為芯片必須與外界隔離，以防止由于空氣中的雜質對芯 片電路的腐蝕而造成電氣性能下降。另一方面，封裝后的芯片也更便于安裝 和運輸。由于封裝技術的好壞還直接影響到芯片自身性能的發揮和與之連接
的PCB (印制電路板)的設計和制造，因此它是至關重要的。封裝也可以說 是安裝半導體集成電路芯片用的外殼，它不僅起著安放、固定、密封、保護 芯片和增強導熱性能的作用，而且還是溝通芯片內部世界與外部電路的橋梁。 簡單來說，封裝就是將芯片上的接點通過導線連接到封裝外殼的引腳上，這 些引腳又通過印刷電路板上的導線與其他器件建立連接。因此，封裝技術是 集成電路產業中非常關鍵的一環。
目前，經過多年的發展，封裝技術經歷了從最初的針腳插入式實裝技術 到表面貼裝技術再到球柵陣列端子BGA (ball grid array)型封裝技術再到最 新的三維封裝技術(3D Package)。其中，三維封裝技術又可分為封裝疊層的 三維封裝、芯片疊層的三維封裝以及晶圓疊層的三維封裝三種類型。三維封 裝的優點在于可以提高互連線的密度，降低器件外形的總體高度。由于有可 能將不同類型的芯片層疊在一起，而又具有較高的互連線密度，因此三維封 裝技術具有很好的應用前景。在三維系統級封裝技術中，硅通孔(TSV,
Through-Silicon-Via)電極的連接路徑可以縮短至只有一個芯片的厚度，所以 能夠實現路徑最短和集成度最高的互連。通過硅通孔實現互連的系統級集成 方案，能夠在減少芯片面積的同時緩解互連延遲問題。如果用垂直方向的短 互連線來代替二維結構中大量的長互連線，就能夠使邏輯電路的性能大大提 高。例如，通過將關鍵路徑上的邏輯門放置在多個有源層上，就能夠將它們 非常緊密地排布起來。也可以將電壓和/或性能要求不同的電路放置在不同的 層上。
基于硅通孔制造技術的三維封裝的關鍵工藝包括高深寬比(>5:1 )的硅 通孔鉆蝕，硅通孔絕緣介質及導電材料填充，晶圓的減薄，芯片到芯片、芯 片到晶圓或晶圓到晶圓之間的精確對準，低溫的粘結性鍵合方法等。目前硅 通孔鉆蝕通常采用的是深層反應離子蝕刻(DRIE, Deep Reactive Ion Etch),當 前的深層反應離子蝕刻系統己經足以蝕刻深寬比超過50的深槽硅結構。在例 如申請號為00119596.4的中國專利申請中還能發現更多與深層反應離子蝕刻 相關的信息。
然而，正是由于蝕刻深寬比超過50，也給后續的硅通孔導電材料的填充 工藝帶來了挑戰。目前，對于硅通孔的導電材料的填充通常在已形成硅通孔 的襯底表面形成光刻膠，通過對光刻膠曝光顯影，來形成光刻膠開口，然后 在光刻膠開口處對于硅通孔進行填充。由于光刻膠一般都是液態的，在已形 成硅通孔的襯底表面形成光刻膠的過程中，將光刻膠填充入深寬比較高的深 孔比較困難，并且在之后的對于光刻膠的曝光過程中，要對于深孔的光刻膠 曝光就需要更多的曝光能量，并且往往曝光精度也會受到影響。
發明內容
本發明提供一種通孔填充方法、通孔填充結構以及通孔制作方法，解決 現有技術通孔填充工藝中光刻膠填入困難，并且曝光能量消耗較大的問題。 為解決上述問題，本發明提供了一種通孔填充方法，包括，提供表面具
有通孔的襯底，在所述襯底上形成干膜，對于所述干膜曝光、顯影形成干膜 開口，在所述干膜開口處對于所述通孔進行填充。
本發明還提供了一種通孔填充結構，包括，表面具有通孔的襯底以及所 述襯底表面的干膜。
本發明還提供了一種通孔制作方法，包括通孔填充，其中所述通孔填充 包括，提供表面具有通孔的襯底，在所述襯底上形成干膜，對于所述干膜曝 光、顯影形成干膜開口，在所述干膜開口處對于所述通孔進行填充。
可選的，所述干膜的厚度為10至120um。
可選的，所述干膜在真空和低壓的環境下在晶片表面形成，所述低壓為
小于大氣壓，所述低壓為小于200毫托。
可選的，對于所述通孔進行填充采用電鍍的方法。 可選的，所述填充材料為銅。
與現有技術相比，上述方案具有以下優點上述方案通孔填充方法、通 孔填充結構及通孔制作方法通過將干膜作為光阻層材料，避免了現有技術采 用液體狀光刻膠填入深孔困難的問題，并且在對于干膜曝光時，也減少了曝 光的能量，因而通孔填充的效率得到了提高。
圖1是本發明實施例通孔填充方法流程圖； 圖2至圖8是本發明實施例通孔填充方法示意圖； 圖9是本發明實施例通孔制作方法流程圖。
具體實施例方式
本發明通孔填充方法、通孔填充結構及通孔制作方法是在通孔填充工藝 中形成光阻層的時候選用干膜作為光阻層，并且在真空、低壓的環境下形成 干膜。
本發明通孔填充方法、通孔填充結構及通孔制作方法通過較佳的實施例 來進行詳細說明，以使得通孔填充方法及通孔制作方法的描述更加清楚。
參照圖l所示，本發明實施例通孔填充方法包括如下步驟，
步驟sl,提供表面具有通孔的襯底；
步驟s2,在所述襯底表面依次形成連接層和籽晶層；
步驟s3,在所述襯底表面形成干膜；
步驟s4,對于所述干膜曝光顯影，形成干膜開口；
步驟s5,在所述干膜開口處對于所述通孔填充導電材料；
步驟s6，去除干膜和連接層及籽晶層。
結合圖1和圖2所示，提供表面具有通孔的襯底10。所述襯底一般為硅 襯底。所述通孔就是使用例如深層反應離子蝕刻的方法形成的高深寬比通孔， 即通孔的深度與寬度的比值大于5的通孔。所述深層反應離子蝕刻采用的是 高密度等離子體，目前誘導式電感耦合等離子(ICP, Inductively Coupled Plasma)蝕刻系統因為可提供高密度等離子及操作上的穩定性，已經成為了深 層反應離子蝕刻的較佳選擇。
并且，所述通孔的側壁上還形成有絕緣介質側壁層lla。由于硅襯底本身 也是導電的，所以在通孔內填充導電材料之前需要先形成絕緣介質側壁層lla 以防止在通孔側壁方向形成電流通路。所述絕緣介質側壁層lla的厚度為1000 至4000埃，例如1000埃、1200埃、1400埃、1600埃、1800埃、2000埃、 2200埃、2400埃、2600埃、2800埃、3000埃、3200埃、3400埃、3600埃、 3800埃、4000埃。所述絕緣介質側壁層lla可以為Si02、 SiON、 S^N4中的 任何一種，其中較優選的為Si02。
結合圖1和圖3所示，在所述襯底表面依次形成連接層12和籽晶層13。 所述連接層12的作用是使得通孔的填充導電材料能夠與襯底10保持良好的
翁接。所述連接層11的厚度為100至1000埃，例如100埃、120埃、140埃、
160埃、180埃、200埃、220埃、240埃、260埃、280埃、300埃、320埃、
340埃、360埃、380埃、400埃、420埃、440埃、460埃、480埃、500埃、
520埃、540埃、560埃、580埃、600埃、620埃、640埃、660埃、680埃、
700埃、720埃、740埃、760埃、780埃、800埃、820埃、840埃、860埃、
880埃、900埃、920埃、940埃、960埃、980埃、1000埃。所述連接層11釆用蒸發或濺射的方法形成，其中較優的方法為濺射。所述連接層11為Ti 或TiN，其中較優選的為Ti。 Ti和氧化物，例如Si02有良好的粘連性，因此 能夠使得填充的導電材料與通孔保持良好的連接，并且，Ti還能夠與硅反應 形成低阻的TiSix,減小通孔電阻。本實施例中，在連接層11上還會形成一層 籽晶層13,所述籽晶層13的作用是為了保證后續填充導電材料填充入通孔的 成功率。所述籽晶層13的厚度為1000至4000埃。例如1200埃、1400埃、 1600埃、1800埃、2000埃、2200埃、2400埃、2600埃、2800埃、3000埃、 3200埃、3400埃、3600埃、3800埃、4000埃。所述籽晶層13的材料與填充 導電材料相同。所述籽晶層13釆用電鍍的方法形成。
結合圖1和圖4所示，在所述襯底表面形成干膜14。如前所述，液態的 光刻膠在填充入高深寬比的通孔中比較困難，并且后續的曝光工藝要使得深 孔中的光刻膠也被曝光到所耗費的曝光能量也很大，因此固態的干膜就成為 了一個較好的選擇。在襯底10表面形成干膜14通常都是在大氣壓下釆用滾 輪直接將干膜14在襯底IO表面壓平即可，但是這樣通常都會在干膜14和襯 底10的接觸面上產生氣泡，影響后續工藝。本實施例中形成干膜14是使用 真空低壓貼膜的方法，即在真空、低壓的環境下形成干膜14。所述低壓為小 于大氣壓，更進一步所述低壓小于200毫托(mt),例如10mt、 40mt、 50mt、 100mt、 120mt、 140mt、 160mt、 180mt。在所述干膜14貼于襯底10表面后， 由于深孔內的氣壓比大氣壓小，因而在大氣壓下，干膜14就-故緊緊地壓在了
襯底10表面。并且由于干膜14是在真空的環境下貼于襯底IO表面，也避免
了干膜14和襯底10的接觸面上產生氣泡的情況。所述干膜14的厚度為10 至120um,例如10um、 12.5um、 20um、 25um、 30um、 35um、 40um、 45um、 50um、 55um、 60um、 65um、 70um、 75um、 80um、 85um、 90um、 95um、 100um、 105um、 110um、 115um、 120um,其中車交優選的為12.5um。
通過所述步驟，就形成本發明實施例的通孔填充結構，包括表面具有通 孔的襯底10,通孔側壁上的絕緣介質側壁層lla,襯底IO表面的連接層12, 連接層12上的籽晶層13以及籽晶層13上的干膜14。
結合圖1和圖5所示，對于所述干膜14曝光、顯影，以形成干膜開口。 首先通過掩膜圖形定義出開口的形狀和大小，然后對于干膜14進行曝光，常 采用的光源有例如高壓汞燈、等離子束等，經過曝光后，被曝光區域的干膜 即開口處的干膜溶化，最后再用顯影劑洗去干膜，就能在干膜14上形成開口 了。
結合圖1和圖6所示，在所述干膜開口處對于所述通孔填充導電材料15。 所述對于通孔的填充通常都要使得填充導電材料的水平面高出通孔平面3至 10um, 例如3um、 3.5um、 4um、 4.5um、 5um、 5.5um、 6um、 6.5um、 7um、 7.5um、 8um、 8.5um、 9um、 9.5um、 10um。所述通孔的填充材料為銅等導電 材料，而銅因為電阻率較低作為優選的導電材料。所述對于通孔進行填充采 用電鍍的方法。以電鍍銅的方法舉例如下將所述具有通孔的襯底浸泡于含 銅離子的電鍍液中，將襯底接于陰極，將電鍍液接于陽極，然后在陰極和陽 極之間通電，通過電場作用使得電鍍液中的銅離子沉積到干膜開口處的通孔 中形成銅插塞。
結合圖1和圖7所示，去除干膜14。在完成了對于通孔的填充之后，就 需要去除干膜14。去除干膜14所用的方法一般是采用干法工藝或濕法工藝或 干法和濕法工藝相結合的工藝。干法工藝是在高溫下通入氧氣與干膜發生反
應分解光刻膠。而濕法工藝是采用化學試劑洗去光刻膠。本發明實施例采用 的方法是使用復合有機溶劑來去除干膜14的濕法工藝。
結合圖1和圖8所示，在去除了干膜14之后，還需要去除襯底10表面
除導電材料15覆蓋區域以外的籽晶層13和連接層11。去除籽晶層13和連接 層11的方法是采用濕法蝕刻的方法，通過對于襯底10噴灑酸液或將襯底10 浸泡于酸液中的方法來去除籽晶層13和連接層11。
參照圖9所示，本發明實施例通孔制作方法包括下列步驟，
步驟s10,提供襯底；
步驟sll,在所述襯底表面形成通孔；
步驟s12,在所述襯底表面依次形成連接層和籽晶層；
步驟sl3,在所述襯底表面形成干膜；
步驟s14,對于所述干膜曝光、顯影，形成干膜開口；
步驟sl5,在所述干膜開口處對于所述通孔填充導電材料;
步驟s16,去除干膜和連接層及籽晶層。
參照圖9所示，所述襯底通常在其上都已經形成了功能器件。如前所述 的，在三維系統級封裝技術中，硅通孔電極的連接路徑可以縮短至只有一個 芯片的厚度，所以能夠實現路徑最短和集成度最高的互連。因此所述的硅通 孔都是在芯片背面的硅襯底中形成的。
結合圖9和圖2所示，在所述襯底IO表面形成通孔。所述通孔一般都為 高深寬比的通孔，即通孔的深度與寬度的比值大于5的通孔。形成所述高深 寬比通孔通常采用的是深層反應離子蝕刻或激光鉆孔，其中較優化的是深層 反應離子蝕刻。所述深層反應離子蝕刻采用的是高密度等離子體，目前誘導 式電感耦合等離子蝕刻系統因為可提供高密度等離子及操作上的穩定性，已 經成為了深層反應離子蝕刻的較佳選擇。
并且，所述通孔的側壁上還形成有絕緣介質側壁層lla。由于硅襯底本身
也是導電的，所以在通孔內填充導電材料之前需要先形成絕緣介質側壁層lla 以防止在通孔側壁方向形成電流通路。所述絕緣介質側壁層lla的厚度為1000 至4000埃，例如1000埃、1200埃、1400埃、1600埃、1800埃、2000埃、 2200埃、2400埃、2600埃、2800埃、3000埃、3200埃、3400埃、3600埃、 3800埃、4000埃。所述絕緣介質側壁層lla可以為Si02、 SiON、 SisN4中的 任何一種，其中較優選的為Si02。
結合圖9和圖3所示，在所述襯底表面依次形成連接層12和籽晶層13。 所述連接層12的作用是使得通孔的填充導電材料能夠與襯底10保持良好的 黏接。所述連接層11的厚度為100至1000埃，例如100埃、120埃、140埃、
160埃、180埃、200埃、220埃、240埃、260埃、280埃、300埃、320埃、
340埃、360埃、380埃、400埃、420埃、440埃、460埃、480埃、500埃、
520埃、540埃、560埃、580埃、600埃、620埃、640埃、660埃、680埃、
700埃、720埃、740埃、760埃、780埃、800埃、820埃、840埃、860埃、
880埃、900埃、920埃、940埃、960埃、980埃、1000埃。所述連接層11采用蒸發或濺射的方法形成，其中較優的方法為濺射。所述連接層11為Ti 或TiN，其中較優選的為Ti。 Ti和氧化物，例如Si02有良好的粘連性，因此 能夠使得填充的導電材料與通孔保持良好的連接，并且，Ti還能夠與硅反應 形成低阻的TiSix，減小通孔電阻。本實施例中，在連接層11上還會形成一層 籽晶層13，所述籽晶層13的作用是為了保證后續填充導電材料填充入通孔的 成功率。所述籽晶層13的厚度為1000至4000埃。例如1200埃、1400埃、 1600埃、1800埃、2000埃、2200埃、2400埃、2600埃、2800埃、3000埃、 3200埃、3400埃、3600埃、3800埃、4000埃。所述籽晶層13的材料與填充 導電材料相同。所述籽晶層13采用電鍍的方法形成。
結合圖9和圖4所示，在所述襯底表面形成干膜14。如前所述，液態的
光刻膠在填充入高深寬比的通孔中比較困難，并且后續的曝光工藝要使得深 孔中的光刻膠也被曝光到所耗費的曝光能量也很大，因此固態的干膜就成為 了一個較好的選擇。在襯底IO表面形成干膜14通常都是在大氣壓下采用滾
輪直接將干膜14在襯底10表面壓平即可，但是這樣通常都會在干膜14和襯 底10的接觸面上產生氣泡，影響后續工藝。本實施例中形成干膜14是使用 真空低壓貼膜的方法，即在真空、低壓的環境下形成干膜14。所述低壓為小 于大氣壓，更進一步所述低壓小于200毫托(mt),例如10mt、 40mt、 50mt、 100mt、 120mt、 140mt、 160mt、 180mt。在所述干膜14貼于襯底10表面后， 由于深孔內的氣壓比大氣壓小，因而在大氣壓下，干膜14就被緊緊地壓在了 村底10表面。并且由于干膜14是在真空的環境下貼于襯底IO表面，也避免 了干膜14和襯底10的接觸面上產生氣泡的情況。所述干膜14的厚度為10 至120um,例如10um、 12.5um、 20um、 25um、 30um、 35um、 40um、 45um、 50um、 55um、 60um、 65um、 70um、 75um、 80um、 85um、 90um、 95um、 100um、 105um、 110um、 115um、 120um,其中較優選的為12.5um。
結合圖9和圖5所示，對于所述干膜14曝光、顯影，形成干膜開口。首 先通過掩膜圖形定義出開口的形狀和大小，然后對于干膜14進行曝光，常采 用的光源有例如高壓汞燈、等離子束等，經過曝光后，被曝光區域的干膜即 開口處的干膜溶化，最后再用顯影劑洗去干膜，就能在干膜14上形成開口了。
結合圖9和圖6所示，在所述干膜開口處對于所述通孔填充導電材料15。 所述對于通孔的填充通常都要使得填充導電材料的水平面高出通孔平面3至 10um, 例如3um、 3.5um、 4um、 4.5um、 5um、 5.5um、 6um、 6.5um、 7um、 7.5um、 8um、 8.5um、 9um、 9.5um、 10um。所述通孔的填充材料為銅等導電 材料，而銅因為電阻率較低作為優選的導電材料。所述對于通孔進行填充采 用電鍍的方法。以電鍍銅的方法舉例如下將所述具有通孔的襯底浸泡于含 銅離子的電鍍液中，將村底接于陰極，將電鍍液接于陽極，然后在陰極和陽
極之間通電，通過電場作用使得電鍍液中的銅離子沉積到干膜開口處的通孔 中形成銅插塞。
結合圖9和圖7所示，去除干膜14。在完成了對于通孔的填充之后，就 需要去除干膜14。去除干膜14所用的方法一般是釆用千法工藝或濕法工藝或 干法和濕法工藝相結合的工藝。干法工藝是在高溫下通入氧氣與干膜發生反 應分解光刻膠。而濕法工藝是采用化學試劑洗去光刻膠。本發明實施例采用 的方法是使用復合有機溶劑來去除干膜14的濕法工藝。
結合圖9和圖8所示，在去除了干膜14之后，還需要去除襯底10表面 除導電材料15覆蓋區域以外的籽晶層13和連接層11。去除籽晶層13和連接 層11的方法是采用濕法蝕刻的方法，通過對于襯底10噴灑酸液或將襯底10 浸泡于酸液中的方法來去除籽晶層13和連接層11。
綜上所述，上述方案通孔填充方法、通孔填充結構及通孔制作方法是在 通孔填充工藝形成光阻層的時候選用干膜作為光阻層，并且在真空、低壓的 環境下形成干膜，從而解決了現有技術使用液態光刻膠形成光阻層時，在深 孔中填入光刻膠困難，容易產生氣泡，并且曝光消耗的能量較高的問題，從 而提高了通孔填充的效率。
雖然本發明己以較佳實施例披露如上，但本發明并非限定于此。任何本 領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改， 因此本發明的保護范圍應當以權利要求所限定的范圍為準。
權利要求
1.一種通孔填充方法，其特征在于，包括，提供表面具有通孔的襯底，在所述襯底表面形成干膜，對于所述干膜曝光、顯影形成干膜開口，在所述干膜開口處對于所述通孔進行填充。
2. 如權利要求1所述的通孔填充方法，其特征在于，所述干膜的厚度為10 至120亂
3. 如權利要求1所述的通孔填充方法，其特征在于，所述干膜在真空和低壓 的環境下在襯底表面形成。
4. 如權利要求3所述的通孔填充方法，其特征在于，所述低壓為小于大氣壓。
5. 如權利要求4所述的通孔填充方法，其特征在于，所述低壓為小于200毫托。
6. 如權利要求1所述的通孔填充方法，其特征在于，在形成干膜之前，在所 述襯底表面還依次形成連接層和籽晶層。
7. 如權利要求6所述的通孔填充方法，其特征在于，所述連接層為Ti或TiN。
8. 如權利要求6所述的通孔填充方法，其特征在于，所述籽晶層采用電鍍的 方法形成。
9. 如權利要求1所述的通孔填充方法，其特征在于，對于所述通孔進行填充 采用電鍍的方法。
10. 如權利要求9所述的通孔填充方法，其特征在于，所述填充材料為銅。
11. 一種通孔填充結構，其特征在于，包括，表面具有通孔的襯底以及所述襯 底表面的干膜。
12. 如權利要求11所述的通孔填充結構，其特征在于，所述干膜的厚度為10 至120um。
13. 如權利要求11所述的通孔填充結構，其特征在于，所述干膜使用真空低 壓貼膜的方法形成。
14. 如權利要求13所述的通孔填充結構，其特征在于，所述低壓為小于大氣 壓。
15. 如權利要求14所述的通孔填充結構，其特征在于，所述低壓為小于200 毫托。
16. 如權利要求11所述的通孔填充結構，其特征在于，在所述襯底和干膜之 間還依次形成有連接層和籽晶層。
17. —種通孔制作方法，包括通孔填充，其特征在于，所述通孔填充包括，提 供表面具有通孔的襯底，在所述襯底表面形成干膜，對于所述干膜曝光、顯 影形成干膜開口 ，在所述干膜開口處對于所述通孔進行填充。
18. 如權利要求17所述的通孔制作方法，其特征在于，所述干膜的厚度為10 至120亂
19. 如權利要求17所述的通孔制作方法，其特征在于，所述干膜在真空和低 壓的環境下在襯底表面形成。
20. 如權利要求19所述的通孔制作方法，其特征在于，所述低壓為小于大氣 壓。
21. 如權利要求20所述的通孔制作方法，其特征在于，所述低壓為小于200 毫托。
22. 如權利要求17所述的通孔制作方法，其特征在于，在形成干膜之前，所 述襯底表面還依次形成連接層和籽晶層。
23. 如權利要求22所述的通孔制作方法，其特征在于，所述連接層為Ti或TiN。
24. 如權利要求22所述的通孔制作方法，其特征在于，所述籽晶層采用電鍍 的方法形成。
25. 如權利要求17所述的通孔制作方法，其特征在于，對于所述通孔進行填 充采用電鍍的方法。
26. 如權利要求25所述的通孔制作方法，其特征在于，所述填充材料為銅。
全文摘要
本發明公開了一種通孔填充方法，包括，提供表面具有通孔的襯底，在所述襯底表面形成干膜，對所述干膜曝光、顯影形成干膜開口，在所述干膜開口處對所述通孔進行填充。本發明還公開了一種通孔填充結構以及通孔制作方法。本發明通孔填充方法、通孔填充結構及通孔制作方法由于解決了現有技術光刻膠填入高深寬比的通孔困難以及曝光能量消耗較大的問題，從而通孔填充的效率得到了提高。
文檔編號H01L21/31GK101359618SQ20071004463
公開日2009年2月4日 申請日期2007年8月5日 優先權日2007年8月5日
發明者毛劍宏, 王孝遠, 靳永剛 申請人:中芯國際集成電路制造(上海)有限公司