專利名稱：介質層的形成方法及雙鑲嵌結構的制造方法
技術領域：
本發明涉及半導體制造技術領域，特別涉及一種介質層的形成方法 及雙鑲嵌結構的制造方法。
背景技術：
隨著半導體集成電路制造技術的日益進步，集成度越來越高，線寬
越做越小，為降低后段互連結構的電阻電容延遲(RC Delay)，引入銅 雙鑲嵌結構的制造工藝來形成后段的互連結構。專利號為US 7030031 B2 的美國專利公開了 一種雙鑲嵌結構的制造工藝。
圖1至圖3為所述的美國專利公開的雙鑲嵌結構的制造工藝的各步驟 相應的結構的剖面示意圖。
如圖l所示，提供半導體基底ll,在所述半導體基底ll中具有導電層 10，所述導電層10的材質可以為銅；
在所述半導體基底ll上形成介質層(又稱為覆蓋層，Cap Layer) l2 和中間介電層13，其中所述介質層12可以是氮化硅，所述中間介電層13 為低介電常數材料；
可選的，在所述中間介質層13上可形成覆蓋層14;
通過圖形化方法在所述中間介電層13中形成連接孔15,并在所述連 接孔15中和中間節電層13 (或覆蓋層14)上平坦化層16;
在所述平坦化層16上形成光刻膠層19,并在所述光刻膠層19中形成 溝槽圖案20;
如圖2所示，通過刻蝕將所述溝槽圖案20轉移到所述中間介電層13 中，形成溝槽24;
并去除所述光刻膠層19和平坦化層16;
如圖3所示，在所述溝槽24和連接孔15中填充金屬材料，形成互連線 25和連接插塞26。
所述的雙鑲嵌結構的制造方法中， 一般通過化學氣相沉積的方法形 成介質層12;在形成介質層12時，首先用氨氣等離子體對所述導電層IO進行表面預處理，去除所述導電層10表面的氧化物，例如若導電層10材
質為銅，通過表面預處理去除氧化銅；接著在導電層10上和半導體基底 11的表面的其它部分通過沉積形成介質層12;
然而，所述的方法形成的介質層12后，會在導電層10上方相應位置 的介質層12表面產生突起缺陷，如圖4所示的突起12a，使介質層12表面 平坦化程度降低；由于介質層12作為連接孔15的刻蝕停止層，突起12a會 影響對形成連接孔15的刻蝕終止信號的檢測，在沒有突起的位置的造成 連接孔的刻蝕不足，易形成斷路。
發明內容
本發明提供一種介質層的形成方法及雙鑲嵌結構的制造方法，該方 法在形成介質層時不會產生突起缺陷。
本發明提供的一種介質層的形成方法，包括
提供具有金屬層的半導體基底；
用無氮的還原性氣體的等離子體對所述金屬層進行表面預處理； 在所述半導體基底上沉積介質層。 可選的，所述表面預處理的步驟如下 將所述半導體基底置于工藝腔中；
向所述工藝腔中通入無氮的還原性氣體，該還原性氣體在激勵源的 激勵下電離，產生等離子體；
在等離子體和半導體基底之間施加偏壓，使等離子體向半導體基底 表面移動，轟擊所述金屬層表面。
可選的，所述激勵源為微波源或射頻源。
可選的，所述激勵源為射頻源，該射頻源的功率為500至700W。
可選的，所述還原性氣體為氫氣或一氧化碳。
可選的，所述還原性氣體為氫氣和氦氣的混合氣體。
可選的，所述混合氣體的流量為50至200sccm。
可選的，對所述金屬層進行表面預處理的工藝和在所述半導體基底上沉積介質層的工藝可原位進行或在不同的工藝腔中分別進行。 可選的，所述介質層為氮化硅或碳化硅或氮碳硅化合物。 本發明還提供一種雙鑲嵌結構的制造方法，包括
提供具有金屬層的半導體基底；
用無氮的還原性氣體的等離子體對所述金屬層進行表面預處理；
在所述半導體基底上沉積介質層；
在所述介質層上形成中間介電層；
在所述中間介電層中形成開口，其中，至少一開口底部露出所述金 屬導線層表面；
在所述開口中填充金屬材料。 可選的，所述表面預處理的步驟如下 將所述半導體基底置于工藝腔中；
向所述工藝腔中通入無氮的還原性氣體，該還原性氣體在激勵源的 激勵下電離，產生等離子體；
在等離子體和半導體基底之間施加偏壓，使等離子體向半導體基底 表面移動，轟擊所述金屬層表面。
可選的，所述激勵源為纟效波源或射頻源。
可選的，所述激勵源為射頻源，該射頻源的功率為500至700W。
可選的，所述還原性氣體為氫氣或一氧化碳。
可選的，所述還原性氣體為氫氣和氦氣的混合氣體。
可選的，對所述金屬層進行表面預處理的工藝和在所述半導體基底
可選的，所述介質層為氮化硅或碳化硅或氮碳硅化合物。 可選的，所述中間介電層為低介電常數材料。 與現有技術相比，本發明具有以下優點
在具有金屬層的半導體基底上沉積介質層之前，用無氮的還原性氣 體對所述金屬層表面進行預處理，避免了氮和金屬層中的材料產生化學
反應，從而避免了在介質層表面形成突起的缺陷，有助于形成表面平坦
化程度較高的介質層；減少了或消除了對后續工藝的影響；
當該介質層為雙鑲嵌結構中的刻蝕停止層時，由于介質層較為平坦 化，可消除或降低對刻蝕終點檢測的影響；
當該介質層作為絕緣材料時，由于較為平坦化，厚度一致性較好， 從而穩定性也較高，有助于提高形成的產品的穩定性。
圖1至3為現有技術中的一種雙鑲嵌結構的制造工藝的各步驟相應 的結構的剖面示意圖4為現有的雙鑲嵌結構的制造工藝在覆蓋層表面產生突起缺陷的 剖面示意圖5為本發明的介質層的制造方法的實施例的流程構的剖面示意圖9至圖14為本發明的雙鑲嵌結構的制造方法的各步驟相應的結 構的剖面示意圖。
具體實施例方式
下面結合附圖對本發明的具體實施方式
做詳細的說明。 在金屬層(例如銅)上形成介質層時，需要先去除金屬層表面的氧 化層，現有的一種方法中采用氨氣等離子體預處理的方法來去除所述氧 化層，所述氨氣等離子體中的氫與氧化銅發生還原反應，將氧化銅還原 為銅，而氨氣中的氮氣卻沿著銅的晶粒間隙滲入到銅金屬層中，并和銅 發生反應生成銅和氮的化合物，該化合物在沉積介質層時的高溫的作用 下，會沿銅晶粒間隙向外生長，并延伸至導電層表面之上的介質層中， 使得介質層表面形成突起的缺陷。
本發明提供一種形成介質層的方法。
圖5為本發明的介質層的形成方法的實施例的流程圖。
如圖5所示，步驟S100,提供具有金屬層的半導體基底；
如圖6所示的剖面示意圖，提供半導體基底100,在所述半導體基 底100中具有半導體器件(未示出)，例如金屬氧化物半導體晶體管； 在所述半導體基底100中還具有金屬層102,所述金屬層102表面被露 出；所述金屬層102的材質為銅。
如圖5所示，步驟S110,用還原性氣體的等離子體對所述金屬層進 行表面預處理；
由于金屬層102暴露在空氣中，會在表面生成氧化物，例如氧化銅； 在該半導體基底IOO上形成介質層之前，需要先將該金屬層102表面的 氧化銅去除；
在其中的一個實施例中，將所述半導體基底IOO置于工藝腔中；向 所述工藝腔中通入無氮的還原性氣體，該還原性氣體在激勵源的激勵下 電離，產生等離子體；在等離子體和半導體基底IOO之間施加偏壓，使 等離子體向半導體基底IOO表面移動，并轟擊所述金屬層102表面，如 圖7所示的剖面示意圖中的等離子體a;
所述還原性氣體的等離子體與所述金屬層102表面的氧化物發生還 原反應，將所述氧化物還原為銅；
所述激勵源可以為微波源或射頻源；
所述還原性氣體為氬氣或一氧化碳或氬氣和氦氣的混合氣體； 在其中的一個實施例中，所述激勵源為射頻源，所述射頻源的功率 為500至700W;所述還原性氣體為氫氣和氦氣的混合氣體，其中，氫 氣的體積百分比為5%,氦氣的體積百分比為95%,該混合氣體的流量 為50至200sccm;等離子體預處理的時間為30至60s;
通過氳氣和氦氣的混合氣體的等離子體的表面預處理，去除了金屬 層102表面的氧化物，此外，由于產生所述等離子體的氣體無氮氣，消 除了產生突起缺陷的根源，因而不會在后續沉積介質層后產生突起缺 陷；
此外，所述等離子體也會轟擊所述半導體基底IOO的其它區域的表 面，可去除半導體基底IOO表面的污染物，并增強后續形成的介質層和
半導體基底100表面的粘附性。
如圖5所示的流程圖，步驟S120,在所述半導體基底上沉積介質
層；
如圖8所示的剖面示意圖，在所述半導體基底100上沉積介質層
104;
所述介質層104可以是碳化硅、氧化硅、氮化硅、碳氮氧化合物 (SiOC)、氮碳^法化合物(NDC)中的一種或其組合；沉積所述介質層 104的方法為物理氣相沉積、等離子體輔助化學氣相沉積、高密度等離 子體化學氣相沉積、原子層沉積中的一種；
沉積所述介質層104的反應氣體包括三甲基曱硅烷基(TMS)、氨 氣、硅烷、TEOS、臭氧、二氯二氫硅、氧化二氮、氮氣、氧氣中的一 種或其組合；
以所述介質層104為氮碳硅化合物(NDC )為例，當所述半導體基 底100完成等離子體表面預處理后，將半導體基底100置于沉積工藝腔 中，向工藝腔中通入生成NDC的反應氣體，例如氨氣和TMS，同時調 節射頻源能量和腔室溫度，使得反應氣體的化學鍵打破并重新組合成 NDC,附著在半導體基底100表面；
所述TMS的流量可以為300至400sccm，所述氨氣的流量可以為 600至800sccm，反應室溫度可以為100至1000°C ，壓力為2至8托， 在其中的一個實施例中，溫度為350°C，壓力為3.7托，射頻源功率為 400至1500W,反應時間約為10至30秒；
其中，對所述金屬層102進行表面預處理的工藝和在所述半導體基 底IOO上沉積介質層104的工藝可以在不同的工藝腔中分別進行，也可 以在同 一工藝腔中原位進行。
在具有金屬層102的半導體基底100上沉積介質層104之前，用無 氮還原性氣體的等離子體對所述金屬層102表面進行預處理，避免了氮 和金屬層102中的金屬材料(例如銅)發生化學反應，從而避免了在介 質層104表面形成突起的缺陷，有助于形成表面平坦化程度較高的介質 層104;減少了或消除了對后續工藝的影響； 例如，當該介質層104為刻蝕停止層時，由于介質層104較為平坦 化，可降低對刻蝕終點檢測的影響；當該介質層作為絕緣材料時，由于 較為平坦化，厚度一致性較好，從而穩定性也較高，有助于提高形成的 產品的穩定性。
本發明還提供一種雙鑲嵌結構的制造方法。
圖9至圖14為本發明的雙鑲嵌結構的制造方法的實施例的各步驟 相應的結構的剖面示意如圖9所示，提供半導體基底200,在所述半導體基底200中具有 半導體器件(未示出)，例如金屬氧化物半導體晶體管；在所述半導體 基底200中還具有銅金屬層202,所述銅金屬層202表面被露出。
由于銅金屬層202暴露在空氣中，會由于自然氧化在表面生成氧化 銅；在該半導體基底200上形成介質層之前，需要先將該銅金屬層202 表面的氧化銅去除；
在其中的一個實施例中，將半導體基底200置于工藝腔中；向所述 工藝腔中通入無氮的還原性氣體，該還原性氣體在激勵源的激勵下電 離，產生等離子體；在等離子體和半導體基底200之間施加偏壓，使等 離子體向半導體基底200表面移動，并轟擊所述銅金屬層202表面，如 圖10所示的剖面示意圖中所示的等離子體a;
所述還原性氣體的等離子體與所述銅金屬層202表面的氧化物發生 還原反應，將所述氧化物還原為銅；
所述激勵源可以為微波源或射頻源；
所述還原性氣體為氬氣或一氧化碳或氫氣和氦氣的混合氣體； 在其中的一個實施例中，所述激勵源為射頻源，所述射頻源的功率 為500至700W;所述還原性氣體為氫氣和氦氣的混合氣體，其中，氫 氣的體積百分比為5%,氦氣的體積百分比為95%,該混合氣體的流量 為50至200sccm;等離子體預處理的時間為30至60s;
通過氫氣和氦氣的混合氣體的等離子體的表面預處理，去除銅金屬 層202表面的氧化物，此外，由于產生所述等離子體的氣體無氮氣，消
除了產生突起缺陷的根源，因而不會在后續沉積介質層后產生突起缺
陷；
此外，所述等離子體也會轟擊所述半導體基底200表面的其它區域， 可去除半導體基底200表面的污染物，并增強后續形成的介質層和半導 體基底200表面的粘附性。
如圖ll所示的剖面示意圖，在所述半導體基底200上沉積介質層 204;該介質層204作為后續形成連接孔的刻蝕停止層；介質層204的 厚度為300至800A;
所述介質層204可以是碳化硅、氧化硅、氮化硅、碳氮氧化合物 (SiOC)、氮碳硅化合物(NDC)中的一種或其組合；沉積所述介質層 204的方法為物理氣相沉積、等離子體輔助化學氣相沉積、高密度等離 子體化學氣相沉積、原子層沉積中的一種；
沉積所述介質層204的反應氣體包括三甲基曱硅烷基(TMS)、氨 氣、硅烷、TEOS、臭氧、二氯二氫硅、氧化二氮、氮氣、氧氣中的一 種或其組合；
以所述介質層204為氮碳硅化合物(NDC )為例，當所述半導體基 底200完成等離子體表面預處理后，將半導體基底200置于沉積工藝腔 中，向工藝腔中通入生成NDC的反應氣體，例如氨氣和TMS,同時調 節射頻源能量和腔室溫度，使得反應氣體的化學鍵打破并重新組合，形 成NDC,并附著在半導體基底200表面；
所述TMS的流量可以為300至400sccm,所述氨氣的可以流量為 600至800sccm,反應室溫度可以為100至IOO(TC,壓力為2至8托； 在其中的一個實施例中，溫度為350°C，壓力為3.7托，射頻源功率為 400至1500W,反應時間約為10至30秒；
其中，對所述金屬層202進行表面預處理的工藝和在所述半導體基 底200上沉積介質層204的工藝可以在不同的工藝腔中分別進行，也可 以在同一工藝腔中原位進行。
在具有金屬層202的半導體基底200上沉積介質層204之前，用無 氮還原性氣體的等離子體對所述銅金屬層202表面進行預處理，避免了
氮和銅金屬層202中的銅發生化學反應，從而避免了在介質層204表面 形成突起的缺陷，有助于形成表面平坦化程度較高的介質層204;減少 了或消除了后續工藝中刻蝕開口時對刻蝕終點檢測的影響；
如圖12所示，在所述介質層204上形成中間介電層206,所述中間 介電層206為低介電常數材料，例如為黑鉆石(BlackDiamond)、氟硅 玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃中的一種或其組合。形成中間 介電層206的方法為物理氣相沉積或化學氣相沉積。
如圖13所示，在所述中間介電層206中形成連接孔210和溝槽208, 其中，所述連接孔210的底部露出所述金屬層202的表面；
如圖14所示，在所述連接孔210和溝槽208中填充金屬材料，例 如銅，形成銅互連線208a和連4妄插塞210a。
本發明雖然以較佳實施例公開如上，但其并不是用來限定本發明， 任何本領域技術人員在不脫離本發明的精神和范圍內，都可以做出可能 的變動和修改，因此本發明的保護范圍應當以本發明權利要求所界定的 范圍為準。
權利要求
1、一種介質層的形成方法，其特征在于，包括提供具有金屬層的半導體基底；用無氮的還原性氣體的等離子體對所述金屬層進行表面預處理；在所述半導體基底上沉積介質層。
2、 如權利要求1所述的介質層的形成方法，其特征在于，所述表 面預處理的步驟如下將所述半導體基底置于工藝腔中；向所述工藝腔中通入無氮的還原性氣體，該還原性氣體在激勵源的 激勵下電離，產生等離子體；在等離子體和半導體基底之間施加偏壓，使等離子體向半導體基底 表面移動，轟擊所述金屬層表面。
3、 如權利要求2所述的介質層的形成方法，其特征在于所述激 勵源為#1波源或射頻源。
4、 如權利要求2所述的介質層的形成方法，其特征在于所述激 勵源為射頻源，該射頻源的功率為500至700W。
5、 如權利要求1至4任一權利要求所述的介質層的形成方法，其 特征在于所述還原性氣體為氫氣或一氧化碳。
6、 如權利要求1至4任一權利要求所述的介質層的形成方法，其 特征在于所述還原性氣體為氫氣和氦氣的混合氣體。
7、 如權利要求6所述的介質層的形成方法，其特征在于所述混 合氣體的流量為50至200sccm。
8、 如權利要求1所述的介質層的形成方法，其特征在于對所述 金屬層進行表面預處理的工藝和在所述半導體基底上沉積介質層的工 藝可原位進行或在不同的工藝腔中分別進行。
9、 如權利要求1所述的介質層的形成方法，其特征在于所述介 質層為氮化硅或碳化硅或氮碳硅化合物。
10、 一種雙鑲嵌結構的制造方法，其特征在于，包括 提供具有金屬層的半導體基底； 用無氮的還原性氣體的等離子體對所述金屬層進行表面預處理；在所述半導體基底上沉積介質層；在所述介質層上形成中間介電層；在所述中間介電層中形成開口，其中，至少一開口底部露出所述金 屬導線層表面；在所述開口中填充金屬材料。
11、 如權利要求10所述的雙鑲嵌結構的制造方法，其特征在于， 所述表面預處理的步驟如下將所述半導體基底置于工藝腔中；向所述工藝腔中通入無氮的還原性氣體，該還原性氣體在激勵源的 激勵下電離，產生等離子體；在等離子體和半導體基底之間施加偏壓，使等離子體向半導體基底 表面移動，轟擊所述金屬層表面。
12、 如權利要求11所述的雙鑲嵌結構的制造方法，其特征在于 所述激勵源為^b皮源或射頻源。
13、 如權利要求11所述的雙鑲嵌結構的制造方法，其特征在于 所述激勵源為射頻源，該射頻源的功率為500至700W。
14、 如權利要求10至13任一權利要求所述的雙鑲嵌結構的制造方 法，其特征在于所述還原性氣體為氫氣或一氧化碳。
15、 如權利要求10至13任一權利要求所述的雙鑲嵌結構的制造方 法，其特征在于所述還原性氣體為氫氣和氦氣的混合氣體。
16、 如權利要求10所述的雙鑲嵌結構的制造方法，其特征在于 對所述金屬層進行表面預處理的工藝和在所述半導體基底上沉積介質 層的工藝可原位進行或在不同的工藝腔中分別進行。
17、 如權利要求10所述的雙鑲嵌結構的制造方法，其特征在于 所述介質層為氮化硅或碳化硅或氮碳硅化合物。
18、 如權利要求10所述的雙鑲嵌結構的制造方法，其特征在于 所述中間介電層為低介電常數材料。
全文摘要
一種介質層的形成方法，包括提供具有金屬層的半導體基底；用無氮的還原性氣體的等離子體對所述金屬層進行表面預處理；在所述半導體基底上沉積介質層。本發明還提供一種雙鑲嵌結構的制造方法。本發明在形成介質層時不會產生突起的缺陷，形成的介質層表面較為平坦。
文檔編號H01L21/70GK101355033SQ20071004435
公開日2009年1月28日 申請日期2007年7月27日 優先權日2007年7月27日
發明者聶佳相 申請人:中芯國際集成電路制造(上海)有限公司