專利名稱：單一氧化硅層作為摻雜遮蔽層與金屬硅化物阻擋層的方法
技術領域：
本發明涉及一種在半導體工藝中以氧化硅層作為遮蔽/阻擋層的工藝方法，特別涉及一種 單一氧化硅層作為摻雜遮蔽層與金屬硅化物阻擋層的方法。
背景技術：
在半導體工藝中，氧化硅經常扮演離子植入的遮蔽層(ion i卿lant screen film)或者 是金屬硅化物阻擋層等角色。而扮演源極/漏極離子植入的遮蔽層的氧化硅層一般系采用化學 氣相沉積法所制得氧化物或者是氮化硅間隙壁刻蝕過程中所剩下的氧化層。但氮化硅間隙壁 刻蝕所剩下的氧化層往往因為經過嚴重的刻蝕損傷與厚度因素，導致后續剝離作為離子植入 遮蔽層的光刻膠層的工藝步驟隨著半導體組件進入深亞微米(de印submicron)階段后變的相 當地困難。因此采用化學氣相沉積法來制得氧化物的工藝方法漸漸成為制作遮蔽/阻擋層的主 流。
請參閱圖1，其為現今利用化學氣相沉積法來制得源/漏極摻雜遮蔽層與金屬硅化物阻擋 層的工藝流程示意圖。首先如步驟S1，提供一其上已具有柵極結構與STI隔離結構的半導體 基底，其中部分柵極結構已完成源極/漏極的淺離子摻雜，于該半導體基底上利用化學氣相沉 積法形成一作為高濃度離子植入遮蔽層的第一氧化層；接著如步驟S2所示，進行N型或者P 型源極/漏極高濃度離子摻雜工藝；隨后如步驟S3所示，再于該第一氧化層上在利用化學氣 相沉積法沉積一預定作為金屬硅化物阻擋層的第二氧化層；再如步驟S4所示，對第二氧化層 進行刻蝕以定義出預形成金屬硅化物的柵極位置；最后如步驟S5所示進行金屬硅化物工藝。
但是這樣的工藝方式，需要晶片往返離子植入機臺、刻蝕機臺間與兩次化學氣相沉積機 臺并等候工藝的排序，更者當工藝過程越繁瑣時，晶片運送過程中所接受到廠房、設備等微 污染將會越嚴重，相對造成成本上與產率的一大損失。
因此，本發明針對上述問題提出一種單一氧化硅層作為摻雜遮蔽層與金屬硅化物阻擋層 的方法，來解決上述的問題。
發明內容
本發明的主要目的在于，提供一種單一氧化硅層作為摻雜遮蔽層與金屬硅化物阻擋層的 方法，其利用一較厚的氧化硅層來作為源/漏極摻雜遮蔽層與金屬硅化物阻擋層，以有效的簡 化工藝的復雜度并且降低成本，提高整體的生產力。為達上述目的，本發明提供一種單一氧化硅層作為摻雜遮蔽層與金屬硅化物阻擋層的方 法，其包括有下列步驟提供一半導體基底，其內形成有多個隔離區域與柵極結構，且部分 柵極結構的源極/漏極形成有淺離子摻雜區；在半導體基底上形成一氧化硅層；以氧化硅層為 遮蔽層，在具有淺離子摻雜區的柵極結構的源極/漏極形成重離子摻雜區；對該氧化硅層進行 刻蝕，以定亦出欲形成金屬硅化物的半導體基底位置；以及對半導體基底進行金屬硅化物工 藝，以在自剩余氧化硅層所暴露出的柵極結構與源極/漏極區域形成金屬硅化物。
本發明可達到有效的降低工藝成本，進而提高產能效果。
以下結合附圖及實施例進一步說明本發明。
圖1為現有形成高濃度離子摻雜區域與金屬硅化物的工藝步驟流程圖。
圖2 (a)至圖2 (f)為本發明的各步驟構造剖視圖。
標號說明
IO半導體基底
12淺溝槽隔離區域
14柵極氧化層
16多晶硅層
18柵極結構
20淺離子摻雜區域
22間隙壁
24氧化硅層
25剩余氧化層
26重離子摻雜區
28圖案化光致抗蝕涂層
30金屬層
32金屬硅化物
具體實施例方式
一種單一氧化硅層作為摻雜遮蔽層與金屬硅化物阻擋層的方法，以簡化現今需沉積兩次 氧化硅層以分別作為源/漏極摻雜遮蔽氧化層與金屬硅化物掩膜氧化層的工藝。首先，請先參閱圖2 (a)所示，先提供一半導體基底10，該半導體基底10上具有多個 用以隔絕半導體基底10中的主動組件及被動組件的淺溝槽隔離區域(shallow trench isolation, STI) 12，與一包含柵極氧化層14、間隙壁22及位于柵極氧化層14上方之多晶 硅層16的柵極結構18、 18',其中部分柵極結構18的源極/漏極區已形成淺離子摻雜區域 20、 20，。
接著，如圖2 (b)所示，于半導體基底10上沉積一厚度較厚的氧化層24,以作為后續 高濃度源/漏極摻雜遮蔽層，然后，對半導體基底10進行一高濃度離子植入工藝，以在源/漏 極區域形成重離子摻雜區26、 26，。而該氧化層24的厚度可為200 500A。
隨后，如圖2(c)所示，于半導體基底10上形成一圖案化光致抗蝕涂層28，以定義出 欲形成金屬硅化物的半導體基底10位置。以圖案化光層28為掩膜進行刻蝕，移除欲形成金 屬硅化物的半導體基底10上的氧化硅層24，如圖2 (d)所示，以暴露出欲形成金屬硅化物 的柵極結構18與源/漏極處的半導體基底10。接著，移除圖案化光致抗蝕涂層28，而以剩余 的氧化硅層25作為金屬硅化物掩膜氧化層來進行金屬硅化物工藝，其工藝步驟為于半導體基 底上沉積一材料為鈦(Ti)、鈷(Co)或鎳(Ni)的金屬層30，如圖2 (e)所示；然后通過 快速熱退火(rapid thermal anneal, RTA)處理，使金屬和硅或多晶硅反應成為金屬硅化物 (silicide)，該金屬硅化物為C49結晶相。此時因為柵極間隙壁22與氧化硅為絕緣材料， 因此間隙壁22及被剩余氧化硅層25覆蓋的半導體基底10部分并不會產生金屬硅化物。
隨后，以氨水(NH40H)、雙氧水(H202)、水或者硫酸(H2S04)、雙氧水(H202)之混合 液對金屬層30進行濕式刻蝕，以去除未反應成金屬硅化物32的金屬層30，而形成如圖2 (f) 所示的于柵極結構18與源極/漏極表面(20、 20' 、 26、 26')形成數個金屬硅化物32。
此外，如果有需要，可以對半導體基底10作第二次快速熱退火，使電阻再降低成為硅化 鈦的C54晶相。
綜上所述，本發明為一種單一氧化硅層作為摻雜遮蔽層與金屬硅化物阻擋層的方法，其 有效解決了現有在高濃度離子摻雜需化學氣相沉積一離子植入遮蔽氧化層與于金屬硅化物形 成時需沉積一金屬硅化物阻擋層的兩次氧化物工藝步驟，進而以一厚度較厚的氧化物層來同 時作為遮蔽層與阻擋層，大幅度的縮減了半導體工藝站點的往返，降低因工藝繁瑣需可能產 生的污染與工藝失效，大幅度的提升產能。
以上所述的實施例僅用于說明本發明的技術思想及特點，其目的在使本領域內的技術人 員能夠了解本發明的內容并據以實施，當不能僅以本實施例來限定本發明的專利范圍，即凡 依本發明所揭示的精神所作的同等變化或修飾，仍落在本發明的專利范圍內。
權利要求
1、 一種單一氧化硅層作為摻雜遮蔽層與金屬硅化物阻擋層的方法，其特征在于包括以下步驟提供一半導體基底，其內形成有多個隔離區域與具有間隙壁的柵極結構，且部分該柵極結構的源極/漏極形成有淺離子摻雜區；在該半導體基底上形成一氧化硅層；以該氧化硅層為遮蔽層，對該具有淺離子摻雜區的柵極結構進行高濃度離子植入工藝，以在源極/漏極形成重離子摻雜區；對該氧化硅層進行刻蝕，以形成一金屬硅化物阻擋層；對該半導體基底進行金屬硅化物工藝，以在自該金屬硅化物掩膜氧化層所暴露出的該柵極結構與該源極/漏極區域形成金屬硅化物。
2、 根據權利要求1所述的單一氧化硅層作為摻雜遮蔽層與金屬硅化物阻擋層的方法，其 特征在于該氧化硅層是利用化學氣相沉積所制得。
3、 根據權利要求1所述的單一氧化硅層作為摻雜遮蔽層與金屬硅化物阻擋層的方法，其 特征在于該氧化硅層的厚度為200 500A。'
4、 根據權利要求1所述的單一氧化硅層作為摻雜遮蔽層與金屬硅化物阻擋層的方法，其 特征在于該金屬硅化物的工藝包括下列步驟于該半導體基底上形成一金屬層；對該半導體基底進行一快速熱退火處理，以形成金屬硅化物； 移除未反應的該金屬層。
5、 根據權利要求4所述的單一氧化硅層作為摻雜遮蔽層與金屬硅化物阻擋層的方法，其 特征在于移除未反應的該金屬層后，可對該半導體基底作第二次快速熱退火，以降低該金 屬硅化物的電阻值。
6、 根據權利要求4所述的單一氧化硅層作為摻雜遮蔽層與金屬硅化物阻擋層的方法，其特征在于該移除未反應的該金屬層的步驟利用濕式刻蝕法。
7、 根據權利要求4所述的單一氧化硅層作為摻雜遮蔽層與金屬硅化物阻擋層的方法，其 特征在于該金屬層的材料為鈦、鈷或鎳。
全文摘要
本發明提供一種單一氧化硅層作為摻雜遮蔽層與金屬硅化物阻擋層的方法，其利用一厚度較大的氧化硅層來作為源極/漏極摻雜時的遮蔽層，隨后通過對此一厚度較大的氧化硅層進行刻蝕以形成金屬硅化物時的阻擋層，而達到有效的降低工藝成本并提高產能。
文檔編號H01L21/336GK101286476SQ20071003943
公開日2008年10月15日 申請日期2007年4月12日 優先權日2007年4月12日
發明者孔蔚然, 毅 柳 申請人:上海宏力半導體制造有限公司