專利名稱：印制電路板和集成電路封裝基板的制作方法
技術領域：
本發明涉及一種印制電路板與半導體集成電路封裝基板的半加成制 造技術，具體是一種基于電鍍填孔技術實現層間互聯，并利用半加成法制 作精細線路的制作方法。
背景技術：
隨著社會與科學技術的發展，電子產品日益小型化，此發展趨勢也導 致了實現不同器件連接的印制電路板以及半導體芯片封裝用的基板在保 證良好的電性能和熱性能的前提下向著輕、薄、短、小的方向發展。為達 到以上的要求，尺寸更小的精細線路，尺寸更小的高可靠性導電過孔是必 須同時滿足的兩個技術要求。
根據線路形成方法分類，主要有三類方法用于線路制作①減成法， 即在銅箔表面，貼膜顯影形成抗蝕圖形，通過選擇性蝕刻去除裸露銅層， 去抗蝕圖形后得到導體圖形。參照圖1 (ll-介質層，12-銅層，13-薄膜)， 這種工藝的流程為第1步、層壓介質層11上形成覆銅層12的層壓板(圖
la);第2步、貼膜一貼薄膜13，經圖形轉移和顯影后形成抗蝕層(圖 lb);第3步、選擇性蝕刻去除裸露銅層(圖lc);第4步、去膜得到導 體圖形(圖ld)。這種方法最大的缺點在于，蝕刻過程中，裸露銅層往下 蝕刻的同時，也會往側面蝕刻，在正常銅層厚度要求下，側蝕往往過大， 造成線路形成的困難，從而限制了減成法在精細線路制作中的應用。
②全加成法，即采用含光敏催化劑的絕緣基板,在按線路圖形曝光后， 通過選擇性化學沉銅得到導體圖形的工藝。參照圖2 (21-感光樹脂，22-曝光區域，23-化學厚銅)，這種工藝流程為第1步、選擇感光樹脂(圖 2a)含光敏催化劑；第2步、曝光形成不抗鍍圖形(圖2b);第3歩、選擇 性化學鍍厚銅形成線路(圖2c)。這種工藝適合制作精細線路，但其基材 有特殊要求，成本高且工藝目前還不成熟。③半加成法，采用絕緣基板，進行化學沉銅得到薄銅箔，然后圖形電
鍍加厚導體，多余薄銅箔被快速蝕刻除去得到導體圖形的工藝。參照圖3
(31-基板，32-化學銅層，33-薄膜，34-電鍍銅層)，這種工藝流程為 第1步、化學鍍銅在基板31上形成種子層32 (圖3a);第2步、貼膜33、圖 形轉移形成抗鍍層(圖3b) ; 3、圖形電鍍加厚線路(圖3c) ; 4、去膜(圖 3d) ; 5、閃蝕(快速蝕刻)形成導體圖形(圖3e)。這種方法由于化學 沉銅得到的銅層很薄，易于蝕刻，因此適合做精細線路。
除此之外，還有一些其它的線路形成方法，比如目前業界較廣泛采用 的改良型半加成法，其工藝流程為第1步、化學沉銅；第2步、板面電鍍； 第3步、圖形轉移形成抗鍍層；第4步、圖形電鍍銅和抗蝕層；第5步、去 膜蝕刻；第6步、去抗蝕層得到導體圖形。這種方法，通過控制板面電鍍 銅層厚度，可以制備比減成法更精細的線條，但和前述未改良的半加成法 相比，由于電鍍銅層厚度明顯厚于化學銅，因此其制作細線的能力仍然受 到限制。總之，減成法是傳統且應用最多的成熟工藝，其局限性是加工細 線條的能力有限。全加成法雖然也適合制作精細線路，但其基材有特殊要 求，成本高且工藝目前還不成熟。半加成法是全加成法與減成法的結合, 是當前精細線路加工的優選途徑。
線路形成后，還必須通過一定的手段實現不同層之間的連接，才能實 現印制電路板電氣導通的作用，目前，主要通過導電過孔的制作來實現上 下導線層面的連接。存在多種方法制作導電過孔，其中主要的三種方法為
① 傳統的導電過孔的制作方法是機械成孔，如沖床或者鉆床，在基板 上沖出或者鉆出所需要的通孔，然后通過沉銅、電鍍工藝形成空心的導電 過孔，參照圖4，圖中各部分是41-基板、42-下層導線面、43-絕緣層、44-空心導電過孔、45-上層導線面。在使用機械成孔技術時， 一般孔徑較大； 同時，使用通孔實現層間互連時，即便只是為了實現某兩層之間的連接， 也需要在其它層的相應位置鉆出通孔，所以制約了布線密度的提高。
② 利用光學成像絕緣介質或利用激光成孔技術制作的盲導電過孔。盲 導電過孔的制作方法是通過圖形轉移技術在感光絕緣介質材料上形成露 出介質層下面銅層的微凹坑，或者通過激光鉆孔等技術直接在絕緣介質層 形成露出介質層下面銅層的微凹坑，然后通過沉銅、電鍍工藝形成盲導電過孔，如圖5所示(圖中，51-基板，52-下層導線面，53-絕緣層，54-上 層導線層，55-盲導電過孔)。這種方法形成的也是空心導電過孔，導電、 導熱性能以及可靠性不如實心盲孔。同時，這種結構無法實現疊孔，因此 限制布線密度的提高。
③通過電鍍填孔技術形成導電過孔，這種方法包括通過圖形轉移技 術在感光絕緣介質材料上形成露出介質層下面銅層的微凹坑，或者通過激 光鉆孔等技術直接在絕緣介質層形成露出介質層下面銅層的微凹坑，然后 通過沉銅、電鍍工藝形成盲孔的導電過孔，在電鍍過程中，不僅實現銅層 加厚，同時通過填孔技術使孔填平。這種方法能夠實現疊孔，導電過孔的 可靠性高。但是在實際的電鍍過程中，要使盲孔填平，線路銅厚一般偏厚， 不利于精細線路的制作。
綜上所述，半加成法可以實現精細線路制作，成為精細線路制作的優 選工藝，但普通的半加成法無法解決如何形成實心導電過孔，并進而疊孔 實現任意層連接的問題，因此大大限制了半加成法的應用。因此有必要尋 求一種融合兩者的長處的方法，既可以利用實心導電過孔和疊孔結構實現 任意層間的連接，又可以采用半加成方法制作精細線路。本發明立足于此， 提供了可靠的解決方案。
發明內容
本發明的目的在于針對上述現有技術中存在的缺陷，提供一種可以形 成實心導電過孔，利用疊孔結構實現任意層間的互連，并且采用半加成方 法制作線路的方法，以達到提高布線密度，降低線寬間距，實現精細線路 制作的目的。
本發明為了達到上述的目的，所采用的技術方案是提供一種基于電鍍
填孔和半加成法來形成線路和實現層間互連的方法，具體的制作步驟是
第1歩、首先在基板上制作一層介質層；
第2歩、在上述的介質層上，制作盲孔結構；
第3步、在完成上述制作的盲孔結構后，制作一層第一種子層；
第4步、在完成制作第一種子層后，采用電鍍填孔工藝制作實心導電 過孔，在電鍍填孔過程中也在第一種子層上生長覆蓋了一銅層；第5步、去除上述第一種子層及其上面的銅層，保留實心導電過孔中 的實心銅柱；
第6步、制作半加成法制作線路的第二種子層；
第7步、貼感光薄膜，通過圖形轉移形成抗鍍層，顯露出線路圖形； 第8步、加厚線路圖中的線路； 第9步、去掉感光薄膜；
第10步、去除裸露的第二種子層，保留加厚線路，形成所需要的導 電圖形；
第11步、重復以上1-10步驟，制備上一層線路，實現疊孔結構的層 間互聯和精細的線路。
本發明與上述在先技術相比具有下述優點
本發明是基于電鍍填孔和半加成法的技術，但不同于背景技術中所描 述的這兩種方法，本發明是板面電鍍填孔，因此不受圖形分布的影響，能 夠大幅度降低形成實心導電銅柱的困難。并且本發明可以實現不同層之間 的疊孔，可以有效增加布線密度。同時層間連接以實心銅柱的方式來實現， 導電過孔的可靠性比較高。此外，本發明中采用了半加成法制作線路，因 此可以實現精細線路制作，避免了減成法對精細線路制作能力上的限制， 同時也避免了全加成方法成本較高的問題。
圖la、圖lb、圖lc、圖ld是減成法的制作流程圖，其中，圖la為 介質層11和銅層12 (銅箔)的剖面示意圖；圖lb為形成抗鍍層13 (薄 膜)后的介質層11和銅12的剖面示意圖；圖lc為蝕刻后的介質層11和 銅層12的剖面示意圖；圖ld為去膜后的介質層11和銅層12的剖面示意
圖2a、圖2b、圖2c是全加成法的制作工藝流程圖，其中，圖2a為感 光樹脂層21 (抗鍍基材)的剖面示意圖；圖2b為曝光形成不抗鍍區域22 的基材剖面示意圖；圖2c為化學厚銅后銅層23和基材的剖面示意圖。
圖3a、圖3b、圖3c、圖3d、圖3e是半加成法的制作工藝流程圖，其 中，圖3a為化學鍍銅層32和基材31的剖面示意圖；圖3b為形成抗鍍層33 (薄膜)后的化學鍍銅層和基材的剖面示意圖；圖3C為圖形電鍍加厚
后的化學鍍銅層和基材的剖面示意圖；圖3d為去膜后的化學鍍銅層和基 材剖面示意圖；圖3e為閃蝕(快速蝕刻)后的化學鍍銅層和基材的剖面
示意圖。
圖4是機械鉆孔形成導電過孔結構的剖面示意圖。 圖5傳統盲導電過孔的結構剖面示意圖。
圖6a、圖6b、圖6c、圖6d、圖6e、圖6f、圖6g、圖6h、圖6i、圖
6j是本發明制作工藝一實施例的流程圖。
具體實施例方式
以下結合附圖對本發明的制作方法進一步地說明。 如圖6a、圖6b、圖6c、圖6d、圖6e、圖6f、圖6g、圖6h、圖6i、 圖6j所示(圖中，61為底層介質層，62為銅箔，63為介質層，64第一種 子層，65銅層，66為第二種子層，67為抗鍍層)，本發明制作的具體步 驟是
第1步(圖6a)、首先在基板上制作一介質層63:在本實施例中， 基板為一層底層介質層61和一層銅箔62的復合材料。可以采用樹脂涂敷， 或者貼膜，或者層壓介質層的方法在基板上制作介質層。如果采用層壓， 則層壓介質層上可以覆蓋或者不覆蓋銅箔。基板可以是覆蓋有銅箔的復合 層材料或者沒有銅箔的其它材料。在本實施例中，是采用層壓的方法在銅 箔62上制成介質層63，如圖6a所示。
第2步(圖6b)、在上述的介質層63上，制作盲孔結構如圖6b所 示。可以采用激光鉆孔，或者等離子體蝕刻，或者感光的方法制作盲孔結 構。如果是不覆蓋銅箔的介質層采用激光鉆孔直接形成導電過孔的盲孔結 構。如果是覆蓋銅箔的介質層可以采用激光直接鉆孔或者先蝕刻銅箔開 窗、然后激光鉆孔的方式形成盲孔結構。覆蓋銅箔的介質層也可以先把銅 去除，然后采用激光鉆孔形成盲孔結構。在本實施例中，采用激光鉆孔制 成導電過孔的盲孔結構。
第3步(圖6c)、在完成上述制作的盲孔結構后，制作一層第一種子 層可以采用化學沉積，或者濺射，或者其它的方法制作一為導電層的第一種子層。在本實施例中，采用化學鍍銅制成導電的第一種子層64，如圖
6c所示。
第4步(圖6d)、完成制作第一種子層64后，利用電鍍填孔工藝制 作實心導電過孔本實施例中是采用電鍍填孔的方法制作實心導電過孔， 在電鍍過程中也在第一種子層上生長覆蓋了一銅層。在本實施例中，銅層 的厚度一般在12-40微米范圍，如圖6d所示。
第5步(圖6e)、去除第一種子層及上面的銅層，保留實心導電過孔 中的實心銅柱可以采用蝕刻，或者磨板，或者其它的方法去除第一介質 層上的銅層。在本實施例中，是采用蝕刻的方法去除介質層上的電鍍銅層， 而保留住導電過孔中的實心銅柱，如圖6e所示。
第6步(圖6f)、制作半加成法制作線路的第二種子層第6步中， 可以采用化學沉銅，或者濺射，或者其它的方法制作半加成法制作線路的 作為導電層的第二種子層。在本實施例中，采用化學沉銅制得導電層的第 二次種子層66，如圖6f所示。
第7步(圖6g)、貼感光薄膜，通過圖形轉移形成抗鍍層67，顯露 出線路圖，如圖6g所示。
第8步(圖6h)、加厚線路圖中的線路在本實施例中，采用電鍍的 方法加厚線路圖中的線路，如圖6h所示。
第9步(圖6i)、去掉感光薄膜，如圖6i所示。
第10步(圖6j)、去除裸露的第二種子層，保留加厚線路，形成所 需要的導電圖形。在本實施例中，采用快速蝕刻的方法去除裸露的第二種 子層，如圖6j所示。
第11步、重復以上1-10歩驟，制備上一層線路，實現疊孔結構的層 間互聯和精細線路。
權利要求
1. 一種印制電路板和集成電路封裝基板的制作方法，基于電鍍填孔和半加成法形成線路的方法，其特征在于具體制作步驟是第1步、首先在基板上制作一介質層；第2步、在上述的介質層上，制作盲孔結構；第3步、在完成上述制作的盲孔結構后，制作一層第一種子層；第4步、完成制作第一種子層后，采用電鍍填孔工藝制作實心導電過孔，在電鍍填孔過程中也在第一種子層上生長覆蓋了一銅層；第5步、去除上述第一種子層及其上面的銅層，保留實心導電過孔中的實心銅柱；第6步、制作半加成法制作線路的第二種子層；第7步、貼感光薄膜，通過圖形轉移形成抗鍍層，顯露出線路圖形；第8步、加厚線路圖中的線路；第9步、去掉感光薄膜；第10步、去除裸露的第二種子層，保留加厚線路，形成所需要的導電圖形；第11步、重復以上1-10步驟，制備上一層線路，實現層間互連和精細線路。
2. 根據權利要求1所述的印制電路板和集成電路封裝基板的制作方法，其特征在于上述第l步中，采用樹脂涂敷，或者貼膜，或者層壓介質 層的方法在基板上制作介質層。
3. 根據權利要求1所述的印制電路板和集成電路封裝基板的制作方 法，其特征在于上述第2步中，采用激光鉆孔，或者等離子體蝕刻，或者 感光的方法制作盲孔結構。
4. 根據權利要求1所述的印制電路板和集成電路封裝基板的制作方 法，其特征在于上述第3步中，采用化學沉積，或濺射的方法制作一為導 電的第一種子層。
5. 根據權利要求1所述的印制電路板和集成電路封裝基板的制作方 法，其特征在于上述第5步中，采用蝕刻，或者磨板的方法去除上述第一種子層及其上面的銅層。
6. 根據權利要求1所述的印制電路板和集成電路封裝基板的制作方 法，其特征在于上述第6步中，采用化學沉積，或者濺射的方法制作半加 成法制作線路的第二種子層。
7. 根據權利要求7所述的印制電路板和集成電路封裝基板的制作方法，其特征在于所述的第二種子層為導電層。
8. 根據權利要求1所述的印制電路板和集成電路封裝基板的制作方 法，其特征在于上述第8步中，采用電鍍的方法加厚線路圖中的線路。
9. 根據權利要求1所述的印制電路板和集成電路封裝基板的制作方 法，其特征在于上述第IO步中，采用蝕刻的方法去除裸露的第二種子層。
全文摘要
一種印制電路板和集成電路封裝基板的制作方法，基于電鍍填孔和半加成法形成層間互連和精細線路，具體步驟是1.在基板上制作介質層；2.在介質層上制作盲孔結構；3.完成盲孔結構后，制作導電的第一種子層；4.采用電鍍填孔的方法制作實心導電過孔，在電鍍填孔過程中也在第一種子層上生長覆蓋了一銅層；5.去除上述第一種子層及上面的銅層，保留實心導電過孔中的實心銅柱；6.制作半加成法制作線路的第二種子層；7.貼感光薄膜，通過圖形轉移形成抗鍍層，顯露出線路圖；8.加厚線路圖中的線路；9.去掉感光薄膜以及去除裸露的第二種子層，保留加厚線路，形成所需要的導電圖形；10.在新形成的線路面上重復上述步驟1-9的操作，完成后續線路層精細線路制作和層間實心導電過孔連接。
文檔編號H01L21/48GK101286454SQ20071003930
公開日2008年10月15日 申請日期2007年4月10日 優先權日2007年4月10日
發明者付海濤, 程凡雄, 羅永紅, 陳培峰 申請人:上海美維科技有限公司