專利名稱：：疊層電容器的制作方法
技術領域：
：本發明涉及一種疊層電容器，特別地，涉及一種在高頻電路中能夠恰當適用的疊層電容器。
背景技術：
：在數GHz這樣的高頻區域中，作為在用于MPU(微處理器單元)等的電源電路中使用的去耦電容器(decouplingcapacitor),例如，己知有如在特開平11-144996號公報(專利文獻l)中記載的那種結構的疊層電容器。根據此疊層電容器，由于一面使其成為多端子構造，一面使相鄰的端子極性相反，因此，縮短從正極向負極的電流的流程，使電流的流程多樣，并且使電流的方向向著彼此相反方向進行磁通量的抵消，由此，實現ESL(等效串聯電感)的降低。但是，根據上述專利文獻1所述的疊層電容器，由于隨著ESL的下降，ESR(等效串聯電阻)也下降，所以，有在因外圍電路的電感引起諧振現象時，容易導致電壓下降、振鈴(ringing)等衰減現象這樣的問題。另一方面，根據特開2001-284170號公報(專利文獻2)中，提案有對于在電容器本體的內部中設置用于形成靜電電容的內部電極的每一個而言，通過使引出到電容器本體的表面且電連接到外部端子電極的引出部的數量僅僅為l個，從而提高疊層電容器的ESR。但是，根據專利文獻2所述的結構，雖然能夠提高ESR，但是伴隨于此，ESL會變高，相比于專利文獻l所述的，存在高頻側的特性劣化，頻帶變窄這樣的問題。此外，在專利文獻1及2所述的結構中，為了使疊層電容器的諧振頻率變化，就需要變更材料或內部電極設計，將靜電電容同程度地維持不變，或在高頻側設定諧振頻率，或在低頻側設定諧振頻率是困難的。專利文獻l:JP特開平11-144996號公報專利文獻2:JP特開2001—284170號公報
發明內容因此，本發明的目的在于，提供一種疊層電容器，在能夠一面實現低ESL化、一面實現高ESR化的同時，容易使諧振頻率在高頻側或低頻側變化。本發明涉及的疊層電容器，包括電容器本體，其具有使用層疊了多個介質層構成的疊層結構。在本發明中，為了解決上述的技術課題，疊層電容器的特征在于結構如下。艮口，疊層電容器所具備的電容器本體構成第一及第二電容器部。第一電容器部含有至少1對第一及第二內部電極，它們隔著規定的介質層彼此面對，以便形成靜電電容；第二電容器部含有至少l對第三及第四內部電極，它們隔著規定的介質層彼此面對，以便形成靜電電容。第一電容器部的諧振頻率比第二電容器部的諧振頻率高，此外，因第二電容器部中所含有的1組第三及第四內部電極以及其間的介質層而產生的每1層的等效串聯電阻比因第一電容器部中所含有的1組第一及第二內部電極以及其間的介質層而產生的每1層的等效串聯電阻高。而且，特征在于，就因第一電容器部中所含有的所有第一及第二內部電極以及它們各個之間的介質層而產生的總等效串聯電阻，和因第二電容器部中所含有的所有第三及第四內部電極以及它們各個之間的介質層而產生的總等效串聯電阻之間的關系而言，在此發明的第一技術方案中，使前者比后者低，在第二技術方案中，使后者比前者低。發明效果根據本發明涉及的疊層電容器，由于第一電容器部的諧振頻率比第二電容器部的諧振頻率高，所以通過第一電容器部能夠實現低ESL化。另一方面，由于第二電容器部的每1層的ESR比第一電容器部的每1層的ESR高，所以通過第二電容器部能夠實現高ESR化。根據這些事實，疊層電容器的特性成為復合了基于第一電容器部的低ESL特性和基于第二電容器部的高ESR特性的特性，其結果能夠得到滿足低ESL化及高ESR化兩方面的疊層電容器。此外，第一電容器部及第二電容器部中諧振頻率不同，并且就因第一電容器部產生的總SER，和因第二電容器部產生的總ESR之間的關系而言，在本發明的第一技術方案中，由于前者比后者低，所以維持同程度的靜電電容不變，能夠得到在高頻側使諧振頻率變化的特性，在第二技術方案中，由于后者比前者低，所以維持同程度的靜電電容不變，能夠得到在低頻側使諧振頻率變化的特性。圖1是表示本發明的一實施方式的疊層電容器1的外觀立體圖。圖2是表示圖1所示的疊層電容器1的內部結構的正面圖，取沿圖3及圖4的線II-II的截面表示。圖3是表示圖2所示的第一電容器部11的內部結構的平面圖，(a)表示第一內部電極13通過的截面，(b)表示第二內部電極14通過的截面。圖4是表示圖2所示的第二電容器部12的內部結構的平面圖，(a)表示第三內部電極15通過的截面，(b)表示第四內部電極16通過的截面。圖5是圖解根據本發明變化的疊層電容器的諧振頻率的頻率-阻抗特性圖。圖6是表示關于本發明相關的疊層電容器中所具備的電容器本體8中的第一電容器部11和第二電容器部12的疊層配置狀態的一些例子的圖。圖7是表示關于在為確認本發明的效果而實施的實驗例中制作的試驗樣品1的頻率-阻抗特性圖。圖8是表示關于在上述實驗例中制作的試驗樣品2的頻率-阻抗特性圖。圖9是表示關于在上述實驗例中制作的試驗樣品3的頻率-阻抗特性圖。圖IO是表示關于在上述實驗例中制作的試驗樣品4的頻率-阻抗特性圖。圖。圖。圖。圖。圖11是表示關于在上述實驗例中制作的試驗樣品5的頻率-阻抗特十生圖12是表示關于在上述實驗例中制作的試驗樣品6的頻率-阻抗特性圖13是表示關于在上述實驗例中制作的試驗樣品7的頻率-阻抗特性圖14是表示關于在上述實驗例中制作的試驗樣品8的頻率-阻抗特性圖15是表示關于在上述實驗例中制作的試驗樣品9的頻率-阻抗特性符號說明1疊層電容器47偵価9介質層12第二電容器部14第二內部電極16第四內部電極2、3主表面8電容器本體11第一電容器部13第一內部電極15第三內部電極優選實施方式圖1至圖4示出本發明一實施方式的疊層電容器1。在此，圖1是表示疊層電容器1的外觀的立體圖，圖2是表示疊層電容器1的內部結構的正面圖。再有，在圖2中，取沿后述的圖3及圖4的線II-II的截面表示疊層電容器l。疊層電容器1包括具有相對置的2個主表面2及3以及連結這些主表面2及3間的4個側面4、5、6及7的長方體狀的電容器本體8。電容器本體8具有由向主表面2及3的方向延伸的、例如由介質陶瓷制成的層疊的多個介質層9構成的疊層結構。如圖2所示，電容器本體8構成第一及第二電容器部11及12。在此實施方式中，在疊層方向上排列配置第一電容器部11及第二電容器部12，并且，第二電容器部12在疊層方向上被2個第一電容器部11夾持地配置著。其結果，第一電容器部11位于電容器本體8中的疊層方向的兩端。第一電容器部ll包括至少1對第一及第二內部電極13及14，它們隔著規定的介質層9彼此面對，以便形成靜電電容。另一方面，第二電容器部12包括至少1對第三及第四內部電極15及16，它們隔著規定的介質層9彼此面對，以便形成靜電電容。在本實施方式中，為了獲得更大的靜電電容，設第一及第二的內部電極對13及14的數量以及第三及第四內部電極對15及16的數量為多個。圖3是表示第一電容器部11的內部結構的平面圖，(a)表示第一內部電極13通過的截面，(b)表示第二內部電極14通過的截面。如圖3(a)所示，在第一內部電極13上形成引出到電容器本體8的外表面即側面47的多個、例如7個第一引出部17。此外，如圖3(b)所示，在第二內部電極14上形成引出到電容器本體8的外表面即側面47的多個、例如7個第二引出部18。在電容器本體8的側面47的每個上，形成分別電連接到第一引出部17的多個、例如7個第一外部端子電極19，以及分別電連接到第二引出部18的多個、例如7個第二外部端子電極20。如圖1及圖2所示，從側面47延伸到主表面2及3的每個的一部分上形成第一及第二外部端子電極19及20。在分別引出第一引出部17的側面47上的各位置與分別引出第二引出部18的各位置不同，因此，在設置第一外部端子電極19的側面47上的各位置與第二外部端子電極20的各位置不同。而且，在側面47上交替配置第一外部端子電極19和第二外部端子電極20。圖4是表示第二電容器部12的內部結構的平面圖，(a)表示第三內部電極15通過的截面，(b)表示第四內部電極16通過的截面。如圖4(a)所示，在第三內部電極15上形成引出到電容器本體8的外表面即側面5及7的至少1個、例如2個第三引出部21。此外，如圖4(b)所示，在第四內部電極16上形成引出到電容器本體8的外表面即側面5及7的至少1個、例如2個第四引出部22。在本實施方式中，第三引出部21電連接到上述的第一外部端子電極19，第四引出部22電連接到上述的第二外部端子電極20。即，一些第一外部端子電極19與應電連接到第三引出部21的第三外部端子電極是通用的，一些第二外部端子電極20與應電連接到第四引出部22的第四外部端子電極是通用的。如上所述，在第三及第四引出部21及22分別電連接到與第一及第二引出部17及18通用的第一及第二外部端子電極19及20時，在疊層電容器1本身中，能夠成為并列地連接第一電容器部11和第二電容器部12的狀態。再有，也可以不同于第一及第二外部端子電極另外設置應分別連接到第三及第四引出部21及22的第三及第四外部端子電極。在以上說明的實施方式中，與每一個第三及第四內部電極15及16有關的第三及第四引出部21及22各自的數量，比與每一個的第一及第二內部電極13及14有關的第一及第二引出部17及18各自的數量少。艮卩，前者是2個，后者是7個。由此，如果內部電極1316的材料等其它的條件相同的話，就能夠使第一電容器部11的ESL比第二電容器部12的ESL低，其結果能夠使第一電容器部11的諧振頻率比第二電容器部12的諧振頻率高。另一方面，如上所述，由于第三及第四引出部21及22各自的數量比第一及第二引出部17及18各自的數量少，所以如果內部電極1316或引出部17、18、21及22對ESR的影響不因第一電容器部11和第二電容器12而改變的話，就能夠使因第二電容器部12中所包含的1組第三及第四內部電極15及16以及其間的介質層9而產生的每1層的ESR比因第一電容器部11中所包含的1組第一及第二組內部電極13及14以及其間的介質層9而產生的每1層的ESR高。基于以上這樣的事實，疊層電容器1的特性成為，有效地運用基于第一電容器部11的低ESL特性，同時反映了第一電容器部11的ESR特性和第二電容器部12的ESR特性的高ESR特性。因此，根據疊層電容器l，能夠實現低ESL化及高ESR化兩方面。此外，在疊層電容器l中，如前所述，第一電容器部ll的諧振頻率比第二電容器部12的諧振頻率高，并且因第一電容器部11中所含有的所有第一及第二內部電極13及14以及它們各個之間的介質層9而產生的總ESR與因第二電容器部12中所含有的所有第三及第四內部電極15及16以及它們各個之間的上述介質層9而產生的總ESR不同。為此，作為此疊層電容器1整體的特性，合成了第一及第二電容器部11及12兩者的特性，在總ESR更低側的電容器部的諧振點附近，特別地能夠得到降低阻抗這樣的特性。更具體地，在圖5中，在第一電容器部11的總ESR小的情況下，得到用實線A表示的特性，在第二電容器部12的總ESR小的情況下得到用虛線B表示的特性。再有，在圖5中，雖然省略分別表示頻率及阻抗的各軸的刻度及數值，但圖5可以理解為表示頻率-阻抗特性的一般趨勢。以上聯系圖示的實施方式說明本發明，但在本發明的范圍內可以有其它的各種的變形例。例如，對于在內部電極上形成的引出部的位置和數量或外部端子電極的位置和數量而言，能夠進行各種變更。此外，在圖示的實施方式中，雖然僅為了構成第一電容器部ll設置第一及第二內部電極13及14，并且，僅為了構成第二電容器部12設置第三及第四內部電極15及16，但也可以設置位于第一電容器部和第二電容器部之間的邊界部的內部電極作為用于第一及第二電容器部雙方的內部電極，即作為兼作第一或第二內部電極和第三或第四內部電極的內部電極。此外，由于第一電容器部11的諧振頻率比第二電容器部12的諧振頻率高，所以在上述的實施方式中，使第一及第二引出部17及18的數量(或對的數量)比第三及第四引出部21及22的數量(或對的數量)多，但也可以代替此方法，或除這樣的方法外，采用根據內部電極1316的材料、圖形及/或疊層數的變更的方法。此外，在上述的實施方式中，由于第二電容器部12中的每1層的ESR比第一電容器部11中的每1層的ESR高，所以第三及第四引出部21及22的數量比第一及第二引出部17及18的數量少，但也可以代替這樣的方法，或除此種方法外，采用使第三及/或第四內部電極15及/或16的材料的比電阻更高、或使第三及/或第四內部電極15及/或16的厚度更薄、或使第三及/或第四引出部21及/或22的寬度或厚度變小的方法。此外，對于電容器本體中的第一及第二電容器部的配置而言，如以下的一些例子所示，能夠進行各種變更。圖6是圖解地表示在電容器本體中可采用的第一電容器部和第二電容器部的疊層配置狀態的一些例子的圖。在圖6中，對于相當于圖2所示的要素的要素賦予相同的參照符號，省略重復的說明。再有，在圖6中，賦予參照符號"41"的部分表示沒有形成任何內部電極的外層部。此外，在圖6中，設由布線基板等賦予的安裝面位于(a)(d)的各圖的下側。在圖6(a)(d)所示的各例中，共通地，在電容器本體8中，在疊層方向排列配置第一電容器部11和第二電容器部12。在圖6(a)所示的例子中，在疊層方向夾持1個第二電容器部12地配置2個第一電容器部11。再有，此疊層配置狀態與圖2所示的實施方式的情形相同。在圖6(b)所示的例子中，在疊層方向上夾持l個第一電容器部11地配置2個第二電容器部12。在圖6(c)所示的例子中，第一電容器部ll位于安裝面側，在其之上配置第二電容器部12。在圖6(d)所示的例子中，第二電容器部12位于安裝面側，在其之上配置第一電容器部ll。接著，為了確認本發明的效果說明實施的實驗例。在此實驗例中，如所周知的，制備多個陶瓷生片，在特定的陶瓷生片上，通過導電膏的印刷形成具有引出部的內部電極，層疊含有形成了內部電極的陶瓷生片的多個的陶瓷生片，焙燒所得到的疊層體得到電容器本體，在此電容器本體的外表面上通過導電膏的燒結形成外部端子電極，經過這樣的各工序，制作表1所示的各試驗樣品的疊層電容器。對于各試驗樣品相關的疊層電容器而言，電容器本體的尺寸為2.0mmX1.25mmX0.5mra，內部電極的總疊層數為64，靜電電容的設計值為0.68PF，與圖1等所示的實施方式的情形相同，外部端子電極的數量為14，與第一電容器部中的各1個的第一及第二內部電極有關的第一及第二引出部各自的數量為7，與第二電容器部中的各1個的第三及第四內部電極有關的第三及第四引出部各自的數量為2。此外，設內部電極的厚度為lum，引出部的厚度為lum，引出部的寬度為100um。[表l]<table>tableseeoriginaldocumentpage13</column></row><table>在表l中，在"第一電容器部"及"第二電容器部"的各欄中，示出了"疊層數"、"諧振頻率"、"每1層ESR"、"全體總ESR"。在此，"全體總ESR"，對于第一電容器部而言是通過在那里含有的所有的第一及第二內部電極以及它們各個之間的介質層產生的總ESR，對于第二電容器部而言是因在那里含有的所有的第三及第四內部電極以及它們各個之間的介質層而產生的總ESR。"每1層ESR"是如下求出的。當電極每1層的電阻為R、疊層數為N時，電容器的ESR能夠用下式表示。電容器的ESR^(4N-2)/N2例如，在第一電容器部中，將第一電容器部全體的ESR作為電容器的ESR進行逆運算，計算出電極每1層的電阻R，將此R的值代入上述算式，并且將N二2(將2片內部電極對置形成電容器1層。)代入上述算式，由此計算出"每1層ESR"。此外，"疊層電容器的諧振頻率"表示作為含有第一及第二電容器部的疊層電容器整體的諧振頻率。"疊層電容器的靜電電容"表示靜電電容的實測值。再有，在表1中，試驗樣品1及9是比較例。在此，試驗樣品l僅具備引出部的數量為7的第一電容器部，對應于上述的專利文獻1所述的結構。另一方面，試驗樣品9僅具備引出部的數量為2的第二電容器部，對應于上述的專利文獻2所述的結構。關于試驗樣品28，滿足所謂"第一電容器部"的"諧振頻率"比"第二電容器部"的"諧振頻率"高的條件，和所謂"第二電容器部"的"每1層ESR"比"第一電容器部"的"每1層ESR"高的條件。此外，如果參照"疊層電容器的靜電電容"一欄可知，在試驗樣品28和試驗樣品1及9之間，靜電電容相等或近似。這種狀況下，在試驗樣品25中，"第一電容器部"的"全體總ESR"比"第二電容器部"的"全體總ESR"低，其結果，"疊層電容器的諧振頻率"成為和"全體總ESR"低的一側的電容器部、即"第一電容器部"的"諧振頻率"比較近似的值，與僅包括"第一電容器部"的試驗樣品1相比，能夠使"疊層電容器的諧振頻率"向高頻側變化。另一方面，在試驗樣品68中，"第二電容器部"的"全體總ESR"比"第一電容器部"的"全體總ESR"低。其結果，"疊層電容器的諧振頻率"成為和"全體總ESR"低的一側的電容器部、即"第二電容器部"的"諧振頻率"比較近似的值，與僅包括"第一電容器部"的試驗樣品1相比，能夠使"疊層電容器的諧振頻率"向低頻側變化，與僅包括"第二電容器部"的試驗樣品9的"疊層電容器的諧振頻率"接近。在圖7圖15中，分別示出了關于試驗樣品19的每一個的頻率-阻抗特性。再有，在圖7圖15中所示的曲線中，橫軸的頻率及縱軸的阻抗，都用對數刻度表示。此外，由在圖7圖15的每一個中示出的各刻度表示的數值在圖7圖15之間是彼此相同的。首先，比較圖7和圖8圖11，觀察阻抗的極小點時，與圖7所示的試驗樣品1相比，可知按圖8所示的試驗樣品2、圖9所示的試驗樣品3、圖10所示的試驗樣品4、圖11所示的試驗樣品5的順序向高頻側偏移。另一方面，如果比較圖12圖14和圖15的話可知，按圖12所示的試驗樣品6、圖13所示的試驗樣品7、圖14所示的試驗樣品8的順序，阻抗的極小點，僅稍稍地向更低頻側偏移，與圖15所示的試驗樣品9更接近。權利要求1、一種疊層電容器，包括電容器本體，其具有使用層疊了多個介質層構成的疊層結構，上述電容器本體構成第一及第二電容器部，上述第一電容器部含有至少1對第一及第二內部電極，它們隔著規定的上述介質層彼此面對，以便形成靜電電容，上述第二電容器部含有至少1對第三及第四內部電極，它們隔著規定的上述介質層彼此面對，以便形成靜電電容，上述第一電容器部的諧振頻率比上述第二電容器部的諧振頻率高，因上述第二電容器部中所含有的1組上述第三及第四內部電極以及其間的上述介質層而產生的每1層的等效串聯電阻，比因上述第一電容器部中所含有的1組上述第一及第二內部電極以及其間的上述介質層而產生的每1層的等效串聯電阻高，并且，因上述第一電容器部中所含有的所有上述第一及第二內部電極以及它們各個之間的上述介質層而產生的總等效串聯電阻，比因上述第二電容器部中所含有的所有上述第三及第四內部電極以及它們各個之間的上述介質層而產生的總等效串聯電阻低。2、一種疊層電容器，包括電容器本體，其具有使用層疊了多個介質層構成的疊層結構，上述電容器本體構成第一及第二電容器部，上述第一電容器部含有至少1對第一及第二內部電極，它們隔著規定的上述介質層彼此面對，以便形成靜電電容，上述第二電容器部含有至少l對第三及第四內部電極，它們隔著規定的上述介質層彼此面對，以便形成靜電電容，上述第一電容器部的諧振頻率比上述第二電容器部的諧振頻率高，因上述第二電容器部中所含有的1組上述第三及第四內部電極以及其間的上述介質層而產生的每1層的等效串聯電阻，比因上述第一電容器部中所含有的1組上述第一及第二內部電極以及其間的上述介質層而產生的每l層的等效串聯電阻高，并且，因上述第二電容器部中所含有的所有的上述第三及第四內部電極以及它們各個之間的上述介質層而產生的總等效串聯電阻，比因上述第一電容器部中所含有的所有的上述第一及第二內部電極以及它們各個之間的上述介質層而產生的總等效串聯電阻低。全文摘要本發明的疊層電容器中，在實現低ESL化和高ESR化的同時，能夠容易地在高頻側或低頻側設定諧振頻率。在電容器本體(8)中，在疊層方向排列配置第一電容器部(11)和第二電容器部(12)。一面使第一電容器部(11)的諧振頻率比第二電容器部(12)的諧振頻率高，使得第一電容器部(11)有助于低ESL化，一面使第二電容器部(12)的每1層的ESR比第一電容器部(11)的每1層的ESR高，使第二電容器部(12)有助于高ESR化。并且，使第一電容器部(11)的總ESR比第二電容器部(12)的總ESR或低、或高。文檔編號H01G4/12GK101310348SQ20068004304公開日2008年11月19日申請日期2006年11月1日優先權日2005年11月22日發明者上岡浩,高島寬和,高木義一申請人:株式會社村田制作所