專利名稱：帶氣腔的倒裝片封裝的制作方法
技術領域：
本發明涉及集成電路(ic)封裝。具體地講，本發明涉及在IC裸片附近形成氣腔，用以改善器件性能。
背景技術：
電子工業繼續依賴半導體技術的發展以在更緊湊的面積上實現 更高的功能。對于很多實現了更高功能的應用而言，器件要求在單個 硅晶片上集成大量的電子器件。由于每個給定面積的硅晶片上集成的 電子器件的數量上升，制造工藝變得更加困難。利用多個學科中的多種應用，已制造出各種各樣的半導體器件。這樣的硅基半導體器件通常包括諸如p溝道MOS (PMOS) 、 n溝道 MOS(NMOS)、互補型MOS(CMOS)晶體管、雙極晶體管、BiCMOS 晶體管之類的金屬氧化物半導體場效應晶體管(MOSFET)。這樣的 MOSFET器件包括導電門和類硅基片之間的絕緣材料，因此，這些 器件通常被稱為IGFET(insulated-gate FET,絕緣門FET)。這些半導體器件的每一種通常都包括一個半導體基片，在該基 片上形成多個有源器件。給定有源器件的特定結構可能會隨器件類型 變化。例如，在MOS晶體管中，有源器件通常包括源極區域、漏極 區域以及調制源極區域與漏極區域之間電流的門電極。而且，這樣的器件可以是在很多晶片制造工藝中生產的數字或 模擬器件，例如，CMOS器件、BiCOMS器件、雙極器件等等。基片 可以是硅、鎵砷(GaAs)或其他適合在其上構造微電子電路的基片。在經歷了制造工藝之后，硅晶片具有預定數目的器件。測試這 些器件。合格的器件被搜集和被封裝。復雜IC器件的封裝在器件的最終性能中扮演日益重要的角色。 在高頻RF電路中，電容顯著地影響器件的性能。例如，對于1980年代的電路(用lpm技術制造)，互聯時間常數比MOS開關時間快 得多，對于100nm技術而言，銅和低K電介質互聯(sdielectric=2.0) 的RC延遲在lmm長的互聯情況下大約是30ps。這和改變晶體管狀 態所只需的5ps大致相當。由于技術在進步，情況變得更加令人擔憂。 例如，在35nm技術中，MOSFET開關延遲降低到大約2.5ps，而lmm 長全局互聯的RC延遲增加到大約250ps。封裝必須適應現代科技的需要。可以在PCT (2008年7月23日 申請日期2006年7月24日 優先權日2005年7月25日
發明者保羅·戴克斯特拉, 吉爾特·斯蒂恩布魯吉恩 申請人:Nxp股份有限公司