專利名稱：用于等離子氮化柵極介電層的氮化后二階段退火的方法
技術領域：
本發明的實施例涉及半導體制造的領域，特別是一種利用等離子氮化
及等離子氮化后的二階段退火(PNA)制程而形成一氮氧化硅(SiOxNy) 柵極介電層，并將其并入柵極堆迭(gate stack)的方法。
背景技術：
集成電路是由數百萬個主動及被動裝置所組成，而這些主動及被動裝 置是作為基礎構件，例如電晶體、電容器及電阻器。電晶體通常包括源 極(source)、漏極(drain)以及柵極堆迭，而柵極堆迭的組成是于基板 (硅)上方形成一介電層(通常為二氧化硅；SiO2)，且介電層上覆蓋有 一電極(如多晶硅)。
隨著集成電路及其上方的電晶體的尺寸日益減小，用以增加電晶體速 度的柵極驅動電流亦已增加。由于驅動電流隨著柵極電容的增加而增加， 且電容與柵極介電層的厚度成反比，因此降低柵極介電層厚度為增加驅動
電ifu的一種方法。
已嘗試將二氧化硅柵極介電層的厚度降低至低于20 A (埃)，然而， 卻發現使用厚度低于20 A的薄二氧化硅柵極介電層會造成柵極效能及耐 久性的不良效應。舉例來說，硼摻雜(boron doped)的柵極電極中的硼會 滲透通過薄二氧化硅柵極介電層而至下方的硅基板；另外，在薄介電層存 在下，通常亦出現柵極漏電流(gate leakage)升高的情形，亦稱的為穿 隧(tunneling),因而增加了柵極所消耗的電量。二氧化硅柵極介電層容 易受到熱載子傷害(hot carrier damage)的影響，移動穿過介電層的高能 載子則會傷害或破壞柵極。二氧化硅柵極介電層亦容易受到負偏壓溫度不 穩定性(NBTI)所影響，其中臨界電壓或驅動電流則隨著柵極的操作過程 而漂移。
因此，需要一種替代的柵極介電層材料，不但可使用夠厚的實際厚度
而降低漏電流密度，亦能提供高柵極電容。為了達到上述目的，替代的柵 極介電層材料所具有的介電常數需高于二氧化硅的介電常數。 一般來說， 上述的替代的柵極介電質材料層的厚度是以等效氧化層厚度(EOT)來表
示，因此，若一特定電容器中的一替代柵極介電層的EOT等于該替代柵極 介電層具有的厚度，則柵極介電層的介電常數亦即為二氧化硅的介電常數。
已針對薄二氧化硅柵極介電層的問題提出一方法來解決的，亦即將氮 并入二氧化硅層中以形成氮氧化硅(SiOxNy)柵極介電層。將氮并入二氧 化硅層阻絕硼滲透至下方的硅基板中，并提高了柵極介電層的介電常數， 進而允許使用較厚的介電層。
自0.2卩m至0.13 ijm的裝置世代，使用熱生長(thermally grown) 氮氧化硅而作為柵極介電層已有數年的時間。當裝置技術由0.2 nm進展至 0.1 |jm,柵極氧化層則由〉25 A變薄為< 12 A。為了阻絕硼并降低柵極漏 電流的情形，則將薄膜中氮的含量由25 A氮氧化硅層含〈3。/。增加至12 A 氮氧化硅層含5~10%。當使用一氧化氮(NO)以及二氧化氮(N20)以 形成氮氧化硅柵極介電層時，氮并入介電薄膜而氮氧化物亦同時生成，因 此氮是均勻地分布在薄膜中。若一氧化氮以及氧化亞氮是用于在一升溫狀 態下對 一 既存的二氧化硅層進行退火以形成氮氧化硅，則氮的并入是藉由 在硅基板/氧化層介面形成SiON。后述實例的氮含量(<2% )低于前述實 例的氮含量(4 ~ 5 % )。
近年來，等離子氮化(PN)是用以氮化(將氮并入)柵極氧化層，此 技術于多晶硅柵極/氧化層介面獲得高氮含量，而預防硼滲透至氧化物介電 層中。同時，于等離子氮化制程中，氧化物介電層的主體摻雜些許未解離 氮，藉此減少起始氧化層的等效氧化層厚度(EOT)。此允許在相同的EOT 下，相對于傳統熱制程而可達到較佳的柵極漏電流降低情形。如何將介電 層的EOT限定于〈12 A范圍，并保存良好的通道遷移率(channel mobility) 及驅動電流(ldsat;飽和電流)已成為工業上的一大挑戰。
于高溫下進行的氮氧化硅的氮化后的退火(PNA)制程為一于EOT增 力口的情況下而改善跨導(peak transconductance;其取代通道遷移率)的 消耗的方法，此結果證實于美國專利申請第2004/0175961號，申請曰為 2004年3月4曰，專利名稱為r Two-Step Post Nitridation Annealing For Lower EOT Plasma Nitrided Gate Dielectrics」，其是受讓給應用材剩-7> 司(Applied Materials, Inc.),于此處將其并入以作為參考，并不與本發 明呈現沖突。
于低壓及高溫下，二氧化硅分解為一氧化硅(SiO)， 一氧化硅會自 硅表面去吸附(desorb)而造成一種點蝕(pitting)的現象。
因此，仍須一改良的后退火方法，而用以沉積一氮氧化硅柵極介電層， 而使其具有較薄的EOT及較佳的遷移率，并解決一氧化硅去吸附的問題。
發明內容
本發明的實施例通常提供一形成一 SiOxNy柵極介電層的方法。該方 法包括利用 一 等離子氮化制程而將氮并入 一 介電薄膜中以形成 一 氮氧化硅 薄膜。氮氧化硅薄膜接著進行一等離子后的二階段退火制程；第一階段包 含氮氧化硅薄膜于一第一環境下進行退火，且第一環境包括于一第一溫度 下而氧具有一第一分壓的惰性環境；第二階段包含氮氧化硅薄膜于一第二 環境下進行退火，且第二環境包括于一第二溫度下而氧具有一第二分壓， 其中氧的第二分壓大于氧的第一分壓。于一實施例中，氧的第一分壓介于 1-100毫托，而氧的第二分壓介于0.1 ~ 100托。
于另一實施例中，在等離子后的二階段退火制程之后， 一柵極電極沉 積于氮氧化硅薄膜上。于一實施例中，柵極電極包括一多晶硅薄膜；于另 一實施例中，柵極電極包括一非晶硅薄膜；又另一實施例中，柵極電極包 括一金屬電極。
本發明的實施例亦提供于一整合式制程系統中形成一 SiOxNy柵極介 電層的方法。 一硅基板導入整合式制程系統的第一制程室，則二氧化硅薄 膜形成于基板上；基板轉移至整合式制程系統的一第二制程室，則基板暴 露于一包含氮源的等離子；基板接著轉移至整合式制程系統的一第三制程 室，使基板進行一等離子后的二階段退火制程第一階段包含氮氧化硅薄 膜于一第一環境下進行退火，且第一環境包括于一第一溫度下而氧具有一 第一分壓的惰性環境；第二階段包含氮氧化硅薄膜于一第二環境下進行退
火，且第二環境包括于一第二溫度下而氧具有一第二分壓，其中氧的第二 分壓大于氧的第一分壓。于另一實施例中，等離子氮化制程包括去耦等離 子氮化。
于另一實施例中，形成一 SiOxNy柵極介電層的方法包括于一包括 氨的空氣中加熱一結構，該結構包括一上方含有一氧化硅薄膜的硅基板， 而使氮并入氧化硅薄膜中，接著將該結構暴露于一包含氮源的等離子，以 于基板上形成SiOxNy柵極介電層。
本發明上方所詳述的特征皆可詳細地被了解，而有關于本發明更進一 步的描述可參閱實施例，并摘錄于上方的發明內容中，而部分特征亦繪示 于附圖當中。然而，值得注意的是，附圖僅繪示本發明的一般實施例，但 并非限制本發明的技術范疇，其他等效的實施例亦應屬于本發明。
圖1,繪示一整合式制程系統的上視圖。
圖2，繪示本發明的 一 實施例的流程圖。
圖3,繪示根據本發明的實施例而形成一柵極堆迭的范例順序。 圖4，繪示包括SiOxNy柵極介電層的柵極堆迭的負通道金屬氧化物 半導體(NMOS)驅動電流相對于NMOS柵極漏電流的圖表。
主要元件符號說明
100 整合式制程系統 102 轉移室
103 轉移用機械手臂 104、 106 真空隔絕室
108 冷卻室 110沉積室(或CVD制程室)
114 等離子制程室(或DPN室)116 RTP制程室
118 RTP制程室 302 基板
304 二氧化硅薄膜、氮氧化硅薄膜
306 多晶硅薄膜
具體實施例方式
本發明的實施例包括利用一氮等離子(或是等離子氮化)制程而形成
一包含氮的介電層(如SiON或SiOxNy氮氧化硅)的方法。氮氧化 硅接著進行一等離子氮化后的二階段退火制程，本實施例可允許控制EOT 及氮氧化硅薄膜中的氮濃度曲線。
為便于說明，于下方敘述中是提出多個明確細節以提供對本發明全盤 的了解，然而對于熟習該領域的人，可明確得知本發明在缺乏該些明確細 節下亦可實施。另外，本發明中并未描述明確的裝置結構及方法，但卻不 會使本發明變得無法理解。下方的敘述及圖示是用以說明本發明，而并非 限定本發明。
于一實施例中，是提供一利用等離子氮化制程(如去耦等離子氮化； DPN)而形成氮氧化硅介電膜層的方法。于等離子氮化之后，氮氧化硅則 進行一等離子氮化后的二階段退火(PNA)制程。第一 PNA階段是利用一 惰性試劑與一微量的氧的結合而加密(densify)氮氧化硅；第二 PNA階 段則使用一氧化劑而修改氮濃度曲線。二階段PNA制程使氮朝氮氧化硅的 表面移動，因此基板可更有效阻絕硼。另外，氮濃度曲線則傾向于氮氧化 硅的表面具有一最高值。
于另 一 實施例中，是提供一將利用等離子氮化制程及接續的二階段 PNA制程所形成的氮氧化硅薄膜并入一柵極堆迭以形成一半導體裝置(如 電晶體)的方法。
于另一實施例中， 一在其上方具有二氧化硅薄膜的基板是進行一等離 子氮化制程，以將二氧化硅薄膜轉變為氮氧化硅薄膜。于一實施例中，所 采用的等離子氮化制程為去耦等離子氮化(DPN)，其為一習知技術。DPN 為利用感應耦合(inductive coupling)以產生氮等離子，并將大量氮并入 氧化薄膜的技術。于DPN中，氮離子轟擊一表面薄膜(例如二氧化硅薄 膜)，并破壞二氧化硅薄膜而形成一氮氧化硅薄膜。于一實施例中，DPN 于一具有壓力介于5-20毫托(mTorr)或10-20毫托，而等離子功率為 200-800瓦(Watt)的腔室中進行，且氮氣流入腔室的流速為100-200 sccm。于一實施例中，DPN利用于約10 20 MHz的脈沖射頻等離子制 程，并于5 ~ 15 kHz進行脈沖。DPN制程參數可依照腔室尺寸與空間，以 及介電薄膜的期望厚度而做修改。
有關去耦等離子氮化腔室的其他細節是描述于美國專利申請公開第
2004/0242021號，專利名稱為r Method And Apparatus For Plasma Nitridation Of Gate Dielectrics Using Amplitude Modulated Radio Frequency Energy J ,是受讓給應用材泮牛7>司(Applied Materials, Inc.),
實例包括DPN Centura ,其是購自加州圣克拉拉的應用材料公司。
于一實施例中，氮氧化硅薄膜是進行兩次退火。于第一退火階段中， 氮氧化硅是退火以加密氮濃度，而第一退火階段是于一惰性環境中進行， 利用一惰性氣體如氮、氦、氬或其混合物與一微量氧氣的組合。于一實 施例中，第一退火階段是于等離子氮化制程之后立即進行。于一實施例中， 第一 PNA階段于約700- 1100 。C之間的溫度下進行，舉例來說于100 毫托 800托的壓力下，在溫度介于950 ~ 1100 。C進行1 ~ 120秒，并伴 隨分壓為1 ~ 100毫托(如1毫托~50托)的微量氧氣，而于另一實施 例中，微量氧氣的分壓范圍為1~30毫托。第二 PNA階段是接著在第一 PNA階段之后進行。于一實施例中，在第一PNA階段之后，進行退火的 環境改變為一含有氧化劑(或一含氧試劑)的環境，而氧化劑為如氧、氧/ 氮、氧/氬、氧/氦、氧化亞氮或是一氧化氮。第二 PNA階段是于一 10毫 托~100托的減壓下進行，而溫度則介于900 - 1100。C或是1000 -1050°C，而第二 PNA階段可進行約1 ~ 120秒。于一實施例中，第二PNA 階段的溫度、時間及壓力是經過控制而可達到氮氧化硅的EOT增加0.1 ~ 2A。
于一實施例中，第一 PNA階段與第二 PNA階段兩者皆于單一晶片快 速熱處理(RTP)制程室中進行，而用以執行快速熱退火(RTA)制程。 減壓RTP腔室設備是可購自應用材料公司所制造的XE、 XE Plus或是 Radiance,其可用于進行第一及第二 PNA制程。
較佳的，此處所述的SiOxNy柵極介電層包括至少5% (原子百分比； atomic percent)的氮。于一實施例中，SiOxNy柵極介電層包括5 ~ 15% (原子百分比)的氮。
于結構暴露于等離子并進行退火之后， 一柵極電極(如 一多晶硅層、 一非晶硅層或是一金屬層)沉積于SiOxNy柵極介電層上方而完成一柵極 堆迭。
整合式制程順序
又一實施例中，SiOxNy柵極介電層可于一整合式制程系統(如整合式 半導體制程系統)中而形成于基板上。于上述方法中，基板須待SiOxNy 柵極介電層形成之后才可自整合式制程系統中移出。 一可使用的整合式制 程系統100的實例為Gate Stack Centura 系統(購自加州圣克拉拉的應 用材料公司)，如「圖1 J所示。整合式制程系統100包括一中央轉移室 102、 一轉移用機械手臂103、真空隔絕室104、 106、 一冷卻室108、 一 沉積室110、 一等離子制程室114以及二快速熱處理(RTP)制程室116、 118。沉積室110可以為習知的一傳統化學或物理氣相沉積室而用以形成 一薄膜或一層。于一實施例中，CVD制程室110為一低壓化學氣相沉積室 (LPCVD),如購自應用材料公司的POL丫gen。 RTP制程室116、 118 是于一減壓或超低壓力下(如等于或小于10托)而進行一快速熱退火 (RTA)制程的腔室。
于另一實施例中， 一基板是導入一整合式制程系統中，而一氧化硅薄 膜、一 SiOxNy柵極介電層及一柵極電極則沉積于基板上，而不需將基板 自整合式制程系統中移出。本實施例是參照「第1及2圖J而描述如下。
于整合式制程系統中形成SiOxNy柵極介電層的實施例的制程條件是 與上述形成氧化硅薄膜與SiOxNy柵極介電層的制程條件相同。r圖2J 所示的步驟200及202中，是經由真空隔絕室104或106而將一硅基板導 入整合式制程系統100,并置于RTP制程室116中，而在RTP制程室116 中，氧化硅薄膜則形成于一硅基板上。包括基板及氧化硅薄膜的結構則轉 移至等離子制程室114，該結構于此處暴露于包含一氮源的等離子，以將 氮并入氧化硅薄膜而形成SiOxNy柵極介電層(步驟204及206 ) 該結 構再轉移至RTP制程室116(步驟208)中以進行退火(步驟210及212)。 該結構接著轉移至CVD制程室110 (步驟214 ), —柵極電極(如多晶
硅層或非晶硅層)則沉積于該結構上(步驟216)。該結構接著又經由真 空隔絕室104或106而移出整合式制程系統100。
上述關于「圖1、 2」的實施例，氧化硅薄膜是于一階段中而在RTP 制程室116內形成于基板上，而該結構于另一階段中則在RTP制程室118 中進行退火。于一替代實施例中，可采用單一 RTP制程室而用以形成氧化 硅薄膜，并進行等離子后的二階段退火。
于另一實施例中， 一結構包括一硅基板及其上方的二氧化硅薄膜，并 于整合式制程系統的第一制程室中，在包括氨(NH3)的空氣中進行加熱， 以將氮并入氧化硅薄膜。由于基板于一封閉的整合式制程系統中暴露于一 包含氨的空氣中，則會造成污染的氧氣不會在包含氨的空氣下加熱的過程 中并入該結構。該結構接著轉移至整合式制程系統的第二制程室，并于第 二制程室中暴露于一包含氮源的等離子。將該結構暴露于等離子之后，再 將該結構轉移至整合式制程系統的第三制程室，并于第三制程室中進行退 火。
在該結構以一含氮等離子處理之前，將該結構于一含氨空氣中加熱的
的效能及可靠度。另外，在該結構以等離子處理之前，先將基板于一含氨 空氣中進行加熱所形成的稍厚氧化薄膜，認為其可增進一 PMOS裝置的效 能特性。
r圖3」是繪示根據本發明的實施例而形成一柵極堆迭的范例順序圖。 基板302可為一單晶硅或是一通常用于制造半導體裝置的半導體晶片。于 一實施例中，二氧化硅薄膜304具有約4 ~ 15 A的實際厚度。
于一實施例中，利用一減壓RTP制程室(如r圖1」的整合式制程系 統100的RTP制程室116 )而形成二氧化硅薄膜304。 二氧化硅薄膜304 是以一快速熱氧化反應所形成，其中快速熱氧化反應為一氧化制程，而制 程中的腔室利用照射器而快速加熱并干燥基板表面，以在氧氣存在下形成 一氧化層。硅基板(或晶片)的快速熱氧化反應是利用一伴隨有氧、氧+ 氮、氧+氬、氧化亞氮或是氧化亞氮+氮的氣體混合物的干式快速熱氧化制 程而進行。氣體或是氣體混合物具有約1 ~ 5 slm的總流速。另外，硅基板
的快速熱氧化反應亦可利用一濕式制程進行，如原位蒸氣產生技術 (ln-Situ Steam Generation; ISSG )，并伴隨有例如總流速為1 ~ 5 slm 及含1~13%氫的氧+氫、氧+氫+氮或是氧化亞氮+氬。于一實施例中，用 以形成二氧化硅薄膜的快速熱氧化制程是于約750- 1000 。C的制程溫度 及0.5 ~ 50托的制程壓力下進行約5 ~ 90秒，而所得的二氧化硅介電薄膜 的厚度范圍為4~ 15 A。
于一實施例中，在二氧化硅薄膜304于RTP制程室116形成之后， 基板302則轉移至整合式制程系統100中于一惰性(如氮或氬)環境下 的DPN室114，且轉移室102的壓力與等離子氮化制程的壓力大致相同。 等離子氮化制程將二氧化硅薄膜304暴露于氮等離子，以將氮并入二氧化 硅薄膜304而形成一氮氧化硅薄膜304。于一實施例中，DPN腔室114為 一減壓感應耦合RF等離子反應器，其是能夠容納一惰性等離子，如氮、 氦或氬。
氮氧化硅薄膜304接著于一 RTP制程室(例如整合式制程系統100 的RTP制程室118)進行氮化后的二階段退火(PNA)制程。RTP制程室 118可為一減壓腔室反應器，如應用材料公司的反應器XE、 XEPIus或 是Radiance。 PNA的進行首先于一溫和的氧化環境(惰性環境)，以及 約大于或等于700。C的溫度下，以加密氮等離子處理后的膜層(氮氧化硅 膜層304);接著于一氧化環境以及約大于或等于900。C的溫度下進行第 二次退火。第一PNA階段中，伴有微量氧氣的惰性氣體(如氮或氬)流入 RTP制程室中以加密氮氧化硅薄膜304。于一實施例中，第一 PNA階段 包括于總壓力小于或等于5托下，加熱具有氮氧化硅薄膜304的基板至一 適當退火溫度，約大于或等于700°C。于一實施例中，如氮氣的惰性氣體 以1 slm的流速流入RTP制程室約60- 120秒；而微量的氧氣則以30 sccm的流速流入腔室中，且壓力為5托。在第一 PNA階段之后，RTP制 程室將惰性氣體排出，而供給第二 PNA階段的氧化氣體(如氧氣)則流入 RTP制程室中。溫度則切換至大于或等于900°C。氧化氣體以約1 slm的 總流速流入RTP制程室約15秒。必須了解此處所提及的范例流速僅針對 特定的反應器或制程室尺寸(如200 mm反應器)，流速可根據擁有不
同體積的其他尺寸的反應器而成比例地調整的(增加或減少)。
于一實施例中，在二階段PNA制程之后，氮氧化硅薄膜304接著覆 蓋一導電層，如多晶硅薄膜306。多晶硅薄膜306可于一沉積室中形成， 如r圖1 J整合式制程系統100的沉積室110。除了多晶硅，薄膜306亦 可為非晶硅薄膜或是其他適合的導電材料。再者，如鈦、氮化鈦、鉭、 氮化鉭、鴒、氮化鴒及其他耐火金屬或是其他適合的電極材料皆可沉積于 其上。沉積室110可為一低壓化學氣相沉積室(LPCVD)而并入整合式制 程系統100。在多晶硅薄膜306形成之后，柵極堆迭則轉移至冷卻室108， 再接著轉移至一儲存區域，如真空隔絕室104、 106,以進行進一步的加 工、測試或是其他該領域所熟悉的制程。
必須了解的是，包括柵極介電薄膜以及多晶硅覆蓋薄膜的柵極堆迭可 于多個制程室中形成，而并非一定要并入上述的整合式制程系統100中。 舉例來說，二氧化硅薄膜可先于一腔室中形成，二氧化硅薄膜再于一等離 子氮化腔室中轉變為氮氧化硅，氮氧化硅再接著于一 RTP制程室中以二階 段PNA制程進行退火，而多晶硅薄膜則于相同的RTP制程室中形成于 SiON或是SiOxNy薄膜上方。
后退火SJOyNy柵極介電層的效能
如r圖4J所示，氮氧化硅的二階段后退火過程的第一階段中包括微 量的氧可改善NMOS驅動電流相對于NMOS柵極漏電流的關是。于「圖4J 中，x軸代表NMOS柵極漏電流，而y軸代表NMOS驅動電流。舉例來說， 約10 A的二氧化硅薄膜作為基底氧化層，在等離子氮化之后，采用多種后 退火條件以對薄膜進行退火，比如第一階段包含在氮氣存在下，氧氣分 壓為15毫托，于1000。C下進行30秒的退火，接著，第二階段的氧氣分壓 為10托，而于100(TC下進行15秒的退火；于另一例中，第一階段包括在 氮氣存在下，于15毫托及100(TC下進行15秒的退火，接著，第二階段的 氧氣分壓為1.5托，而于1050。C下進行15秒的退火。于另一例中，第一 階段包括在氮氣存在下，于15毫托及105(TC下進行30秒的退火，接著， 第二階段于0.5托及105CTC下進行15秒的退火。于另一例中，第一階段包括在氮氣存在下，于0.015毫托及100(TC下進行30秒的退火，接著， 第二階段于0.05托及1100。C下進行5秒的退火。如r圖1 J所示，于第 一階段包括微量氧氣的二階段后退火相對于第一階段不包括微量氧氣的二 階段后退火在NMOS ldsat (飽和電流)上改善了 4%。
在不限定本發明特定理論之前提下，確信于等離子氮化后的二階段退 火的第一階段添加微量的氧，可防止會蝕刻及傷害介電層的一氧化硅(SiO) 的形成。
惟本發明雖以較佳實施例說明如上，然其并非用以限定本發明，任何 熟習此技術人員，在不脫離本發明的精神和范圍內所作的更動與潤飾，仍 應屬本發明的技術范疇。
權利要求
1.一種形成氮氧化硅柵極介電層的方法，包括利用等離子氮化制程而將氮并入介電薄膜以形成氮氧化硅薄膜；該氮氧化硅薄膜于第一環境下進行退火，該第一環境包括于第一溫度下而氧氣具有第一分壓的惰性環境；以及該氮氧化硅薄膜于第二環境下進行退火，該第二環境包括于第二溫度下而氧氣具有第二分壓，其中氧氣的該第二分壓大于氧氣的該第一分壓。
2. 如權利要求1所述的方法，其中該第一溫度的范圍為約700 ~iioo°c，而該第二溫度的范圍為約900~ iioo°c。
3. 如權利要求2所述的方法，其中氧氣的該第一分壓介于1 ~100毫 托，而氧氣的該第二分壓介于0.1 ~ 100托。
4. 如權利要求3所述的方法，其中該氮氧化硅薄膜于該第一環境進行 退火的步驟是發生于該第一溫度為約105CTC,而氧氣的該第一分壓為約 15毫托下進行第一時間長度約30秒，該氮氧化硅薄膜于該第二環境進行 退火的步驟是發生于該第二溫度為約1050°C，而氧氣的該第二分壓為約 0.5托下進行第二時間長度約15秒。
5. 如權利要求1所述的方法，其中該氮氧化硅薄膜于該第二環境進行 退火的步驟包括以氧氣或是含氧氣體對該氮氧化硅薄膜進行退火。
6. 如權利要求1所述的方法，其中該介電薄膜為二氧化硅。
7. 如權利要求1所述的方法，其中該氮并入該介電薄膜而形成氮濃度 最高值，而該最高值發生于該氮氧化硅柵極介電層的頂表面。
8. 如權利要求1所述的方法，其中該氮并入該介電薄膜而具有氮濃度 等于或大于5%。
9. 一種形成氮氧化硅柵極介電層的方法，包括 提供一結構，該結構包括形成于硅基板上的二氧化硅薄膜； 將該結構暴露于包括氮源的等離子，而于該基板上形成氮氧化硅薄膜； 該氮氧化硅薄膜于第一環境下進行退火，該第一環境包括在溫度介于700- 1100。C之間，而氧氣具有第一分壓的惰性環境；該氮氧化硅薄膜于第二環境下進行退火，該第二環境包括在介于 900~ 1100。C之間的溫度，而氧氣具有第二分壓，其中該第二分壓大于該 第一分壓；以及沉積;嫩極電極于該氮氧化硅薄膜上。
10. 如權利要求9所述的方法，其中氧氣的該第一分壓介于1-100 毫托，而氧氣的該第二分壓介于0.1 ~ 100托。
11. 如權利要求10所述的方法，其中該氮氧化硅薄膜于該第一環境進 行退火的步驟是發生于第一溫度為約105(TC，而氧氣的該第一分壓為約 15毫托下進行第一時間長度約30秒，而該氮氧化硅薄膜于該第二環境進 行退火的步驟是發生于第二溫度為約1050°C,而氧氣的該第二分壓為約 0.5托下進行第二時間長度約15秒。
12. 如權利要求9所述的方法，其中于該結構暴露于該等離子的步驟 中，氮被并入而使之具有等于或大于5%的氮濃度。
13. 如權利要求9所述的方法，其中該氮氧化硅薄膜于該第一環境而 進行退火的步驟包括該氮氧化硅薄膜于惰性氣體或是惰性氣體的混合物下 進行退火。
14. 如權利要求9所述的方法，其中于氧氣具有該第二分壓的該第二 環境中進行的退火步驟包括該氮氧化硅以氧氣或是含氧氣體而進行退火。
15. 如權利要求9所述的方法，其中該氮氧化硅柵極介電層的厚度等 于或小于9 A。
16. 如權利要求9所述的方法，其中該柵極電極為多晶硅薄膜、非晶 硅薄膜或是金屬電極其中之一 。
17. —種于整合式制程系統中形成氮氧化硅柵極介電層的方法，包括 將包含硅的基板導入該整合式制程系統的第 一制程室； 于該硅基板上形成二氧化硅薄膜； 該基板轉移至該整合式制程系統的第二制程室； 該基板暴露于包含氮源的等離子； 該基板轉移至該整合式制程系統的第三制程室； 該基板于第一環境下進行退火，該第一環境包括在溫度介于700 ~110(TC之間，而氧氣具有第一分壓的惰性環境；以及該基板于第二環境下進行退火，該第二環境包括在溫度介于900-1100。C之間，而氧氣具有第二分壓，其中氧氣的該第二分壓大于氧氣的該 第一分壓。
18. 如權利要求17所述的方法，更包括 該基板轉移至該整合式制程系統的第四制程室；以及 沉積多晶硅層于該基板上。
19. 如權利要求17所述的方法，更包括于該基板暴露于第二等離子后，該基板轉移至位于該整合式制程系統 外的第四制程室；以及沉積多晶硅層于該基板上。
20.如權利要求1所述的方法，其中該等離子氮化制程包括去耦等離 子氮化。
全文摘要
本發明為一種形成氮氧化硅柵極介電層的方法，該方法包括利用一等離子氮化制程而將氮并入一介電薄膜中以形成一氮氧化硅薄膜；氮氧化硅薄膜于一第一環境下進行退火，且第一環境包括一于一第一溫度下而氧氣具有一第一分壓的惰性環境；氮氧化硅薄膜于一第二環境下進行退火，且第二環境包括于一第二溫度下而氧氣具有一第二分壓，并且氧氣的第二分壓大于氧氣的第一分壓。
文檔編號H01L21/31GK101208782SQ200680022981
公開日2008年6月25日 申請日期2006年5月26日 優先權日2005年6月27日
發明者C·S·奧利森 申請人:應用材料股份有限公司