電介質膜的成膜方法

專利名稱：電介質膜的成膜方法
技術領域：
本發明涉及一般的電介質膜的成膜方法，特別是關于低介電常數 的電介質膜的成膜方法。
背景技術：
最近的微細化的半導體裝置，為了電連接基板上形成的數量很大 的半導體元件，使用所謂的多層配線結構。在多層配線結構中，埋設 有配線圖案的層間絕緣膜被多層疊層。 一層的配線圖案通過該層間絕
緣膜中所形成的接觸孔(contact hole)與鄰接層的配線圖案或基板中的 擴散區域相互連接。
所提及的微細化半導體裝置，在層間絕緣膜中，復雜的配線圖案 鄰近而形成。因此，層間絕緣膜中的寄生電容所產生的電信號的配線 延遲成為重要的問題。
為此，特別是在近年來所謂被稱為亞微米或亞0.25微米 (sub-quartermicron)的超微細化半導體裝置中，作為構成多層配線結 構的層間絕緣膜，采用介電常數為3 3.5左右的加F氧化硅膜(SiOF 膜)代替介電常數為4左右的現有氧化硅膜(Si02膜)。
但是，SiOF膜的介電常數的降低也是有限制的，即SiOF基底的 絕緣膜，要達到設計規則在O.lpm以下的同一代的半導體裝置所要求 的、介電常數小于3.0是很困難的。
另一方面，作為介電常數更低的、所謂低介電常數(low-k)絕緣 膜已知有各種材料。但是，在多層配線結構中所使用的層間絕緣膜， 不只介電常數低，還需要具有高機械強度和對熱處理有高穩定性。
SiOCH膜具有充分的機械強度，并且，能夠實現2.5以下的介電 常數。此外，SiOCH膜可以通過適合于半導體裝置的制造過程的CVD 法而形成。因此，SiOCH膜很有希望作為下一代的超高速半導體裝置 所使用的低介電常數層間絕緣膜。
在WO2005 / 045916號公報中記載了多孔質低介電常數膜的形成 技術以有機硅烷氣體為原料通過等離子體CVD法來形成的SiOCH 膜，被氫等離子體處理而改性，通過將膜中的CHx基、OH基釋放到 膜外而降低膜密度。
這樣的多孔質低介電常數膜，在現有的多層配線結構中，微細的 配線使用于靠近以高密度形成的元件基板的層。
另外，最近，在形成有整體配線的上層，也希望使用這樣的多孔 質低介電常數膜。形成有整體配線的層間絕緣膜一般具有lpm或其以 上的膜厚。
另一方面，構成多次配線結構的上層部的層間絕緣膜，由于有必 要載持結合墊(bondingpad)，所以不僅要求較低的介電常數，還要有 較高的彈性模量。但是，現有的低介電常數膜或者其多孔質膜的彈性 模量都很小，所以很難適用于多層配線結構的上層部。
另外， 一般地作為低介電常數層間絕緣膜使用的SiOCH等低介電 常數膜或其多孔質膜，與其較低的密度相關，其密合性也較小。因此， 將這些膜形成在SiC膜、SiN膜或SiCN膜、SiCO膜等蝕刻停止膜上 時，存在容易產生剝離的問題。

發明內容
本發明從上述問題出發，能夠有效解決上述問題。本發明的目的 在于提供一種形成彈性模量得以提高的低介電常數膜的成膜方法和成 膜裝置。另外，提供包括由該成膜方法制造的低介電常數膜的多層配 線結構或者半導體裝置。并且，本發明的其他目的在于提供形成密合 性得以提高的低介電常數膜的成膜方法和成膜裝置。
本發明的SiOCH膜的成膜方法的特征在于具有單元成膜處理工 序，并將該單元成膜處理工序重復進行多次，由此在基板上形成SiOCH 膜，上述單元成膜處理工序包括以有機硅化合物作為原料，利用等 離子體CVD法堆積SiOCH膜要素的堆積工序；和對被堆積的上述 SiOCH膜要素進行氫等離子體處理的氫等離子體處理工序。
根據本發明，將層間絕緣膜等所使用的SiOCH膜(SiOCH多孔質 膜)分成多個SiOCH膜要素而進行成膜，并對每個SiOCH膜要素進
行由氫等離子體處理的改性。因此，作為整體形成厚的SiOCH膜(層 間絕緣膜)時，直到該膜的內部要確實地進行改性處理。因此，與通 過一次的堆積處理和氫等離子體處理形成相同厚度的SiOCH膜(層間 絕緣膜)的情況相比，該膜整體的機械強度特別是彈性模量能夠大大 提咼。
這樣，根據本發明而形成的SiOCH膜(SiOCH多孔質層間絕緣膜) 具有優異的機械強度，因此在該膜中，可以通過嵌入(damocene)法 形成總體配線(global routing)。
例如，在各單元成膜處理工序的堆積工序中，堆積50 400nm膜 厚的SiOCH膜要素。
另外，例如，在各單元成膜處理工序的堆積工序中，將基板溫度 調整為從室溫至200'C的范圍的第一基板溫度，在各單元成膜處理工序 的氫等離子體處理工序中，將基板溫度調整為比第一基板溫度高的第 二基板溫度。
另外，例如，各單元成膜處理工序的堆積工序利用第一基板處理 裝置執行，各單元成膜處理工序的氫等離子體處理工序利用第二基板 處理裝置執行。
另外，在欲形成SiOCH膜的基板的上面，預先形成選自SiC、 SiN、 SiCN和SiCO中的絕緣膜時，在最初的單元成膜處理工序之前，優選 進行氧等離子體工序，對上述絕緣膜的表面進行氧等離子體處理。該 情況下，由于絕緣膜的表面變成電陰性度高的富氧的組成，該絕緣膜 的表面與其上直接堆積的SiOCH膜的密合性提高。
另外，優選的是，在各單元成膜處理工序中，在堆積工序與氫等 離子體處理工序之間，進行氧等離子體工序，對通過該堆積工序堆積 的SiOCH膜要素的表面進行氧等離子體處理。
另外，本發明涉及具有通過上述成膜方法形成的SiOCH膜的多層 配線結構。
或者說，本發明涉及多層配線結構，其特征在于具有由在絕緣 膜上形成的多個SiOCH多孔質膜構成的層間絕緣膜，并在該層間絕緣 膜中形成有配線層。
例如，上述多個SiOCH多孔質膜各自具有50 400nm的膜厚。
另外，例如，上述配線層形成于在上述多個SiOCH多孔質膜的疊 層方向上形成的槽中。
另外，例如，上述層間絕緣膜整體具有7.5GPa以上的彈性模量。
另外，本發明涉及一種半導體裝置，其特征在于包括具有以上 任一特征的多層配線結構。
另外，本發明涉及成膜裝置，其特征在于，
具有
堆積裝置，以有機硅化合物作為原料，利用等離子體CVD法堆積 SiOCH膜要素；
氫等離子體處理裝置，對被堆積的上述SiOCH膜要素進行氫等離 子體處理；和
裝置控制部，控制上述堆積裝置和上述氫等離子體處理裝置，使 得SiOCH膜的成膜方法被實施，該SiOCH膜的成膜方法具有單元成 膜處理工序，并將該單元成膜處理工序反復進行多次，由此在基板上 形成SiOCH膜，上述單元成膜處理工序包括以有機硅化合物作為原 料，利用等離子體CVD法堆積SiOCH膜要素的堆積工序；和對被堆 積的上述SiOCH膜要素進行氫等離子體處理的氫等離子體處理工序。 另外，本發明涉及存儲介質，其特征在于 存儲用于使控制方法在計算機上實施的計算機程序， 該控制方法用于控制成膜裝置，該成膜裝置具有以有機硅化合 物為原料，利用等離子體CVD法堆積SiOCH膜要素的堆積裝置；和 對被堆積的上述SiOCH膜要素進行氫等離子體處理的氫等離子體處理 裝置，
該控制方法控制上述堆積裝置和上述氫等離子體處理裝置，使得 SiOCH膜的成膜方法被實施，該SiOCH膜的成膜方法具有單元成膜處 理工序，并將該單元成膜處理工序反復進行多次，由此在基板上形成 SiOCH膜，上述單元成膜處理工序包括以有機硅化合物作為原料， 利用等離子體CVD法堆積SiOCH膜要素的堆積工序；和對被堆積的 上述SiOCH膜要素進行氫等離子體處理的氫等離子體處理工序。


圖1A至圖1D是說明本發明第一實施方式的成膜方法的圖。
圖2E至圖2F是說明本發明第一實施方式的成膜方法的圖。
圖3是表示在本發明第一實施方式的成膜方法中，堆積SiOCH膜
要素時使用的基板處理裝置的構成的圖。
圖4是表示在本發明第一實施方式的成膜方法中，改性SiOCH膜
要素時使用的基板處理裝置的構成的圖。
圖5是圖4的基板處理裝置中平面天線板的主視圖。
圖6是表示通過本發明第一實施方式的成膜方法所得到的SiOCH
多孔質膜的機械強度的圖。
圖7是表示通過本發明第二實施方式的成膜方法所得到的半導體
裝置的構成的截面圖。
圖8A至圖8C是說明本發明第三實施方式的成膜方法的圖。 圖9D至圖9F是說明本發明第三實施方式的成膜方法的圖。 圖IOG至圖IOI是說明本發明第三實施方式的成膜方法的圖。 圖IIA至圖IIC是說明本發明第四實施方式的成膜方法的圖。 圖12是表示通過本發明第四實施方式所得到的SiOCH膜的密合
強度的圖。
圖13A是表示在比較對照例的底膜中的元素分布曲線(profile) 的圖。
圖13B是表示在本發明第四實施方式的底膜中的元素分布曲線的圖。
圖14是表示用于實施本發明各實施方式的成膜方法的組件型基板 處理裝置的構成例的圖。
圖15是表示控制圖14的組件(cluster)型基板處理裝置的控制裝
置的構成例的圖。
具體實施例方式
<第一實施方式>
圖1A至圖1D和圖2E至圖2F是說明本發明第一實施方式的成膜 方法的圖。圖3是表示在本實施方式的成膜方法中，堆積SiOCH膜要 素時使用的平行平板型等離子體基板處理裝置的構成的圖。
如圖1A所示，在SiC或SiN等的非氧化物絕緣膜l上，使用圖3 所示的平行平板型等離子體基板處理裝置11，供給有機硅化合物三甲 基硅垸(3MS)氣體和氧氣作為原料氣體，由此形成約400nm膜厚的 SiOCH膜要素2。這里，絕緣膜1是對SiOCH膜要素2具有蝕刻選擇 性的膜。在絕緣膜l下形成有硅基板等任意結構。
如圖3所示，平行平板型等離子體基板處理裝置11具有由被陽極 氧化處理的鋁等導電性材料構成的處理容器12。處理容器12的內部氣 氛是通過排氣口 13，由渦輪分子泵等排氣裝置14進行排氣。在處理裝 置12的內部設置有保持例如半導體晶片、LCD基板、玻璃基板等被處 理基板W的基座17，該基座17支撐在大致圓柱狀的基座支撐臺16上。 基座17也具有平行平板型等離子體基板處理裝置11的下部電極的功 能。在基座支撐臺16與基座17之間設置有陶瓷等的絕緣體18。另外， 處理容器12接地。
在基座支撐臺16的內部設置有致冷劑流路19。在基板處理過程 中，使致冷劑循環于致冷劑流路19中，從而控制基座17和其上所載 置的被處理基板W使之達到所期望的溫度。
另外，在處理容器12的側壁設置有閘閥15。在閘閥15處于開放 狀態時，可以將被處理基板W搬入或搬出處理容器12。
排氣裝置14還與除害裝置36連接。除害裝置36具有將排氣裝置 14中所排出的來自處理容器12的排出氣體無害化的功能。例如，除害 裝置36是通過規定的催化劑將氣氛氣體燃燒或者熱分解而變成無害物 質的裝置。
在基座支撐臺16設置有用于交接被處理基板W的升降銷20，該 升降銷20通過升降機構(沒有圖示)進行自由升降。另外，在基座17 的上面中央部形成有凸圓板狀部分。并且，在該凸圓板狀部分上設置 有與被處理基板W相對應的形狀的靜電卡盤(沒有圖示)。基座17上 載置的被處理基板W，通過向靜電卡盤施加直流電壓而被靜電吸附在 該靜電卡盤上。
第一高頻電源21通過第一匹配器22與基座17連接。第一高頻電 源21可以施加例如0.1 5MHz的頻率的高頻功率。從第一高頻電源 21向基座17施加該高頻功率，由此促進被處理基板W的等離子體處
理。但是，關于高頻電源21所記載的上述特征不是本發明必須的要件。 另外，在基座17的上方，與基座17大致平行地設置有噴淋頭23 該噴淋頭23與基座17上載置的被處理基板W相對。在噴淋頭23的 與基座17相對的面上設置有由鋁等構成的電極板25，該電極板25設 置有多個氣體供給孔24。噴淋頭23通過電極支撐體26被支撐在處理 容器12的頂部。在噴淋頭23的內部形成有另外的致冷劑流路27。在 基板處理過程中，通過使致冷劑循環于致冷劑流路27，使得噴淋頭23 維持在所期望的溫度。
在噴淋頭23上連接有氣體導入管28。氣體導入管28通過未圖示 的各自的質量流量控制器和閘閥等，與保持三甲基硅烷(3MS: (CH3)3SiH)原料的三甲基硅垸源29、保持氧氣的氧氣源30和保持氬 (Ar)氣的Ar氣源31相連接。
來自上述氣體源29 31的原料氣體和處理氣體，通過氣體導入管 28，供給到在噴淋頭23內部形成的中空部(未圖示)，并在其中混合。 并且，通過噴淋頭23的氣體供給孔24，供給到被處理基板W表面附 近的處理空間。
第二高頻電源32通過第二匹配器33與噴淋頭23連接。第二高頻 電源32，將13 150MHz范圍的頻率的第二高頻功率供給到噴淋頭23。 由于供給這樣高的頻率的第二高頻功率，噴淋頭23具有上部電極的功 能。由此，在處理容器12內形成有高密度等離子體。
圖3的平行平板型等離子體基板處理裝置11具有用于控制該處理 裝置11整體動作的控制部34。控制部34由具有MPU(Micro Processing Unit)、存儲器等的微型計算機控制裝置構成。按照規定的處理順序控 制平行平板型等離子體基板處理裝置11的各部的程序被存儲在存儲器 中，按照該程序控制平行平板型等離子體處理裝置ll的各部。
由此，在圖1A的工序中，將處理容器12內部的處理壓設定為100Pa 的壓力，將基板溫度設定為25°C，三甲基硅烷(3MS)氣體和氧氣， 與Ar氣一起，分別以100sccm、 100sccm和600sccm的流量被供給， 并且以27.12MHz的頻率供給250W的第二高頻功率。由此，SiOCH 膜要素2以680nm/分鐘的堆積速度被堆積。
這樣形成的SiOCH膜要素2，在該膜要素中含有大量的有機官能
基，例如CH3基、CH2基、OH基。由此，SiOCH膜要素2具有4.0以 下優選為3.0 4.0的介電常數。
接著，在本實施方式中，在圖1B的工序中，對于具有圖1A所示 的結構的被處理基板W，利用圖4和圖5所示的微波等離子體處理裝 置50，通過被等離子體激發的氫自由基改性上述SiOCH膜，形成 SiOCH組成的多孔質膜2A。
如圖4所示，微波等離子體處理裝置50包括形成有處理空間51A 的處理容器51。在處理容器51的處理空間51A內設置有保持被處理 基板W的基板保持臺52。處理容器51在排氣口 51C處連接有作為壓 力調整機構的APC51D和排氣裝置51E。由此，以包圍基板保持臺52 的形式形成的空間51B的氣氛可以通過APC51D和排氣裝置51E進行 排氣。
在基板保持臺52上設置有加熱器52A。加熱器52A是由電源52C 通過驅動線路52B被驅動。
在處理容器51上設置有基板搬入/搬出口 51g以及與此協作的閘 閥51G。由此，通過基板搬入/搬出口 51g，被處理基板W被搬入處 理容器51內，或者搬出處理容器51。
在處理容器51的上部，對應于被處理基板W的載置位置，形成 有開口部。該開口部被由石英玻璃構成的頂板53堵住。而且，相對于 基板保持臺52、在上方位置的處理容器51側壁部埋入有氣體環54， 該氣體環在其外周側設置有氣體入口 ，在內周側設置有與上述氣體入 口連通的多個噴嘴開口部。氣體環54的多個噴嘴開口部以大致相同的 間隔配置。
這里，頂板53具有微波窗的功能。在頂板53的上部設置有作為 徑向線隙縫天線(radialline slot antenna)發揮作用的大致平坦的微波 天線55。也可以使用喇叭形天線(horn antenna)代替微波天線。
如上所述，在圖4的例中，采用作為徑向線隙縫天線(mdial line slot antenna)發揮作用的微波天線55。具體地講，微波天線55包括大致平 坦的導體部55A和平面天線板55C。在大致平坦的導體部55A的開口 側，隔著由石英或氧化鋁構成的滯波板55B設置有平面天線板55C。 如圖5所示，在平面天線板55C上形成有多個隙縫55a、 55b。
而且，微波天線55與由外部導波路56A和內部導波路56B構成 的同軸導波管56結合。具體地講，外部導波路56A與微波天線55的 導體部55A連接，內部導波路56B貫通滯波板55B與平面天線板55C 連接。
內部導波路56B通過模式變換部110A與矩形截面的導波路110B 連接。該導波路110B通過阻抗匹配器111與微波源112結合。由此， 在微波源112形成的微波，通過矩形導波管110B和同軸導波管56，供 給到微波天線55。
另外，在圖4的構成例中，在導體部55A上設置有冷卻單元55D。
另外，參照圖5，詳細地說明徑向線隙縫天線的構成。圖5是平面 天線板55C的主視圖。在圖5的例中，平面天線板55C的隙縫55a、 55b分別是長槽狀，鄰接的兩個隙縫55a、 55b配置在大致正交的方向 上(大致成"T"字形)，這些隙縫55a、 55b的對(組)被配置成三重 同心圓狀。而且，在其內側以傾斜狀態配置有一重更短的隙縫。
從同軸導波管56向該徑向線隙縫天線供給微波，微波在該天線中 一邊沿徑向擴散一邊傳播。此時，微波的波長由滯波板55B被壓縮。 并且，微波從隙縫55a、 55b —般沿與平面天線板55C大致垂直的方向， 以圓偏振波的形式放射。
另外，如圖4所示，在微波等離子體處理裝置50中，Ar等稀有氣 體源IOIA、氫氣源IOIH、氧氣源101O通過各自的質量流量控制器 (MFC) 103A、 103H、 1030和各自的閥門104A、 104H、 1040、 105A、 105H、 1050以及共用閥門106與氣體環54連接。如上所述，在氣體 環54上，與基板保持臺52的周方向同樣，形成有多個氣體導入口。 由此，Ar氣體、氫氣和氧氣同樣地導入到處理容器內的處理空間51A。
在微波等離子體處理裝置50運轉時，處理容器51內的處理空間 51A通過排氣口 51C進行排氣，設定成規定的壓力。另一方面，氫氣 和氧氣從氣體環54與Ar氣體一起被導入處理空間51A內。這時，可 以用Kr、 Xe、 Ne等稀有氣體代替Ar氣。
另外，頻率為幾GHz例如2.45GHz的微波，從微波源112通過微 波天線55導入到處理空間51A。其結果，在被處理基板W的表面附 近，等離子體密度為10H 10"/cmS的高密度等離子體被激發。
這樣，由通過上述天線導入的微波所激發的等離子體以0.2 7eV 或者其以下的低電子溫度為特征。其結果，在微波等離子體處理裝置 50中，可以避免被處理基板W或處理容器51內壁的損傷。而且，伴 隨著等離子體激發所形成的自由基，沿著被處理基板W的表面流動、 迅速地被排出處理空間51A，所以可以抑制自由基之間的相互再結合。 因此，即使在45(TC以下的低溫，也能夠進行極相同效果的基板處理。
對于圖1B的工序來說，在如上說明的微波等離子體處理裝置50 的處理容器51內，導入具有圖1A的結構的被處理基板W。并且，微 波等離子體處理裝置50，在267Pa的壓力、40(TC的基板溫度下，以 1000sccm的流量供給氫氣，以500sccm的流量供給Ar氣，并且以2000W 的功率供給頻率為2.45GHz的微波，進行4分鐘的SiOCH膜要素2的 改性處理。
這樣的改性處理的結果是SiOCH膜要素2中的有機官能基、OH 基被氫自由基置換。由于被置換的有機官能基(CHx)、 OH基被釋放， 所以SiOCH膜要素2變換成SiOCH多孔質膜要素2A。
這樣得到的SiOCH多孔質膜要素2A具有2.0 2.5的介電常數。
接下來，在圖1C的工序中，在SiOCH多孔質膜要素2A上，與圖 1A的工序同樣，以大約400nm的膜厚，形成與SiOCH膜要素2同樣 的下一個SiOCH膜要素3。
接下來，在圖1D的工序中，與圖1B的工序同樣，對SiOCH膜要 素3進行改性處理。由此，形成SiOCH多孔質膜要素3A。
另外，在圖2E的工序中，在SiOCH多孔質膜要素3A上，與圖 1A的工序同樣，以大約400nm的膜厚，形成與SiOCH膜要素2同樣 的下一個SiOCH膜要素4。
接下來，在圖2F的工序中，與圖1B的工序同樣，對SiOCH膜要 素4進行改性處理。由此，形成SiOCH多孔質膜要素4A。
圖6是表示這樣形成的3層結構SiOCH多孔質膜的機械強度的圖。 膜的機械強度根據納米壓痕(nanoindentation)法測定。上述3層結構 的例子對應于記作400nmX3L的數據(△)。整體的膜厚為1.2pm。
在圖6中，記作l.OpmX 1L的數據( )是對應于1層結構的SiOCH 多孔質膜的數據，記作400nmX4L的數據(▲)是對應于4層結構的 SiOCH多孔質膜(整體的膜厚為1.6pm)的數據。
圖6中所示的任一種情況，成膜處理和改性處理與參照圖1A和圖 1B所說明的內容同樣地執行。并且，在圖6中，縱軸表示按壓力，橫 軸表示試驗壓頭的侵入深度。
參照圖6，膜厚為l.Opm的單層結構的SiOCH膜的情況，膜的彈 性模量為4.9GPa，與此相對，整體膜厚為1.2pm的3層結構的疊層膜 的情況，彈性模量增加到7.9GPa。整體膜厚為1.6pm的4層結構的情 況，彈性模量增加到7.5GPa。
從圖6的結果可知，通過等離子體CVD處理和氫等離子體改性處 理，形成SiOCH多孔質膜的情況下，順次形成較薄的SiOCH膜要素， 在各SiOCH膜要素的成膜時，都進行氫等離子體改性處理，由此，形 成整體膜厚超過lpm的厚的SiOCH多孔質膜，即使在該情況下，膜整 體的彈性模量都得到很大提高。這是因為通過對每一薄層進行成膜， 將圖1B的氫等離子體處理浸透到膜內部的緣故。
另外，在圖1A至圖2F的工序中，各SiOCH膜要素的成膜優選膜 厚為50 400nm的范圍。例如，在圖1A、圖1C、圖2E的各成膜工序 中形成的SiOCH膜要素的膜厚如果超過400nm而增加，氫等離子體處 理就不能充分遍及膜內部，所以得到的膜整體的彈性模量就會降低。 而且，SiOCH膜要素的膜厚如果不足50nm，等離子體處理產生的膜的 致密化就會過度，那么介電常數就會增大。 <第二實施方式>
圖7是通過本發明的第二實施方式的成膜方法得到的半導體裝置 70的構成的截面圖。
如圖7所示，該半導體裝置70包括硅基板71。在硅基板71上， 由STI (shallow trench isolation)型元件分離結構711，劃出由p型或n 型井構成的元件區域71A。該元件區域71A，在硅基板71的表面上， 隔著柵絕緣膜72形成有柵電極73 。
另外，在柵電極73的兩側的硅基板71上形成與上述井逆導電型 的擴散區域71a、 71b。擴散區域71a、 71b與柵絕緣膜72和柵電極73
一起形成晶體管。
另外，在硅基板71上，以覆蓋柵電極73的方式，形成有TEOS
等氧化硅膜74。在氧化硅膜74中，分別對應于擴散領域71a、 71b， 形成W栓塞(plug) 74A、 74B。
在氧化硅膜74上，交互地疊層有由SiC、 SiN、 SiCN、 SiOC等構 成的蝕刻停止膜75、 77、 79、 81、 83、 85和有機絕緣膜、SiOCH膜等、 或由這些多孔質膜構成的低介電常數層間絕緣膜76、 78、 80、 82、 84。
在層間絕緣膜76中形成與W栓塞74A、 74B分別接觸的Cu配線 圖案76A、 76B (Cu配線圖案76A、 76B貫通蝕刻停止膜75)。另夕卜， 在層間絕緣膜80中，通過雙鑲嵌(dual damascene)法形成與Cu配線 圖案76A和76B分別接觸的Cu配線圖案80A、 80B。 Cu配線圖案80A 具有貫通蝕刻停止膜79、層間絕緣膜78和蝕刻停止膜77，并與Cu配 線圖案76A接觸的插塞(viaplug)部78A。同樣地，Cu配線圖案80B 具有貫通蝕刻停止膜79、層間絕緣膜78和蝕刻停止膜77，并與Cu配 線圖案76B接觸的插塞部78B。
同樣地，在層間絕緣膜84中，通過雙鑲嵌(dual damascene)法形 成與Cu配線圖案80A和80B分別接觸的Cu配線圖案84A、 84B。 Cu 配線圖案84A具有貫通蝕刻停止膜83、層間絕緣膜82和蝕刻停止膜 81，并與Cu配線圖案80A接觸的插塞部82A。同樣地，Cu配線圖案 84B具有貫通蝕刻停止膜83、層間絕緣膜82和蝕刻停止膜81，并與 Cu配線圖案80B接觸的插塞部82B。
如上所述，Cu配線圖案76A、 76B形成多層配線結構761的一個 配線層，Cu配線圖案80A、 80B (包括插塞78A、 78B)形成另一個配 線層，另夕卜，Cu配線圖案84A、 84B (包括插塞82A、 82B)也形成另 一個配線層。
層間絕緣膜76、 78、 80、 82、 84優選分別具有100nm左右的膜厚。 在這些膜內擴展的Cu配線圖案76A、 76B、 80A、 80B、 84A、 84B (包 括插塞78A、 78B、 82A、 82B)，在各自的膜內以lOOnm以下例如90nm
的設計規則形成圖案。
在圖7中，關于這些Cu配線圖案(包括Cu插塞)，圖中沒有表示 出隔離金屬(barriermetal)膜。但是，在實際的結構中，在Cu配線圖 案上形成由Ta等高熔點金屬或者Ta/TaN等高熔點金屬及其導電性氮 化物構成的隔離金屬膜。
其次，在圖7的半導體裝置中，在層間絕緣膜84上形成由SiC、 SiN、 SiCN或者SiON構成的蝕刻停止膜85。并且，在蝕刻停止膜85 上，按照圖1A至圖2F的工序，疊層各膜厚為50 400nm的SiOCH 多孔質膜86 88，并形成絕緣膜851。
并且，在絕緣膜851中，利用嵌入(damocene)法，構成總體配 線的Cu配線圖案或者Al配線圖案86A、 86B,分別通過隔離金屬膜 86a、 86b以例如290nm的設計規則而形成。該設計規則比多層配線結 構76I平緩。
最上層的SiOCH多孔質膜88被SiN鈍化(passivation)膜89覆 蓋。并且，圖7的蝕刻停止膜85與圖1A的絕緣膜1對應。而且，圖 7的SiOCH多孔質膜(層間絕緣膜)86、 87、 88與圖1A至圖2F的 SiOCH多孔質膜2A、 3A、 4A分別對應。
鈍化膜89的一部分上形成有用于使配線圖案86A露出的開口部， 在該開口部上形成有Al電極墊89A。
根據以上的本實施方式，絕緣膜851由3層的SiOCH多孔質膜86 88的疊層而形成。因此，絕緣膜85I如參照圖6所說明的，具有很強 的機械強度。所以，絕緣膜85I能夠載持連接有電極墊的總體配線。
<第三實施方式〉
圖8A至圖8C、圖9D至圖9F以及圖10G至圖101是說明本發明 第三實施方式的成膜方法的圖。在這些圖中，與先前說明的部分對應 的部分，標記相同的參照符號，省略說明。
圖8A的工序對應于圖1A的工序。在絕緣膜1上，利用等離子體 CVD法，在與參照圖1A說明的條件相同的條件下，形成SiOCH膜要 素2。
接下來，在圖8B的工序中，停止供給三甲基硅烷氣體，在圖3的 平行平板型等離子體基板處理裝置11中，在例如100Pa的壓力、25°C 的基板溫度下，向SiOCH膜要素2的表面，以100sccm的流量供給氧 氣，以600sccm的流量供給Ar氣體，以250W的功率向噴淋頭23供 給頻率為27.12MHz的高頻波。由此，進行氧等離子體處理。從而形成 厚度為10nm左右的富氧的致密層2a。
接下來，在圖8C的工序中，以與參照圖1B所說明的條件相同的
條件，對具有圖8B所示的結構的被處理基板進行氫等離子體處理。由 此，SiOCH膜要素2以在表面殘留致密層2a的狀態被改性處理，從而 變成多孔質膜2A。
在本實施方式中，圖8C的改性處理工序中，來自SiOCH膜要素2 的有機官能基(CHx)或者OH基的釋放是通過致密層2a以被控制的 速率發生的。因此，能夠抑制伴隨有機官能基或OH基的釋放而使 SiOCH膜要素2收縮。由此，能夠實現更低密度的低介電常數膜。
并且，在圖9D至圖9F的工序中，對具有圖8C所示結構的被處 理基板反復進行圖8A至圖8C的工序。并且，在圖10G至圖10I的工 序中，對具有圖9F所示結構的被處理基板反復進行圖8A至圖8C的 工序。
根據本實施方式，在通過氫等離子體處理形成空孔時，能夠抑制 SiOCH膜的收縮。并且，通過反復形成上述的SiOCH多孔質膜，如先 前參照圖6所說明的，能夠得到機械強度優異的SiOCH多孔質膜。
<第四實施方式>
圖IIA至圖IIC是說明本發明第四實施方式的成膜方法的圖。在 這些圖中，與先前說明的部分對應的部分，標記相同的參照符號，省 略說明。
圖11B的工序對應于圖1A的工序，圖11C的工序對應于圖1B的 工序。
在本實施方式中，圖IIA的工序的特征在于，作為圖11B的工序 (圖1A的工序)的前處理，在圖3的平行平板型基板處理裝置ll中， 對由SiC、 SiN、 SiCN或者SiOC構成的絕緣膜1的表面實施氧等離子 體處理。在該氧等離子體處理之后，進行圖11B的工序和圖11C的工 序、即圖1A的工序和圖1B的工序。
圖12關于根據本實施方式所得的SiOCH多孔質膜2A的密合強 度，與省略圖11A的前處理工序的情況相比較而進行表示。在圖12中， 標記"無前處理"的試樣對應于不進行圖11A的前處理工序的試驗。 另外，標記"無BRF"和"有BRF"的試樣分別表示在進行圖11A的
氧等離子體處理工序時，不施加基板偏壓的情況和施加基板偏壓的情 況。密合強度通過m-ELT (modified edge lift-off test)法測定。
關于更具體的處理條件，在"無BRF"的實驗中，圖11A的工序， 使用圖3的平行平板型等離子體處理裝置11，在267Pa的壓力、45°C 的基板溫度下，以200sccm的流量供給氧氣，以500W的功率向噴淋 頭23供給27.12MHz的高頻波，并進行30秒鐘。這時，不向基座17 供給高頻功率。
與此相對，在"有BRF"的實驗中，圖11A的工序，以50W的功 率向基座17供給頻率為2MHz的高頻基板偏壓，其他的條件與"無 BRF"的實驗條件相同。
從圖12的結果可知，在圖IIB的堆積工序之前進行圖IIA的前處 理工序，由此SiOCH多孔質膜2A相對于絕緣膜1的密合強度與不進 行這樣的前處理的情況相比提高一成左右。另外，在進行前處理的情 況下，施加基板偏壓，密合強度多少會再提高一些。
圖13A是表示在不進行圖11A的前處理工序時(比較例)，絕緣 膜1 (底膜)的表面部分的XPS (原子分布)曲線的圖，圖13B是表 示在進行圖IIA的前處理工序時(第四實施方式)，絕緣膜l (底膜) 的表面部分的XPS (原子分布)曲線的圖。
在圖13A和圖13B中，縱軸表示Si、碳、氮、氧的原子濃度，橫 軸表示從膜表面開始算起的深度。另外，在圖12、圖13A和圖13B的 各實驗中，基底的絕緣膜l由市售的SiCN膜形成。
在不進行前處理時，如圖13A所示，在基板表面部分稍微看到氧 濃度的上升(存在自然氧化膜)。與此相對，在進行圖IIA的前處理的 情況下，如圖13B所示，可以看到基板表面部分的氧濃度的顯著增大， 同時，可以觀察到C濃度和N濃度的急劇減少。這表示在作為SiCN 膜的絕緣膜1的表面部分，富氧的即含有大量Si-0鍵的類似于Si02 的組成的區域形成為層狀，而Si-C鍵或Si-N鍵幾乎消失。
Si的電陰性度為1.8， C的電陰性度為2.5，氮的電陰性度為3.0。 另一方面，氧的電陰性度為3.5。據此，S-O鍵與Si-C鍵或者Si-N鍵 比較，可知為電活性。參照圖12進行說明，由圖IIA的前處理而引起 的SiOCH多孔質膜2A的密合力的提高反映了上述效果。
這里，例如在制作圖7的結構時，優選在SiOCH膜86的堆積之 前，對蝕刻停止膜85的表面進行氧等離子體處理。由此，能夠提高絕
緣膜851的密合強度。在此，蝕刻停止膜85并不限定于SiCN膜，可 以是SiC膜、SiN膜和SiCO膜。
另外，圖11A的工序，沒有必要與進行圖11B的堆積工序同樣， 在平行平板型等離子體基板處理裝置中進行，也可以在其他的基板處 理裝置中進行。
并且，關于先前的各實施方式中所說明的氫等離子體處理(參照 圖1B、圖1D、圖1F、圖11C等)，沒有必要一定在圖4和圖5所示的 微波等離子體處理裝置中進行。例如，也可以將這些氫等離子體處理 在圖3的平行平板型等離子體基板處理裝置11中執行。此時，等離子 體處理工序是在與SiOCH膜的堆積工序不同的基板溫度下實施的，所 以設置兩個平行平板型等離子體基板處理裝置11，將這些與真空基板 搬送室結合，即適合使用所謂的組件型基板處理系統。或者，也可以 將圖3的平行平板型等離子體基板處理裝置11和圖4的微波等離子體 處理裝置50，與真空搬送室結合，構成組件型基板處理系統。
<第五實施方式>
圖14是表示用于實施本發明各實施方式的成膜方法的組件型基板 處理裝置的構成例的圖。
圖14的組件型基板處理裝置200具有設置有圖中沒有表示的基板 搬送機構的真空搬送室201。負載鎖定室202A、 202B分別通過閘閥 202a、 202b與真空搬送室201結合。另外，圖3的平行平板型等離子 體基板處理裝置11作為處理室203，通過閘閥203a與真空搬送室201 結合。并且，圖4和圖5的微波等離子體處理裝置50作為處理室204， 通過閘閥204a與真空搬送室201結合。
另外，在圖14的組件型基板處理裝置200上設置有控制裝置210。 控制裝置210，控制基板搬送機構，將被導入到負載鎖定室202A或負 載鎖定室202B的被處理基板，最初通過真空搬送室201搬送到處理室 203。然后，在平行平板型等離子體基板處理裝置11中，如圖1A或圖 8A和圖8B等所說明，實施成膜處理(堆積處理)。這時，控制裝置 210具有圖3所示的控制部34的功能。
接著，由于控制裝置210的控制，被處理基板從處理室203通過 真空搬送室201 (和閘閥203a、 204a)搬送到處理室204。并且，在微
波等離子體處理裝置50中，如圖IB或圖8C等所說明，實施氫等離子 體處理。
并且，根據需要，由于控制裝置210的控制，平行平板型等離子 體基板處理裝置11和微波等離子體處理裝置50反復進行圖1C至圖 2F (或者圖8D至圖101)的工序。
圖15概略地表示控制裝置210的構成例。
圖15的控制裝置210由通用的計算機構成，具有系統總線(system bus) 210A。在系統總線210A上結合有CPU211、存儲器212、硬盤驅 動器213、鍵盤、鼠標、顯示器等輸入輸出單元214、與網絡215N連 接的網絡接口215、與組件型基板處理裝置200連接的控制接口216。
在CPU211的控制下，處理器(processor)可讀介質(存儲介質) 2MA上所記錄(存儲)的基板處理裝置200的控制程序代碼，由輸入 輸出單元214讀取，再被收納在硬盤驅動器213中。然后，根據需要， CPU211讀出收納在硬盤驅動器213中的控制程序代碼，并在存儲器 212中展開。然后CPU211按照在存儲器212中展開的程序代碼，通過 控制接口 216控制基板處理裝置200 (的各裝置要素)。
另外，在圖15的控制裝置210中，可以代替利用(執行)處理器 (processor)可讀介質(存儲介質)214A上所存儲的控制程序代碼， 而利用(執行)從網絡215N上下載的與上述相同的控制程序代碼。
另外，在圖15的控制裝置210中，也可以通過網絡215N控制基 板處理裝置200。
以上，對本發明的優選實施方式進行了說明，但本發明并不局限 于特定的實施方式。在權利要求記載的范圍內，本發明可以做各種各 樣的變形。
例如，作為堆積SiOCH膜要素時使用的基板處理裝置的等離子體 源，使用平行平板型等離子體發生裝置，但是也可以使用ICP(Inductive Coupling Plasma)型等離子體發生裝置、ECR (Electron Cyclotron Resonance)型等離子體發生裝置。
權利要求
1.一種SiOCH膜的成膜方法，其特征在于具有單元成膜處理工序，并將該單元成膜處理工序反復進行多次，由此在基板上形成SiOCH膜，所述單元成膜處理工序包括以有機硅化合物為原料，利用等離子體CVD法堆積SiOCH膜要素的堆積工序；和對被堆積的所述SiOCH膜要素進行氫等離子體處理的氫等離子體處理工序。
2. 如權利要求1所述的成膜方法，其特征在于 在各單元成膜處理工序的堆積工序中，堆積50 400nrn膜厚的SiOCH膜要素。
3. 如權利要求1或2所述的成膜方法，其特征在于 在各單元成膜處理工序的堆積工序中，將基板溫度調整為從室溫至20(TC的范圍的第一基板溫度，在各單元成膜處理工序的氫等離子體處理工序中，將基板溫度調 整為比第一基板溫度高的第二基板溫度。
4. 如權利要求3所述的成膜方法，其特征在于-各單元成膜處理工序的堆積工序利用第一基板處理裝置執行， 各單元成膜處理工序的氫等離子體處理工序利用第二基板處理裝置執行。
5. 如權利要求1 4中任一項所述的成膜方法，其特征在于 在欲形成SiOCH膜的基板的上面，預先形成選自SiC、 SiN、 SiCN和SiCO中的絕緣膜，在最初的單元成膜處理工序之前，進行氧等離子體工序，對所述 絕緣膜的表面進行氧等離子體處理。
6. 如權利要求1 5中任一項所述的成膜方法，其特征在于 在各單元成膜處理工序中，在堆積工序與氫等離子體處理工序之 間，進行氧等離子體工序，對通過該堆積工序堆積的SiOCH膜要素的 表面進行氧等離子體處理。
7. —種成膜裝置，其特征在于， 具有-堆積裝置，以有機硅化合物作為原料，利用等離子體CVD法堆積SiOCH膜要素；氫等離子體處理裝置，對被堆積的所述SiOCH膜要素進行氫等離 子體處理；和裝置控制部，控制所述堆積裝置和所述氫等離子體處理裝置，使得SiOCH膜的成膜方法被實施，該SiOCH膜的成膜方法具有單元成 膜處理工序，并將該單元成膜處理工序反復進行多次，由此在基板上 形成SiOCH膜，所述單元成膜處理工序包括以有機硅化合物作為原 料，利用等離子體CVD法堆積SiOCH膜要素的堆積工序；和對被堆 積的所述SiOCH膜要素進行氫等離子體處理的氫等離子體處理工序。
8. —種存儲介質，其特征在于 存儲用于使控制方法在計算機上實施的計算機程序， 該控制方法控制成膜裝置，該成膜裝置具有以有機硅化合物為原料，利用等離子體CVD法堆積SiOCH膜要素的堆積裝置；和對被 堆積的所述SiOCH膜要素進行氫等離子體處理的氫等離子體處理裝 置，該控制方法控制所述堆積裝置和所述氫等離子體處理裝置，使得 SiOCH膜的成膜方法被實施，該SiOCH膜的成膜方法具有單元成膜處 理工序，并將該單元成膜處理工序反復進行多次，由此在基板上形成 SiOCH膜，所述單元成膜處理工序包括以有機硅化合物作為原料， 利用等離子體CVD法堆積SiOCH膜要素的堆積工序；和對被堆積的 所述SiOCH膜要素進行氫等離子體處理的氫等離子體處理工序。
9. 一種多層配線結構，其特征在于具有由在絕緣膜上形成的多個SiOCH多孔質膜構成的層間絕緣 膜，并在該層間絕緣膜中形成有配線層。
10. 如權利要求9所述的多層配線結構，其特征在于所述多個SiOCH多孔質膜各自具有50 400nm的膜厚。
11. 如權利要求9或10所述的多層配線結構，其特征在于 所述配線層形成于在所述多個SiOCH多孔質膜的疊層方向上形成的槽中。
12. 如權利要求9 11中任一項所述的多層配線結構，其特征在 于所述層間絕緣膜整體具有7.5GPa以上的彈性模量。
13. —種半導體裝置，其特征在于 具有權利要求9 12中任一項所述的多層配線結構。
全文摘要
本發明提供一種SiOCH膜的成膜方法，其特征在于，具有單元成膜處理工序，并將該單元成膜處理工序反復進行多次，由此在基板上形成SiOCH膜，所述單元成膜處理工序包括以有機硅化合物為原料，利用等離子體CVD法堆積SiOCH膜要素的堆積工序；和對被堆積的所述SiOCH膜要素進行氫等離子體處理的氫等離子體處理工序。
文檔編號H01L23/522GK101103447SQ200680002218
公開日2008年1月9日 申請日期2006年12月5日 優先權日2005年12月5日
發明者井出真司, 大島康弘, 柏木勇作 申請人:東京毅力科創株式會社