專利名稱：導體－電介質結構及其制造方法
技術領域：
本公開涉及導體-電介質結構及其制造方法。具體地，本公開涉及制造BEOL(后段制程)互連結構的方法。本公開一般涉及減少金屬化(metallization)內不連續，例如空隙或裂縫的產生的新工藝。根據本公開，采用犧牲籽晶層以防止下面的鍍敷籽晶層被氧化。
背景技術：
在半導體技術的制造期間，在半導體襯底例如硅襯底上依次沉積和構圖各種材料的膜。對于后段制程(BEOL)處理，這些材料包括用于互連結構的金屬化層、用于絕緣和覆蓋的介電層，以及用于防止互連氧化和擴散的阻擋層。對互連金屬化的當前選擇是以雙鑲嵌方法制造的銅。電介質材料包括通過使用硅烷(SiH4)或原硅酸四乙酯(TEOS)前體的等離子體增強化學氣相沉積(PECVD)沉積的氧化硅，或通過用于高性能互連應用的化學氣相沉積(CVD)沉積的有機硅酸鹽玻璃或硼磷硅酸鹽玻璃(BPSG)。有機硅酸鹽玻璃可以是其致密形式或包括孔隙的形式。
阻擋層的選擇包括鉭、氮化鉭、氮化鎢、釕、銥和鈦以及這些金屬的合金。
隨著臨界尺寸(CD)的減小，對于擴散阻擋和Cu鍍敷籽晶沉積來說，由物理氣相沉積(PVD)技術導致的保形和覆蓋問題變得更差。這反過來會在鍍敷期間導致填充問題例如中心和邊緣空隙，其會引起可靠性問題和成品率下降。關于該問題的一種方法是減小PVD材料的總厚度，并利用用作擴散阻擋和鍍敷籽晶的襯里(liner)材料的單層。關于上述問題的另一方法是使用化學氣相沉積(CVD)或原子層沉積(ALD)，與常規PVD技術相比它們得到更好的階梯覆蓋和保形。
這種材料的一個實例是釕(O.Chyan et al，“Electrodeposition ofCopper Thin Film on RutheniumA Potential Diffusion Barrier forCopper Interconnects”，J.Electrochem.Soc.，150(5)，p.C347，2003)。然而，對于Ru上鍍敷Cu存在的問題是在暴露到空氣時Ru表面被氧化的趨向，這會引起電導率(以及可能地附著力)降低，導致差的鍍敷。除了已構圖的結構極差的填充之外，Cu與表面氧化物的不充分附著還產生電遷移和應力可靠性問題。已經建議通過使用例如形成氣體和氫等離子體暴露以在鍍敷前減少表面氧化物的工藝，來解決這個問題。這些技術的缺點包括1)在再次生長表面氧化物之前必須被鍍敷的還原晶片內存在時間窗口(等待時間)，以及2)由還原工藝所需的儀器(tooling)引起的提高了的制造成本，以及增加了的原始工藝時間。
希望有與現有的鍍敷工具和鍍敷工藝兼容的可以消除或至少最小化在互連內部的鍍敷空隙的方法。
發明內容
本公開可以至少最小化在互連部件內部的鍍敷空隙。
具體地，本公開的一個方面涉及一種制造互連結構的方法，包括以下步驟提供包括其中具有已構圖部件的介電層的結構；在過孔中所述介電層上沉積鍍敷籽晶層；在所述過孔中所述鍍敷籽晶層上沉積犧牲籽晶層；通過轉向(reverse)鍍敷減小所述犧牲籽晶層的厚度；以及在所述已構圖部件中所述犧牲籽晶層上鍍敷導電金屬。
本發明的另一方面涉及一種結構，其包括其中具有已構圖部件的介電層；在所述已構圖部件中所述介電層上的鍍敷籽晶層；以及位于所述鍍敷籽晶層上所述已構圖部件中的不連續犧牲籽晶層。
通過下面詳細的說明，本公開的其它目的和優點對于本領域技術人員將變得顯而易見，在下面詳細的說明中，通過對最佳實施方式的示例，僅僅示出和描述了優選實施例。應認識到，本公開能夠采用其它和不同的實施例，且其多個細節能夠在各方面進行修改，而不脫離本公開。因此，本說明書被認為是說明性的而不是限制性的。
相信本公開的特征是新穎的，且本公開的基本特征將在所附權利要求中具體提出。附圖僅僅用于說明的目的。然而，就其組織和操作方法而言，本公開本身可以參考結合附圖的進行的以下詳細說明來得到更好的理解，在這些附圖中圖1-5、7和8是本公開的制造工藝的各階段的結構的示意性截面圖。
圖6是示例了對電阻率的原位監測的曲線圖。
圖9是示例了由在未來節點中減小的CD引起的空隙的示意性截面圖。
具體實施例方式
為了便于理解本公開，參考附圖。
考慮到在現有技術中的問題和不足，本公開提供了一種可以減少金屬化內的不連續例如空隙或裂縫的產生的結構。
圖1示例了一種結構，其包括層間電介質16、位于在電介質16中的槽中的阻擋層18，以及位于阻擋層18上方的導電層17。標號10和20表示分別位于層間電介質材料14中的單鑲嵌蝕刻斷面和雙鑲嵌蝕刻斷面。標號11表示在單鑲嵌蝕刻斷面10中的溝槽。標號12表示在雙鑲嵌蝕刻斷面20中的溝槽，而標號13表示過孔。帽層15存在于層間電介質16上、在阻擋層18和部分導電層17上方。
典型的絕緣或電介質材料14和16包括二氧化硅(SiO2)、磷硅酸鹽玻璃(PSG)、硼摻雜的PSG(BDPSG)或原硅酸四乙酯(TEOS)，更典型地為其介電常數小于3.9的低k電介質例如SILK(從Dow Chemical可得)、SiCH(商品名為BLOK從AMAT可得)、SiCOH(商品名為Coral從Novellus可得、商品名為Black Diamond從AMAT可得、以及商品名為Auora從ASM可得)，SiCHN(商品名為N Blok從IBM可得)、CVD碳摻雜的氧化物、多孔CVD碳摻雜的氧化物、多孔和非多孔有機硅酸鹽、多孔和非多孔有機旋涂聚合物。
典型的帽層的實例是SiCOH、Blok、SiO2、NBlok、Si3N4和旋涂倍半硅氧烷(silsesquioxanes)。帽層約為10nm至60nm。帽層15的功能是用于防止互連材料17擴散到介電層14中。
一些阻擋層18的實例是鉭、氮化鉭、鈦、氮化鈦、鎢、氮化鎢、釕、錸、鈷、鉬、鉻、銥、鉑、硅、碳、鋯、鈮、銠、鈀；它們的混合物和它們的合金。以上金屬的合金可以包括各種合金材料例如但不局限于O、S、N、B和P。并且，阻擋層18可以包括多個相同和/或不同組分的層。
更典型的阻擋層是鎢、鈦、鉭、它們的氮化物、Ru和它們的合金。阻擋層18典型地通過化學氣相沉積(CVD)或濺射例如物理氣相沉積(PVD)或離子化的物理氣相沉積(IPVD)沉積而成。
阻擋層典型地具有約8nm到80nm的厚度。
導電材料典型地是Cu、Cu合金、Al、Al合金、Ag、Ag合金、Au、Au合金、W或W合金，更典型地是含Cu的導電材料(例如Cu和Cu合金)。典型地，在美國專利公開2004/178078 A1中公開了用于Cu和Cu合金的鍍敷槽，這里引入其內容作為參考。
參考圖2，其中在層間電介質(ILD)14和導電層17的暴露部分上方的結構上沉積擴散阻擋層和鍍敷籽晶層21。擴散阻擋和鍍敷籽晶層21典型地包括釕和/或銥。并且，層21可以包括多個層例如Ru和Ta和/或TaN；Ir和Ta和/或TaN；Ru和TiSiN；以及Ir和TiSiN。
典型地通過用于Ru、Ir和TaN的CVD或ALD沉積層21。雖然PVD沉積技術也可用于Ru、Ir和TaN的沉積。
層21典型地具有約2nm到80nm，更典型地約4nm到20nm的厚度。
在鍍敷籽晶層21上方沉積如圖3中示出的相對厚的犧牲籽晶層31。犧牲籽晶層31典型地為Cu或Cu合金，并典型地通過PVD沉積。
提供層31以防止或至少最小化對層21的氧化。在與鍍敷層21相同的真空下操作的平臺上沉積犧牲籽晶層31，以便在兩種膜的沉積之間沒有空氣暴露，從而在沉積的層21的表面上沒有氧。平臺包括幾個沉積室，其中室之間的晶片運輸在真空下進行，其間沒有空氣暴露。
犧牲籽晶層31典型地具有約3nm到約100nm，更典型地約5nm到約50nm的厚度。其需要足夠厚，以最小化不連續和/或針孔的幾率，這些不連續和針孔可使下伏層21被氧化。
在單個平臺中沉積層21和31以后，然后將晶片移動到用于犧牲層31的厚度減薄工藝和將導電材料沉積為已構圖部件的另一平臺。在厚度減薄工藝和導電材料沉積工藝期間，整個晶片被完全地浸入鍍敷槽中。
如圖4中所示，通過使用轉向鍍敷工藝減小犧牲籽晶31的厚度以產生減薄的層41。轉向鍍敷工藝包括使鍍敷槽中的電流轉向。在授予Datta并轉讓給該申請的受讓人國際商業機器公司的美國專利5,486,282中描述了典型的轉向鍍敷工藝，這里引入其全部內容作為參考。減薄包括化學蝕刻，從而在一個實例中，二價銅離子與銅反應以形成亞銅離子。因為犧牲籽晶層31的厚度減薄工藝和導電層71的沉積工藝在同一鍍敷槽內進行，并且在這些工藝期間晶片被完全浸入鍍敷槽中，因此完全地防止了下伏層21暴露到空氣中。
減薄的犧牲層典型地小于層31的50％，更典型地小于層31的20％。
在更典型的工藝中，可以繼續轉向鍍敷以產生不連續的犧牲籽晶層51。不連續的犧牲籽晶層51典型地為1nm到約10nm厚，并覆蓋下伏層21的至少約30％。
如圖6中所示，在轉向鍍敷工藝期間可以監測晶片的電阻率，以確定何時獲得層41的希望厚度。
然后在圖7中所示，典型地通過無電或電鍍敷覆蓋沉積導電互連71以填充開口11、12和13。典型的互連材料71是Cu、Cu合金如CuAl、Al、Al合金如AlCu、Ag、Ag合金、Au、Au合金、W和W合金，其中Cu和Cu合金更典型。適當的無電和電鍍敷槽為已知的，不需要在此描述。(然而，如果可能，可以提供一些參考)。在授予Andricacos等的美國序列號No.09/348,632和美國專利號No.6,331,237 B1中公開了典型的技術，這里引入其整個內容作為參考。因為犧牲籽晶層31的厚度減薄工藝和導電層71的沉積工藝在同一鍍敷槽中進行，并且在這些工藝期間晶片被完全浸入鍍敷槽中，因此完全防止了下伏層21暴露到空氣中。
如圖8中所示，然后例如通過化學機械拋光(CMP)平坦化該結構以除去互連材料71的多余部分。用于CMP的典型漿料包含研磨顆粒例如氧化鋁、氧化硅、氧化鈰、氧化鋯或二氧化鈦，以及氧化劑例如硝酸鐵、碘酸鉀、硝酸鈰銨、鐵氰化鉀、硝酸銀、次氯酸鈉、高氯酸鉀、高錳酸鉀或過氧化氫。
前述說明書示例和描述了本公開。另外，本公開僅僅示出和描述了優選實施例，但如上所述，應理解，本公開可以在各種其它組合、修改和環境中使用，且可以在這里表達的發明構思的范圍內，進行與以上內容和/或相關領域的技術或知識相應的修改和變化。這里描述的上述實施例還旨在解釋申請人所知的最佳模式，并使得本領域的技術人員能夠利用在這些或其它實施例中并具有具體應用或其用途所需的各種修改的公開。因此，本發明并不旨在將本發明限制為在此公開的形式。并且，所附的權利要求旨在被解釋為包括可選實施例。
在該說明書中引用的所有公開和專利申請都被引入作為參考，并且為了任何和所有目的，好像每個單獨的公開或專利申請都被具體地和單獨地標明作為參考而被引入。
權利要求
1.一種制造導體-電介質互連結構的方法，包括以下步驟提供包括其中具有已構圖部件的介電層的結構；在所述已構圖部件中所述介電層上沉積鍍敷籽晶層；在所述已構圖部件中所述鍍敷籽晶層上沉積犧牲籽晶層；通過轉向鍍敷減小所述犧牲籽晶層的厚度；以及在所述已構圖部件中所述犧牲籽晶層上沉積導電材料。
2.根據權利要求1的方法，其中所述結構包括單或雙鑲嵌結構或兩者。
3.根據權利要求1的方法，其中所述鍍敷籽晶層包括Ru或Ir或兩者。
4.根據權利要求1的方法，其中所述犧牲籽晶層包括Cu或Cu合金。
5.根據權利要求1的方法，其中所述鍍敷籽晶層包括Ru和Ta和/或TaN；Ir和Ta和/或TaN；Ru和TiSiN；以及Ir和TiSiN。
6.根據權利要求1的方法，其中所述犧牲籽晶層的厚度為約3nm到約100nm。
7.根據權利要求1的方法，其中將所述犧牲籽晶層的厚度減小到原厚度的至少50％。
8.根據權利要求1的方法，其中減小所述犧牲籽晶層的厚度以提供不連續的犧牲籽晶層。
9.根據權利要求1的方法，其中所述導電材料選自Cu、Al、Ag、Au、W以及它們的合金。
10.根據權利要求1的方法，其中所述導電材料包括Cu或Cu合金。
11.根據權利要求1的方法，還包括平坦化所述導電材料。
12.根據權利要求1的方法，其中所述鍍敷籽晶層通過化學氣相沉積(CVD)或原子層沉積(ALD)技術沉積。
13.根據權利要求1的方法，其中所述犧牲籽晶層通過物理氣相沉積(PVD)或化學氣相沉積(CVD)或原子層沉積(ALD)技術沉積。
14.根據權利要求13的方法，其中所述犧牲籽晶層在沉積所述鍍敷籽晶層的同一平臺中沉積。
15.根據權利要求1的方法，其中所述導電材料通過無電或電鍍敷沉積，并在其中所述犧牲層被減薄的同一鍍敷槽中進行。
16.根據權利要求1的方法，其中所述結構還包括位于所述介電層和阻擋層上方的帽層。
17.一種結構，包括其中具有已構圖部件的介電層；在所述已構圖部件中所述介電層上的鍍敷籽晶層；以及位于所述鍍敷籽晶層上所述已構圖部件中的不連續犧牲籽晶層。
18.根據權利要求17的結構，其中所述鍍敷籽晶層包括Ru或Ir或兩者。
19.根據權利要求17的結構，其中所述犧牲籽晶層包括Cu或Cu合金。
20.根據權利要求17的結構，還包括在所述犧牲籽晶層上的導電互連。
全文摘要
通過以下步驟制造導體－電介質互連結構提供包括其中具有已構圖部件的介電層的結構；在所述已構圖部件中所述介電層上沉積鍍敷籽晶層；在過孔中所述鍍敷籽晶層上沉積犧牲籽晶層；通過轉向鍍敷減小所述犧牲籽晶層的厚度；以及在所述已構圖部件中所述犧牲籽晶層上鍍敷導電金屬。并且提供其中具有過孔的介電層；在已構圖部件中所述介電層上鍍敷籽晶層；以及位于所述已構圖部件中的不連續犧牲籽晶層。
文檔編號H01L23/522GK1971876SQ200610163558
公開日2007年5月30日 申請日期2006年11月14日 優先權日2005年11月23日
發明者D·L·拉思, 楊智超, S·波諾斯, K·K·H·黃 申請人:國際商業機器公司