基底絕緣膜的形成方法

專利名稱：基底絕緣膜的形成方法
技術領域：
本發明涉及具有良好界面特性的絕緣膜的形成方法。進一步說，本發明涉及對絕緣膜照射基于下述處理氣體的等離子體，從而提高該絕緣膜和基底材料之間的界面特性的方法，其中，所述處理氣體至少包括含有氧原子的氣體。本發明的改性方法尤其可適于使用在所謂的高介電常數材料中。
背景技術：
本發明一般可廣泛應用于制造半導體或半導體裝置以及液晶器件等電子器件材料中，但這里為了便于說明，以半導體裝置(器件)的背景技術為例進行說明。
在以硅為主的用于半導體或電子器件材料的基底材料上實施氧化膜的形成、通過CVD等的成膜以及蝕刻等各種處理。近年來，隨著半導體裝置的微型化以及對高性能的要求，(例如，在漏電電流這一點上)對更高性能的絕緣膜的使用顯著增加。這是由于即使在以往的集成度比較低的器件中實際上沒有問題的漏電電流，在近年來的微型及/或高性能的設備中，也有可能產生嚴重的問題。尤其是在始于近年的、稱為ubiquitous社會(將無論何時何地都連接在網絡上的電子器件作為介質的信息化社會)中的便攜式電子設備的發展中，低耗電功率器件是必須的，所以，降低該漏電電流是非常重要的課題。
典型的是，例如，若在開發第二代MOS晶體管的基礎上，追求高性能的硅LSI的微型化，則會產生漏電電流增大，耗電功率也增大的問題。因此，為了在追求性能的同時減少耗電功率，需要不增加MOS晶體管的柵極漏電(柵漏)電流就能夠提高晶體管的特性。
為了滿足這樣的要求，提出了各種方案(例如硅氧化膜的改性、氮氧化硅膜SiON的使用)，但其有效方法之一是開發使用了高介電常數材料的絕緣膜。因為通過使用這種高介電常數材料可以期望作為由SiO2電容量換算出來的膜厚的EOT(有效氧化物厚度)的薄膜化。
然而，當實際上通過CVD(化學氣相沉積法)等來形成這種所期望的具有優秀特性的絕緣膜時，尤其是在實用性極高(例如，相比較而言薄到12A(埃))的絕緣膜中，難以在該絕緣膜和作為其基底的電子器件用基底材料之間得到良好的界面特性。
用于解決該課題的一個有效方法是在基底材料上形成極薄(例如10A以下)的基底膜后，在該基底膜上形成絕緣膜。然而，采用以往的熱氧化技術或者等離子體氧化技術(通過這些技術是難以控制薄膜厚度的)，在控制成膜速度和面內均勻性的同時直接在電子器件用基底材料上形成薄基底膜是極為困難的。

發明內容
本發明的目的是提供一種消除了上述現有技術的缺點的基底膜的形成方法。
本發明的其他目的是提供一種在絕緣膜和電子器件用基底材料之間的界面上，形成應該使晶體管特性提高的優質基底膜的方法。
本發明人的創新研究成果是，并不是如以往那樣在電子器件用基底材料上形成基底膜后，形成絕緣膜(例如，高介電常數材料膜)，而在電子器件用基底材料上一旦形成絕緣膜(例如，高介電常數材料膜)，就使基于處理氣體的等離子體透過該絕緣膜，并在該絕緣膜-基底材料界面上形成基底膜，其中所述的處理氣體至少含有包括氧原子的氣體，可以看出其用于達成上述目的是極其有效。
本發明的基底膜的形成方法是基于上述理論的，更詳細地說，其特征在于，對配置于電子器件用基底材料上的絕緣膜的表面照射基于處理氣體的等離子體，從而在該絕緣膜和電子器件用基底材料的界面上形成基底膜，其中所述的處理氣體至少含有包括氧原子的氣體。
根據本發明中，還可以提供電子器件用材料，至少包括電子器件用基底材料、配置于該基底材料上的基底膜和配置于該基底膜上的絕緣膜，其特征在于，所述基底膜是通過來自所述絕緣膜一側的等離子體照射而形成的膜。
在具有上述結構的本發明的基底膜的形成方法中，等離子體活性粒子(例如氧反應粒子)從絕緣膜表面一側透過該絕緣膜，到達絕緣膜-基底材料界面，并在該界面附近形成基底膜。在本發明中，與在電子器件用基底材料上直接形成基底膜相比，因為易于控制成膜速度(即成膜時間的控制)，所以容易進行該基底膜的膜厚控制，以及/或者提高基底膜的面內的均勻性。


圖1(a)(b)是表示可通過本發明的基底絕緣膜形成方法而制造的半導體裝置的一個例子的垂直剖面模式圖；圖2是表示用于實施本發明的基底絕緣膜形成方法的半導體裝置的一個例子的平面模式圖；圖3是表示可在本發明的基底絕緣膜的形成方法中使用的平面天線(RLSA；也稱為隙縫平板天線或者SPA)等離子體處理單元的一個例子的垂直剖面模式圖；圖4是表示可在采用本發明基底絕緣膜形成方法的裝置中使用的RLSA的一個例子的平面模式圖；圖5是表示可在本發明的基底絕緣膜的形成方法中使用的加熱反應爐單元的一個例子的垂直剖面模式圖；圖6是表示形成有柵極氧化膜和柵極絕緣膜的硅襯底表面的一個例子的剖面模式圖；圖7是表示向襯底表面上進行等離子體處理的一個例子的剖面模式圖；圖8是表示高介電常數材料成膜的一個例子的剖面模式圖；圖9是表示向高介電常數材料表面進行等離子體處理的一個例子的剖面模式圖；圖10是表示向高介電常數材料膜上形成柵極電極的一個例子的剖面模式圖；圖11是表示形成MOS電容器的一個例子的剖面模式圖；圖12是表示通過離子射入(注入)形成源極、漏極的一個例子的剖面模式圖；圖13是表示根據本發明而得到的MOS晶體管結構的一個例子的剖面模式圖；圖14是表示在通過RLSA氧化工序而形成的氧化膜和HfSiO膜上實施了氧化工序處理時的導電膜厚(Teq)隨氧化時間變化的圖表；圖15是表示在通過RLSA氧化工序而形成的氧化膜和HfSiO膜上實施了氧化工序處理時的導電膜厚(Teq)和導電膜厚均勻性隨氧化時間變化的圖表。
具體實施例方式
下面，根據需要在參照附圖的同時對本發明進行更具體的說明。在以下記載中，如果沒有特別的說明，那么表示定量比值的“部”以及“％”都表示質量基準。
(基底膜的形成方法)在本發明中，向配置在電子器件用基底材料上所配置的絕緣膜的表而照射基于下述處理氣體的等離子體，從而在該絕緣膜和電子器件用基底材料的界面上形成基底膜，其中，所述處理氣體至少包括含有氧原子的氣體。
(絕緣膜)雖然對構成在本發明中可使用的絕緣膜的材料沒有做特別的限制，但是從實用的MOS晶體管這一點來看，可優選使用從下述組中所選擇的一種或兩種以上的物質，其中，所述組由低介電常數的SiO2、SiON，高介電常數的SiN，以及后述的高介電常數的物質構成。
(高介電常數材料)雖然對可在本發明中使用的高介電常數材料沒有做特別的限制，但是從MOS晶體管的實用級別的趨向這一點來看，k(介電常數)的值為8以上，10以上更好。
這種高介電常數材料，例如可優選使用從Al2O3、ZrO2、HfO2、Ta2O5及ZrSiO、HfSiO等硅酸鹽、ZrAlO等鋁酸鹽所組成的組中所選擇出的一種或兩種以上。
(電子器件用基底材料)對可在本發明中使用的上述電子器件用基底材料沒有做特別的限制，從而可以從公知的電子器件用基底材料的一種或者兩種以上的組合中適當地進行選擇使用。作為這種電子器件用基底材料的例子，如可列舉出半導體材料、液晶器件材料等。作為半導體材料的例子，如可列舉出以單結晶硅為主要成分的材料、高性能(high paformance)CMOS等。
(底層膜)只要可以使上述絕緣膜的界面特性提高，所以對基底膜的組成、膜厚以及積層的形態等就沒有特別的限制。從晶體管特性這一點來看，可優選使用基底氧化膜作為基底膜。
這種基底氧化膜優選具有6～12A的厚度，具有6～8A的厚度更好。
(處理氣體條件)在本發明的基底膜制造過程中，從所應該形成的基底膜的特性這一點來看，可優選使用下述條件。
稀有氣體(例如Kr、Ar、He或者Xe)300～2000sccm，1000～2000sccm更好；O21～500sccm，10～300sccm更好；溫度室溫(25℃)～500℃，250～500℃更好，250～400℃尤其好；壓力3～500Pa，7～260Pa更好；微波1～5W/cm2，2～4W/cm2更好，2～3W/cm2尤其好。
(熱處理(annealing))在本發明中，在進行完上述的改性后，根據需要，還可以對絕緣膜進行熱處理。雖然對該熱處理條件沒有做特別的限制，但是從晶體管特性這一點來看，可優選使用含有O2氣體及/或N2氣體的處理氣體。下面表示的是可在本發明中優選使用的條件的一例。
(優選的熱處理條件)稀有氣體(例如Kr、Ar、He或Xe)0～5000sccm，0～1000sccm更好；O210～1000sccm，10～100sccm更好；N21000～5000sccm，1000～3000sccm更好；溫度室溫(25℃)～1050℃，600～1050℃更好；壓力100～101kPa，1k～101kPa更好；雖然對可在本發明中使用的等離子體沒有做特別限制，但是從可容易得到均勻的薄膜這一點來看，優選使用電子溫度比較低且高密度的等離子體。
(優選的等離子體)可在本發明中優選使用的等離子體的特性如下。
電子溫度0.5-2.0eV密度1E10～5E12/cm3等離子體密度的均勻性±10％(平面天線部件)在本發明的電子器件材料的制造方法中，通過具有多個隙縫的平面天線部件照射微波，從而形成電子溫度低且密度高的等離子體。在本發明中，因為使用具有這種優秀特性的等離子體來形成基底膜，所以可以減小等離子體損傷，且可以在低溫下完成高反應率的工序。而且，在本發明中，(與使用以往的等離子體的情況相比)通過平面天線部件照射微波，可以得到易于形成優質基底膜的優點。
根據本發明可以形成優質基底膜。因此，通過在該基底膜上形成其他層(例如電極層)，易于形成特性優良的半導體裝置的結構。
(基底膜的優選特性)根據本發明可以如下述那樣易于形成具有優選特性的基底膜。
(半導體結構的優選特性)雖然對本發明的方法應適用的范圍沒有做特別限制，但是可通過本發明而形成的優質基底膜，可尤其優選作為MOS結構的柵極絕緣膜來利用。
(MOS半導體結構的優選特性)可通過本發明而形成的極薄且優質的基底膜，可尤其優選作為半導體裝置的絕緣膜(尤其是MOS半導體結構的柵極絕緣膜)來使用。
根據本發明，可以如下述那樣容易地制造具有優選特性的MOS半導體結構。此外，當評價通過本發明而形成的基底膜的特性時，例如，形成文獻(VLSI器件物理岸野正剛、小柳光正著丸善P62～63)中所記載的那樣的標準的MOS半導體結構，從而可以通過評價其MOS的特性來代替評價上述基底膜的特性。這是因為在這種標準的MOS結構中，構成該結構的基底膜的特性給MOS特性以強烈的影響。
(制造裝置的一種方式)下面，對本發明制造方法的優選的一種方式進行說明。
首先，關于可通過本發明的電子器件材料的制造方法而制造的半導體裝置的結構的一例，一邊參照圖1(a)(b)，一邊說明具有將柵極絕緣膜用作絕緣膜的MOS結構的半導體裝置。
參照圖1(a)，在該圖1(a)中，參照標號1是硅襯底，11是場氧化膜，2是柵極絕緣膜，13是柵極電極。參照圖1(b)，柵極絕緣膜2由基底氧化膜21和高介電常數物質22構成。如上所述，根據本發明的制造方法可以形成極薄的優質基底氧化膜21。
在該例中，該高質量的基底氧化膜21最好由硅氧化膜(以下稱“SiO2膜”)構成，其中，所述硅氧化膜的形成為在將高介電常數物質成膜之后，在包括O2及稀有氣體的處理氣體存在的條件下，經由具有多個隙縫的平面天線部件向以Si為主要成分的被處理基底材料上照射微波，從而形成等離子體，并利用該等離子體在所述高介電常數物質和襯底的界面間形成所述硅氧化膜。在使用這樣的基底SiO2膜時，如后所述，具有以下特征Si/柵極絕緣膜界面特性(例如，界面能級)良好，且易于得到良好的柵極漏電特性。
(制造方法的一種方式)接下來，對配置有這種柵極絕緣膜2、柵極電極13的電子器件材料的制造方法進行說明。
圖2是表示用于實施本發明電子器件材料的制造方法的半導體制造裝置30整體結構的一例的簡圖(平面模式圖)。
如圖2所示，大約在該半導體制造裝置30的中央配置有用于搬運晶片W(圖2)的搬運室31，此外，圍繞著該搬運室31的周圍，還設有用于對晶片進行各種處理的等離子體處理單元32、33；用于進行各處理室間連通/切斷操作的兩個負載鎖定(load lock)單元34及35；用于進行各種加熱操作的加熱單元36；以及用于對晶片進行各種加熱處理的加熱反應爐47。此外，加熱反應爐47也可以與上述半導體制造裝置30分開而獨立設置。
在負載鎖定單元34、35的橫向上還分別設有用于進行各種預冷和冷卻操作的預冷單元45、冷卻單元46。
在搬運室31的內部設有搬運臂37及38，從而可以在所述各單元32～36之間搬運晶片W(圖3)。
在負載鎖定單元34及35的圖中前面一側設有裝載臂(loader arm)41及42。這些裝載臂41及42，進而，可以在其前面一側所設的盒式臺43上所設置的四個盒子44之間將晶片W取出放入。
此外，作為圖2的等離子體處理單元32、33，兩個同型的等離子體處理單元被并列設置。
而且，這些等離子體處理單元32及單元33可以一起更換為單室型CVD處理單元，也可以在等離子體處理單元32或者33的位置上設置一個或者兩個單室型CVD處理單元。
當等離子體處理是兩個時，例如，可以在處理單元32中進行了氧化處理之后，再在處理單元33中進行氮化處理的方法；也可以在處理單元32及33中并列進行氧化處理和氮化處理。
(等離子體處理裝置的一種方式)圖3是可在柵極絕緣膜2的成膜過程中使用的等離子體處理單元32(33)的垂直方向的剖面模式圖。
參照圖3，參照標號50是例如由鋁形成的真空容器。在該真空容器50的上面形成有比襯底(例如晶片W)大的開口部分51，而且為了堵住該開口部分51，還設有例如由石英或氮化鋁等電介質構成的扁平圓柱狀的蓋板54。在作為該蓋板54下表面的真空容器50的上部側壁上，例如在沿其圓周方向均勻配置的16處位置上設有氣體供給管72，并從該氣體供給管72將處理氣體均勻地供給到真空容器50的等離子體區域P附近，其中所述處理氣體包括O2和從稀有氣體、N2以及H2等中所選擇的一種以上的氣體。
在蓋板54的外側，經由具有多個隙縫的平面天線部件，如由銅板形成的平面天線(RLSA)60，形成高頻率電源部分，并設有連接在微波電源部分61上的波導路徑63，其中所述微波電源部分61產生例如2.45GHz的微波。該波導路徑63由下述部件組合而成下邊緣被連接在RLSA 60上的扁平圓形波導管63A；一端被連接在所述圓形波導管63A的上表面的圓柱形波導管63B；該圓柱形波導管63B的上表面所連接的同軸波導轉換器63C；以及一端被成直角地連接在所述同軸波導轉換器63C的側面，而另一端被連接在微波電源部分61上的矩形波導管63D。
在所述圓柱形波導管63B的內部，將由導電性材料構成的軸部分62同軸設置，即，使其一端連接在RLSA 60上表面的大約中央部分，另一端連接在圓柱形波導管63B的上表面，因此，該波導管63B構成了同軸波導管。
此外，在真空容器50內，相對蓋板54設有晶片W的載物臺52。在該載物臺52內，內置有未圖示的調溫部分，由此，該載物臺52具有作為加熱板的功能。此外，真空容器50的底部與排氣管53的一端連接，且該排氣管53的另一端連接在真空泵55上。
(RLSA的一種方式)
圖4是表示可在本發明的電子器件材料的制造裝置中使用的RLSA 60的一例的平面模式圖。
如該圖4所示，對于該RLSA 60，在其表面上形成有多個隙縫60a、60a、……呈同心圓狀。各隙縫60a是長方形的通槽，且如下設置鄰接的縫隙之間彼此垂直相交，大致呈字母“T”字形。隙縫60a的長度和排列間隔根據由微波電源部分61所產生的微波的波長來確定。
(加熱反應爐的一種方式)圖5是表示可在本發明的電子器件材料的制造裝置中使用的加熱反應爐47的一例的垂直方向的剖面模式圖。
如圖5所示，加熱反應爐47的處理室82形成了如由鋁等構成的可氣密結構。在處理室82內設有加熱機構和冷卻機構，雖然它們在該圖5中被省略了。
如圖5所示，在處理室82的上部中央連接有用于導入氣體的氣體導入管83，從而處理室82的內部與氣體導入管83的內部被連通。而且，氣體導入管83還連接在氣體供給源84上。并且，從氣體供給源84向氣體導入管83供給氣體，并經由氣體導入管83將氣體導入到處理室82內。該氣體是形成高介電常數絕緣膜的原料，例如可以使用HTB或者硅烷等各種氣體，而且根據需要還可以使用惰性氣體作為載體氣體。
處理室82的下部連接有用于將處理室82內的氣體排出的排氣管85，且排氣管85連接在由真空泵等構成的排氣裝置(未圖示)上。通過該排氣裝置，處理室82內的氣體被從排氣管85排出，從而將處理室82內設定為所需的壓力。
另外，在處理室82的下部配置有安放晶片W的載物臺87。
在圖5所示的狀態中，通過直徑與晶片W大致相同的靜電卡盤(未圖示)將晶片W安放在載物臺87上。在該載物臺87內部設有未圖示的熱源裝置，從而形成可以將安放在載物臺87上的晶片W的處理表面調整到所需溫度的結構。
該載物臺87根據需要形成可將安放的晶片W旋轉的結構。
在圖5中，在載物臺87右側的處理室82的壁面上設有用于使晶片W出入的開口部分82a，該開口部分82a的開閉是通過沿圖中的上下方向移動閘門閥98來進行的。在圖5中，在閘門閥98的右側還鄰近地設有用于搬運晶片W的搬運臂(未圖示)，且搬運臂經由開口部分82a出入處理室82內，從而將晶片W安放在載物臺87上，并將處理后的晶片W從處理室82搬運出。
在載物臺87的上方設有作為淋浴部件的淋浴頭88。該淋浴頭88劃分了載物臺87和氣體導入管83之間的空間，例如由鋁等形成。
淋浴頭88的上部中央設有氣體導入管83的氣體出口83a，并通過設置在淋浴頭88下部的氣體供給孔89將氣體導入到處理室82內。
(MOS晶體管形成的方式)、下面，對使用上述裝置在晶片W上形成具有絕緣膜2的MOS晶體管的方法的優選的一例進行說明，其中，所述絕緣膜2由基底膜21及高介電常數絕緣膜22構成。
圖6～13是表示本發明的方法中各工序的一例的模式圖。
參照圖6，首先，在前面的工序中，在晶片W表面上形成元件分離的場氧化膜、溝道注入以及犧牲氧化膜。然后，除去該犧牲氧化膜。
接下來，打開設置在等離子體處理單元32(圖3)內的真空容器50側壁上的閘門閥(未圖示)，并通過搬運臂37、38將圖8的除去了犧牲氧化膜的晶片W安放在載物臺52(圖3)上。
接著，當關閉閘門閥將內部密封后，利用真空泵55，經由排氣管53將內部氣體排出，直到將其抽成規定真空度的真空，并維持在規定壓力。另一方面，通過微波電源部分61產生例如2W/cm2的微波，并通過波導路徑引導該微波，從而經由RLSA 60及蓋板54導入真空容器50內，這樣，可以在真空容器50內的上部一側的等離子體區域P內產生高頻等離子體。
此處，微波在矩形波導管63D內以矩形模式傳送，并通過同軸波導轉換器63C從矩形模式轉換為圓形模式，再以圓形模式傳過圓筒形同軸波導管63B，再進一步在圓形波導管63A中以擴散狀態傳送，然后通過RLSA60的隙縫60a輻射，并透過蓋板54導入到真空容器50內。此時，由于使用微波來產生高密度等離子體，而且，由于從RLSA 60的多個隙縫60a輻射微波，所以該等離子體是高密度的。
在微波導入前，一邊調節載物臺52的溫度，將晶片W加熱到例如400℃，一邊通過氣體供給管72將作為氧化膜形成用處理氣體的氪或氬等稀有氣體和N2氣體分別以例如1000sccm、40sccm的流量導入，從而實施圖7的工序(高介電常數成膜前的氮化處理)。通過實施本處理，在高介電常數成膜時，高介電常數物質和硅襯底反應，從而可以抑制在界面上形成硅氧化膜。
然后，將晶片W設置在熱處理單元47內。在該熱處理單元47內，在晶片W的上部形成高介電常數物質膜。例如，當在上述硅襯底W上形成硅酸鉿(HfSiO)膜時，分別以每次1sccm、400sccm導入三次四乙氧基鉿(HTBHf(OC2H5)4)和硅烷氣體(SiH4)，并將壓力保持在50Pa。HTB的流量是液體質量流量(mass flow)控制裝置的流量，硅烷氣體的流量是氣體質量流量控制裝置的流量。在該氣氛中以350℃對所述硅襯底進行加熱，從而通過在襯底上使Hf、Si和O的反應粒子進行反應來形成HfSiO膜。通過控制包括處理時間的工序條件形成4nm的HfSiO膜(圖8)。
然后，打開閘門閥(未圖示)，使搬運臂37、38(圖2)進入真空容器47內獲取晶片W。當該搬運臂37、38將晶片W從熱處理單元47取出后，將其設置在等離子體處理單元33內的載物臺上。
(含氮層(窒化含有 )形成的方式)下面，如圖11所示，在該等離子體處理單元33內，在晶片W上實施氧化處理，從而在已經形成的高介電常數絕緣膜2的下表面上形成基底氧化膜21(圖1(b))。
在該基底氧化膜形成之際，例如，在真空容器50內，在晶片溫度例如為400℃、工序壓力例如為133Pa(1Torr)的狀態下，通過氣體導入管將氬氣和氧氣分別以例如2000sccm、200sccm的流量導入容器50內。
另一方面，通過微波電源部分61產生例如2W/cm2的微波，并通過波導路徑引導該微波，從而經由RLSA 60及蓋板54導入真空容器50內，這樣，可以在真空容器50內的上部一側的等離子體區域P內產生高頻等離子體。
在該工序(底層氧化膜的形成)中，將導入的氣體等離子體化，從而形成氧基團。該氧基團透過高介電常數物質與硅襯底反應，并在高介電常數物質和硅襯底界面上形成SiO2膜。這樣，如圖1(b)所示，在晶片W上的高介電常數物質22和硅襯底1的界面上形成基底氧化膜21。
(柵極電極的形成方式)然后，在形成有高介電常數物質和基底氧化膜的晶片W上形成柵極電極13(圖1(a))(圖10)。該柵極電極的形成是在與圖5所示的相同的熱處理單元內進行的。該熱處理單元可以如圖2所示那樣與半導體制造裝置30一體設置，此外，也可以在其他裝置中進行處理。
此時，可以根據形成的柵極電極13的種類來選擇處理條件。
即，在形成由多晶硅組成的柵極電極13時，例如，可以使用SiH4作為處理氣體(電極形成氣體)，并在10～500Pa的壓力、580～680℃的溫度條件下進行處理。
此外，在形成由非晶硅組成的柵極電極13時，例如，可以使用SiH4作為處理氣體(電極形成氣體)，并在10～500Pa的壓力、500～580℃的溫度條件下進行處理。
(氧化膜的品質)在上述圖11的工序中，在形成柵極基底膜用的基底氧化膜之際，在處理氣體存在的條件下，經由具有多個縫隙的平面天線部件(RLSA)向以Si為主要成分的晶片上照射微波，從而形成包括氧氣(O2)及稀有氣體的等離子體，并且由于使用該等離子體在所述被處理基底材料表面上形成氧化膜，所以，可以高質量且自始至終地進行膜質控制。
然后，進行柵極的圖案化、選擇蝕刻，并形成MOS電容器(圖11)，并通過實施離子射入(注入)來形成源極、漏極(圖12)。然后，通過熱處理來進行摻雜劑(向溝道、源極、漏極所注入的磷(P)、砷(As)、硼(B)等)的活性化。然后，經過作為后續工序的布線工序而得到本方式的MOS晶體管(圖13)，其中所述布線工序是層間絕緣膜的成膜、圖案化、選擇蝕刻、金屬成膜組合而成的。最終，在該晶體管上部以各種圖案實施布線工序，并通過制作電路來完成邏輯器件。
此外，在本方式中，雖然形成Hf硅酸鹽(HfSiO膜)作為絕緣膜，但是也可以形成由其它組份組成的絕緣膜。作為柵極絕緣膜，可以從下組列舉中選擇一種或者兩種以上，其中所述列舉包括以前所使用的低介電常數的SiO2、SiON，和介電常數比較高的SiN或稱為高介電常數物質的高介電常數的Al2O3、ZrO2、HfO2、Ta2O5，以及ZrSiO、HfSiO等硅酸鹽或ZrAlO等鋁酸鹽。
此外，雖然只采用了以熱CVD法為高介電常數物質的成膜方法的實施例，但是高介電常數物質的形成方法可以是任意的，例如通過等離子體CVD法或PVD法來進行成膜也可以。
此外，在本實施例中，雖然只注重于等離子體氧化處理所產生的效果，但是也可以應用等離子體氮化處理或等離子體氧化處理和氮化處理組合而成的處理等來代替等離子體氧化處理。
以下，通過實施例來對本發明進行更具體的說明。
實施例實施例1圖14、圖15分別表示在通過RLSA氧化工序而形成的氧化膜和HfSiO膜上實施氧化等離子體處理時的導電膜厚(Teq)和導電膜厚的均勻性(范圍圖內Teq的最大值和最小值的差)隨氧化時間的變化。橫軸表示氧化處理時間，縱軸表示Teq及范圍。圖14、圖15的采樣是通過以下方法來制作的。
(1)襯底在襯底中，使用P型的硅襯底，并使用比電阻是8～12Ωcm、面方位(100)的硅襯底。在硅襯底表面上，通過熱氧化法形成500A的犧牲氧化膜。
(2)形成HfSiO膜之前的處理通過組合APM(氨水、雙氧水、純水的混合液)和HPM(鹽酸、雙氧水、純水的混合液)以及DHF(氫氟酸和純水的混合液)而成的RCA洗劑來除去犧牲氧化膜和污染成分(金屬或有機物、微粒)。APM的藥液濃度比是NH4OH∶H2O2∶H2O＝1∶2∶10，溫度是60℃。此外，HPM濃度比是HCl∶H2O2∶H2O＝1∶1∶5，溫度是60℃，DHF濃度比是HF∶H2O＝1∶99，溫度是23℃。當處理進行了APM10分→純水沖洗5分→DHF 23分→純水沖洗5分→HPM10分→純水沖洗5分→最后純水沖洗10分后，進行9分鐘IPA(異丙醇，220℃)干燥，從而使晶片上的水分干燥。將該襯底保持在700℃，并在以2000sccm導入了NH3的氣氛下(大氣壓)保持一分鐘，從而在襯底表面上形成了薄氮化層(SiN層)。通過形成該SiN層可以抑制硅襯底和HfSiO膜的熱反應。
(3)HfSiO成膜在上述2的硅襯底上形成硅酸鉿(HfSiO)膜。分別以每次1sccm、400sccm導入三次四乙氧基鉿(HTBHf(OC2H5)4)和硅烷氣體(SiH4)，并將壓力保持在50Pa。HTB的流量是液體質量流量控制裝置的流量，硅烷氣體的流量是氣體質量流量控制裝置的流量。在該氣氛中以350℃加熱所述2的硅襯底，從而通過在襯底上使Hf、Si和O的反應粒子反應來形成HfSiO膜。通過控制包括處理時間的工序條件形成了4nm的HfSiO膜。
(4)RLSA氧化處理在實施了上述3的處理的硅襯底上實施RLSA等離子體氧化處理。在加熱到400℃的硅襯底上，每次分別流過2000sccm、20sccm的稀有氣體和氧氣，并將壓力保持在67Pa(500mTorr)。在該氣氛中，經由具有多個隙縫的平面天線部件(RLSA)照射2.8W/cm2的微波，從而形成包括氧氣及稀有氣體的等離子體，并使用該等離子體在所述3的襯底上實施等離子體氧化處理。
(5)柵極電極用TiN成膜在通過上述(3)～(4)而形成的HfSiO膜上，以及在省略了作為參考的3的HfSiO成膜而只進行4的氧化處理的氧化膜上，通過CVD法形成作為柵極電極的氮化鈦(TiN)膜。以550℃對實施了3～4的處理的硅襯底進行加熱，并在200Pa的壓力下，以30sccm向襯底導入TiCl4氣體、以100sccm向襯底導入NH3氣體、以150sccm向襯底導入N2氣體，從而，在HfSiO膜上形成膜厚為800A的電極用TiN膜。
(6)圖案化、柵極蝕刻在通過上述(5)而制成的TiN電極上通過平版印刷術來實施圖案化，并通過在雙氧水(H2O2)藥液中浸泡硅襯底90分鐘來溶化沒有被圖案化部分的TiN，從而制成MOS電容器。
實施例2關于在實施例1中制作的MOS電容器，評價其CV特性行。通過下面示意的方法來進行該測定。對柵極電極面積是10000μm2的電容器的CV、特性進行評價。CV特性是通過評價在頻率1MHz、柵極電壓從1V到-2V掃描的各電壓時的電容所得。從CV特性來計算導電膜厚。
圖14表示在通過RLSA氧化工序而形成的氧化膜和HfSiO膜上實施氧化等離子體處理時的導電膜厚(Teq)。橫軸表示氧化處理時間，縱軸表示導電膜厚(Teq)。
圖14所示，參考氧化膜在20秒以上的氧化時間內形成25A以上的膜厚。由于處理時間越短則工序的再現性就越低，對膜厚的控制也就越困難，所以并不適用于20秒以下的短時間的工序。因此，在圖16的參考中所示的通常的氧化方法中，作為高介電常數氧氮化膜是難以得到所要求的膜厚(10A以下)的。與其相反，當在圖14所示的HfSiO膜上實施RLSA氧化處理時，相對于初期的膜厚(約16A)，即使在實施了35秒以上的長時間的處理時，導電膜厚的增加也會被抑制在10A范圍之內。因為在氧化工序中只使用稀有氣體和氧氣，所以認為引起該膜的增厚的原因是氧氣。膜的增厚被認為是從界面開始的膜的增厚和膜本身(體積)的增厚。現在，包括了HfSiO膜的高介電常數物質的問題是存在由高溫熱處理導致的結晶。這是由于膜中的Si原子的絕對量少而引起的。所以，通過將氧氣混入到膜中的膜增厚是由于在Si-Si結合內進入O而產生的膜增厚的可能性較低。此外，大量含有Hf-O的結合也是眾所周知的。綜上所述，對膜的增厚最有幫助的部分是從襯底開始的膜的增厚，也就是在界面上形成氧化膜的可能性較高。因此，認為根據本發明可以在界面上形成極薄的氧化膜。
圖15分別表示在通過RLSA氧化工序而形成的氧化膜和HfSiO膜上實施氧化等離子體處理時的導電膜厚的均勻性(范圍面內的Teq的最大值與最小值之差)隨氧化時間的變化。橫軸表示氧化處理時間，縱軸表示范圍。
如圖15所示，參考RLSA氧化膜相對處理時間，范圍的值沒有變化，但是當對HfSiO膜實施RLSA氧化處理時，范圍隨著處理時間的增加而減小，即觀察到了均勻性提高。該機構被認為如下所述。如前所述，膜的增厚的主要原因是界面氧化膜的增厚，膜薄的部分會產生很強的增厚效果，膜厚的部分會產生較弱的增厚效果。因此，可以認為膜厚的不均勻性是通過實施RLSA氧化來改善的，從而導電膜厚變得均勻。因此，圖15的結果支持前面所述的圖14的膜的增厚機構。
如上所述，通過在形成HfSiO膜以后實施等離子體處理，可以實現在單體氧化工序中難以實現的、極薄的、10A以下的基底膜的形成，且可以形成具有良好均勻性的HfSiO。
此外，雖然在上述例子中只提及了利用本發明制造的HfSiO膜，但是，對其它的高介電常數物質實施同樣的處理也可以實現同樣的效果。
工業上的可利用性根據上述本發明，可以提供一種在絕緣膜和電子器件用基底材料之間的界面上形成使該絕緣膜特性提高的優質基底膜的方法。
權利要求
1.一種絕緣膜的形成方法，其特征在于，包括以下工序準備在其表面上形成有絕緣膜的基板；在所述基板上生成處理氣體的等離子體，所述處理氣體至少含有包括氧原子的氣體；對所述絕緣膜的表面照射所述等離子體，從而在所述絕緣膜與所述基板的界面上形成氧化膜。
2.一種絕緣膜的形成方法，其特征在于，包括以下工序在基板上形成高介電常數絕緣膜；在所述高介電常數絕緣膜上生成處理氣體的等離子體，所述處理氣體至少含有包括氧原子的氣體；對所述高介電常數絕緣膜的表面照射所述等離子體，從而在所述高介電常數絕緣膜與所述基板的界面上形成氧化膜。
3.如權利要求1所述的絕緣膜的形成方法，其中，所述絕緣膜是包含高介電常數材料的膜。
4.如權利要求2或3所述的絕緣膜的形成方法，其中，所述高介電常數材料由選自Al2O3、ZrO2、HfO2、Ta2O5、高介電常數硅酸鹽ZrSiO、HfSiO、以及高介電常數鋁酸鹽ZrAlO的至少一者構成。
5.如權利要求1或2所述的絕緣膜的形成方法，其中，所述處理氣體包含Kr、Ar、He、Xe中的一種稀有氣體。
6.如權利要求1或2所述的絕緣膜的形成方法，其中，所述包括氧原子的氣體為O2氣。
7.如權利要求1或2所述的絕緣膜的形成方法，其中，所述氧化膜的厚度為6～12。
8.一種絕緣膜的形成方法，其特征在于，包括以下工序在基板上形成HfSiO膜；在所述HfSiO膜上生成處理氣體的等離子體，所述處理氣體至少含有包括氧原子的氣體；對所述HfSiO膜的表面照射所述等離子體，從而在所述HfSiO膜與所述基板的界面上形成氧化膜。
9.一種絕緣膜的形成方法，其特征在于，包括以下工序在基板上形成HfSiO膜；在所述HfSiO膜上生成處理氣體的等離子體，所述處理氣體至少含有包括氧原子的氣體；對所述HfSiO膜的表面照射所述等離子體，進行等離子體氧化處理，從而在所述HfSiO膜與所述基板的界面上形成氧化膜，氮化處理所述HfSiO膜的表面。
10.如權利要求1、2、8或9所述的絕緣膜的形成方法，其中，所述等離子體的密度為1×1010～5×1012/cm3。
11.如權利要求8或9所述的絕緣膜的形成方法，其中，所述處理氣體包含Kr、Ar、He、Xe中的一種稀有氣體，所述包括氧原子的氣體為O2氣。
12.如權利要求1、2、8或9所述的絕緣膜的形成方法，其中，通過平面天線部件來生成所述等離子體。
13.如權利要求1、2、8或9所述的絕緣膜的形成方法，其中，所述基板溫度為室溫～500℃。
14.如權利要求1、2、8或9所述的絕緣膜的形成方法，其中，形成所述氧化膜的壓力為3～500Pa。
15.如權利要求8或9所述的絕緣膜的形成方法，其中，所述氧化膜為氧化硅膜，該氧化膜的厚度為6～12。
16.如權利要求1、2、8或9所述的絕緣膜的形成方法，其中，所述等離子體的電子溫度為0.5～2.0eV。
17.如權利要求12所述的絕緣膜的形成方法，其中，通過微波來生成所述等離子體。
18.如權利要求1、2或8所述的絕緣膜的形成方法，其中，還包括形成所述氧化膜之后在高溫下熱處理所述基板的工序。
19.如權利要求18所述的絕緣膜的形成方法，其中，在N2氣氛、O2氣氛、或N2和O2氣氛的某一種氣氛中進行所述熱處理。
20.如權利要求18或19所述的絕緣膜的形成方法，其中，在600～1100℃的溫度下進行所述熱處理。
21.如權利要求8或9所述的絕緣膜的形成方法，其中，使用Hf(OC2H5)4和SiH4來形成所述HfSiO膜。
22.如權利要求8或9所述的絕緣膜的形成方法，其中，還包括在形成所述HfSiO膜之前清洗所述基板的工序。
23.一種形成絕緣膜的半導體制造裝置，其特征在于，具有配置基板的盒式臺；將基板從所述盒子中取出或將基板放入所述盒子中的第一臂；等離子體氧化處理或等離子體氮化處理所述基板的、至少一個以上的等離子體處理單元；加熱所述基板的加熱單元；在所述基板上形成高介電常數膜的加熱反應爐；配置所述等離子體處理單元和加熱單元的搬運室；配置在所述搬運室內、在所述各個單元之間搬運所述基板的第二臂；以及連通或切斷所述處理單元的負載鎖定。
24.一種半導體裝置的制造方法，其特征在于，包括以下工序清洗半導體基板；在所述基板上形成高介電常數的絕緣膜；對所述絕緣膜的表面照射包括氧原子的氣體的等離子體，從而在所述高介電常數絕緣膜與所述基板的界面上形成氧化膜；在所述高介電常數絕緣膜上形成電極。
25.如權利要求24所述的半導體裝置的制造方法，其中，所述高介電常數的絕緣膜由Al2O3、ZrO2、HfO2、Ta2O5、HfSiO、ZrAlO中的至少一種形成。
26.如權利要求24所述的半導體裝置的制造方法，其中，所述高介電常數的絕緣膜為HfSiO。
27.如權利要求24或26所述的半導體裝置的制造方法，其中，包括在形成所述高介電常數的絕緣膜之后進行熱處理的工序。
28.如權利要求24、26或27所述的半導體裝置的制造方法，其中，包括氮化處理所述高介電常數絕緣膜的工序。
全文摘要
對配置于電子器件用基底材料上的絕緣膜的表面照射基于處理氣體的等離子體，從而在該絕緣膜和電子器件用基底材料的界面上形成基底膜，其中所述處理氣體含有至少包括氧原子的氣體。在絕緣膜和電子器件用基底材料之間的界面上，可以得到使該絕緣膜特性提高的優質底層膜。
文檔編號H01L29/51GK1967787SQ20061016232
公開日2007年5月23日 申請日期2003年3月31日 優先權日2002年3月29日
發明者菅原卓也, 多田吉秀, 中村源志, 尾﨑成則, 中西敏雄, 佐佐木勝, 松山征嗣, 長谷部一秀, 中島滋, 藤原友紀 申請人:東京毅力科創株式會社