專利名稱：傳感器位置隨空間變化的象素的制作方法
技術領域：
本發明涉及傳感器位置隨空間變化的象素。
背景技術：
固態圖像傳感器(也稱為“固態成像器”、“圖像傳感器”和“成像器”)在許多領域和很多行業中有廣闊的應用。固態圖像傳感器將接收到的圖像轉換為表示所接收到的圖像的信號。固態傳感器的示例包括電荷耦合器件(CCD)、光電二極管陣列以及互補金屬氧化物半導體(CMOS)成像器件(也稱為“CMOS圖像傳感器”或“CMOS成像陣列”)。
固態圖像傳感器由半導體材料(例如硅或砷化鎵)制造，并包括檢測光的(即光敏)元件(也稱為“光檢測器”或“光接收器”)組成的成像陣列，所述成像陣列被互連以產生表示照明了器件的圖像的模擬信號。典型的成像陣列包括大量成行成列布置的光檢測器，每個光檢測器都產生光電荷。光電荷是光子造成的，所述光子撞擊到光檢測器的半導體材料表面上并產生數量與入射光子輻射成線性比例的自由載流子(電子-空穴對)。來自每個象素的光電荷轉換為電荷信號，所述電荷信號是表示能量水平的電位，所述能量水平是從物體的相應部分反射并由固態圖像傳感器接收到的。所得的信號或電位通過視頻/圖像處理電路進行讀取和處理以產生表示圖像的信號。
近年來，CMOS圖像傳感器已經成為用于成像器的實用實現選擇，并且在價格和性能方面具有超過其他技術——例如CCD或電荷注入器件(CID)——的優勢。傳統的CMOS圖像傳感器通常被構造成象素組成的成像陣列，每個象素都包括光檢測器和晶體管區域，如上所述，每個象素都將輸入的光轉換為電信號。
用于CMOS圖像傳感器的一種類型有源象素設計方案常稱為PIN二極管象素(pinned-diode pixel)，包括四條電線(即“金屬互連線”或“金屬互連段”)、光檢測器(即光電二極管)和三個晶體管，即復位晶體管、源極跟隨器晶體管和存取控制晶體管(即“傳送門”)。光電二極管和晶體管位于硅襯底的有源區，所述硅襯底形成了象素的基底。金屬互連段中的兩個布置在第一金屬層(通常稱為metal-1)中并向象素提供復位和存取控制(“傳送”)信號，所述第一金屬層位于硅襯底上形成的多晶硅層上方。
剩下的兩個金屬互連段以與前面的兩個金屬互連段垂直的方式位于第二金屬層(通常稱為metal-2)中并向象素提供電源和列選擇功能，所述第二金屬層位于覆蓋第一金屬層的電介質絕緣層上方。導電觸點將metal-1層耦合到多晶硅層，并耦合到硅襯底的有源區，導電過孔將metal-2層耦合到metal-1層。觸點和過孔使金屬互連段可以彼此電連通并與象素的多晶硅層和硅襯底電連通。在用于CMOS圖像傳感器的典型三晶體管有源象素設計方案中，每個象素包括四條電線(即“金屬互連線”或“金屬互連段”)以及三個晶體管，即復位晶體管、源極跟隨器晶體管和選擇晶體管。兩個金屬互連段水平布置，提供行選擇功能用于對象素進行復位或對象素進行讀取。另外兩個金屬互連段垂直布置(即基本上垂直于前面的兩個金屬互連段)，提供列選擇功能用于對象素進行讀取和復位。
在傳統的CMOS圖像傳感器中，象素結構的布置(包括光檢測器、晶體管區域和金屬互連段、以及其他結構元件的相對定位)存在一些問題。傳統CMOS圖像傳感器表現出來的一個主要問題是象素光遮擋(也稱為“幾何遮擋”)。象素光遮擋是在照射到象素的平均光線或主光線與正常情況(即垂直于成像陣列的平面)相比嚴重偏離時造成的。在這種情況下，位于光檢測器上方金屬層中的一個或多個象素元件可能使相當數量的光受到遮擋而不能導向光檢測器。結果，可能使所得圖像的亮度嚴重降低，造成圖像質量不佳。
發明內容
在一個方面，本發明提供了一種圖像傳感器，它包括襯底、至少一個金屬層以及以陣列形式布置的多個象素。每個象素包括布置在襯底中的傳感元件和布置在所述至少一個金屬層中的至少一個金屬互連線段。陣列包括從光學中心延伸的一對垂直軸線，其中，對于從軸線之一向陣列的周圍邊緣垂直延伸的象素線，所述線中連續成對象素的傳感元件之間的間隔至少等于有關的至少一個金屬互連線段之間的間隔，其中對于所述線中至少一對連續象素，傳感元件之間的間隔比對應的至少一個金屬互連線段之間的間隔大一個漸增量。
參考下面的附圖，可以更好地理解本發明的實施例。附圖中的元件不一定是按相互之間的比例繪制的。相同的標號表示相應的類似元件。
圖1是總體上圖示了CMOS成像陣列的方框圖。
圖2是圖示了圖1中CMOS成像陣列的象素的方框示意圖。
圖3是根據本發明，圖2中象素的示例布局。
圖4是圖示了圖3中部分象素的剖視圖。
圖5是圖2中象素的示例布局，所述象素具有根據本發明的經過移動的金屬路線位置。
圖6是圖示了圖5中部分象素的剖視圖。
圖7是圖2中象素的示例布局，所述象素具有根據本發明的經過移動的金屬路線位置。
圖8是圖示了圖7中部分象素的剖視圖。
圖9的流程圖大體上圖示了根據本發明，用于移動金屬路線位置的過程的一種實施例。
圖10圖示了根據傳統象素結構一種示例的象素。
圖11是圖示了圖10中部分象素的剖視圖。
圖12圖示了根據本發明設置的圖10中象素的一種實施例。
圖13是圖示了圖12中部分象素的剖視圖。
圖14A是圖示了根據傳統結構的部分象素行的剖視圖。
圖14B是圖示了根據本發明設置的部分象素行的剖視圖。
圖14C是圖示了根據本發明設置的部分象素行的剖視圖。
圖15A是圖示了根據本發明設置的部分象素行的剖視圖。
圖15B是圖示了根據本發明設置的部分象素行的剖視圖。
具體實施例方式
下面的具體實施方式
參考了構成其一部分的附圖，附圖中以示例性方式示出了可以用于實現本發明的具體實施例。為此，方向性術語(例如“頂部”、“底部”、“前方”、“后方”、“前面的”、“后面的”等)是參考正在說明的(多幅)附圖的方向而使用的。由于本發明各實施例的元件可以定位到多種不同的方向，所以方向性術語只是為了示例目的而不是限制性的。應當明白，在不脫離本發明范圍的情況下，也可以采用其他實施例，或者進行結構上或邏輯上的變化。因此，下面的具體實施方式
不應以限制性的方式來理解，本發明的范圍由權利要求來限定。
圖1的方框圖總體上圖示了CMOS成像陣列30，CMOS成像陣列30包括以多個行、列的方式布置的多個象素32，每個象素32根據所接收到的表示圖像的光而產生光電荷。象素32產生的光電荷是光子造成的，所述光子撞擊到光檢測器(例如光電二極管和光電門)的半導體材料表面上并產生數量與入射光子輻射成線性比例的自由載流子(電子-空穴對)。如下面將要更詳細地說明的，根據本發明，每個象素32包括金屬互連段和過孔，所述金屬互連段和過孔可以根據它們對陣列30的光學中心的相對位置而移動，以使入射到半導體材料上的光子輻射增加。
圖2是圖示了象素32一種示例結構的示意圖，象素32通常稱為埋柵光電二極管型(buried-gated photodiode type)象素。象素32包括光檢測器42、存取控制晶體管40(常稱為“傳送門”)、復位晶體管44以及源極跟隨器晶體管46。傳送門40的柵極耦合到存取控制或傳送(TX)線48，源極耦合到光電二極管(PD)42，漏極耦合到浮置擴散區域(FD)50。復位晶體管44的柵極耦合到復位(RST)線52，源極耦合到FD 50，漏極耦合到電源線(PVDD)54。源極跟隨器晶體管46的柵極耦合到復位晶體管44的源極，其源極耦合到列或位(BIT)線56，漏極耦合到PVDD54。盡管只圖示了一個象素32，但是TX線48和RST線52經過陣列30中指定行的所有象素延伸，PVDD線54和BIT線56經過陣列30中指定列的所有象素延伸。
根據經過TX線48和RST線52接收到的信號，象素32以積分和讀出這兩種模式工作。最初，象素32處于復位狀態，傳送門40和復位晶體管44處于導通狀態。為了開始積分，復位晶體管44和傳送門40被關斷。在積分期間，PD 42積累與光子輻射成比例的光生電荷，所述光子輻射是穿過象素32一些部分傳播并入射到光檢測器42上的。
在象素32的積分進行了期望時間長度之后，導通復位晶體管44并在BIT線56經過源極跟隨器晶體管46對FD 50的復位電平進行采樣。隨后，導通傳送門40并將積累的電荷從PD 42傳送到FD 50。電荷的傳送使得FD 50的電位偏離復位值而到達取決于積累電荷的信號值，所述復位值約等于PVDD線54的電平減去閾值電壓。然后在BIT線56經過源極跟隨器晶體管46對信號值進行采樣，即讀取。采樣的信號值與采樣的復位值之間的差構成了對于象素32的圖像信號，這個差與入射到PD 42上的光強度成比例。
在將象素32所在的象素行讀出之后，FD 50回到地電平，使源極跟隨器晶體管46關斷。由于每列象素所有的源極跟隨器晶體管構成了線或(wired-or)電路，所以FD 50回到地電平確保了指定列中一次只有一個源極跟隨器晶體管會導通。將PVDD 54暫時驅動到低電平(通常是地電位)，然后使RST 52脈動到高電平——這樣會接著將指定行中每個象素的浮置擴散區域(例如FD 50)設定到PVDD 54的電平(如前所述已被驅動到地電位)，通過上述方式可以使FD 50回到地電位。
圖2所示的象素32位于接近陣列30光學中心的區域60(見圖2)時，其布局的一種示例如圖3所示。象素32的元件布置在覆蓋于硅襯底上方的各個層中，所述硅襯底形成了象素32的“基底”。在圖示的示例中，參考圖例70，象素32包括覆蓋在硅襯底上的多晶硅層(“poly”)72、位于poly 72上方的第一金屬層(“metal-1”)74和位于poly 72上方的第二金屬層(“metal-2”)76。電介質絕緣層(未示出)位于poly 72與metal-174之間，還位于metal-174與metal-276之間。象素32包括另外的材料層，這些層將為了便于圖示而不在此進行說明和討論。
PD 42、FD 50和晶體管的有源區78布置在硅襯底的有源區(即摻雜區)中。標號80所示觸點提供了將metal-174耦合到晶體管有源區78、以及將metal-174耦合到poly 72的導電路徑。標號82所示過孔提供了將metal-276耦合到metal-174的導電路徑。
TX線48和RST線52布置在metal-174中，PVDD線54和BIT線56布置在metal-276中，這些線分別在象素32上水平和垂直(相對于圖3)延伸。Poly 72的線段90位于PD 40和FD 50上方，形成傳送門40的柵極。TX線48經過觸點92耦合到poly 72的線段90。Poly 72的線段94位于有源區78上方，形成復位晶體管44的柵極，并延伸且由觸點96耦合到RST線52。Poly 72的線段98位于有源區78上方，形成源極跟隨器46的柵極。Metal-174的線段100中第一末端由觸點102耦合到有源區78中復位晶體管44的源極，第二末端由觸點104耦合到poly 72的線段98，從而將復位晶體管44的源極耦合到源極跟隨器晶體管46的柵極。復位晶體管44的源極經過有源區78耦合到FD 50。
PVDD線54由過孔106耦合到metal-174的線段108中第一末端，線段108接著在第二末端由觸點110耦合到復位晶體管44和源極跟隨器晶體管46它們的漏極。BIT線56由過孔112耦合到metal-174的線段114中第一末端，線段114接著在第二末端由觸點116耦合到源極跟隨器晶體管46的源極。相鄰象素的光檢測器以標號120表示。
應當注意，所包括的圖3是為了示意性目的，并未按比例繪制。這樣，元件尺寸、元件之間的間距以及元件彼此之間的相對位置為了便于圖示而進行了夸大，并不精確代表實際象素結構。
還應當注意，過孔(例如過孔106和112)和觸點(例如96、102、104等)可以概述為層間連接元件。正如其名稱所表示的，這些層間連接元件用作對彼此不接觸的層進行電耦合的“通路”。術語“過孔”和“連接”只是為了將metal-1層和metal-2層之間的連接與metal-1層和硅襯底和/或多晶硅層之間的連接區分開來而示意性使用的。
圖4是圖3所示象素32的剖視圖。陣列30的表面以及硅襯底32的表面分別用標號126、128表示，PD 42和那些晶體管的有源區78位于所述硅襯底中。隔離區129將象素32與相鄰象素122分隔開來。為了便于圖示，并未將圖3中象素32的元件全部示出，也未示出其他象素元件(例如微透鏡、彩色濾光器和各種透明的電介質層)。與圖3一樣，圖4同樣僅僅是為了示意性目的。
如上所述，圖3和圖4所示的象素32位于與陣列30光學中心130接近的區域60(參見圖1)。光軸130與基準線一致，所述基準線垂直于表面126并穿過陣列30的中心。如圖所示，PVDD線54、過孔106和過孔112分別位于距離象素32中接近PD 42的邊緣138的距離140、距離142和距離144。BIT線56位于距離PVDD線54的距離148處。
大體上說，圖4的象素32是以傳統方式設置的，其中metal-276的PVDD線54和BIT線56、metal-174的線段108和114以及過孔106和112位于晶體管有源區78和隔離區129上方，以使PD 42與表面126之間的區域沒有金屬互連結構，從而使射向PD 42的光不會被這種障礙物所“阻擋”。在大多數傳統成像陣列中，圖3和圖4所示象素32的傳統象素結構對于陣列中所有象素都是一樣的。換句話說，陣列30的每個象素都以固定間距同樣地布置。因此，從邊緣138到PVDD線54、過孔106、過孔112的距離140、142和144，以及PVDD線54與BIT線56之間的距離146對于陣列中的每個象素都是一樣的。
當象素32接近光軸130(例如處于區域60中)時，入射到陣列30的表面126上的一束入射光線160中主光線角度或平均光線角度基本上與表面126正交(即與其垂直)。于是，圖3和圖4所示象素32的傳統結構在允許入射光線160到達PD 42這方面有效。
但是在離開光軸130一段距離的情況下，入射到表面126上的一束入射光線的主光線角度將偏離直角。通常，主光線角度與直角的偏離量隨著離開光軸130的距離而以非線性方式增加，在接近陣列30邊緣處(即離光軸130距離最遠處)出現最大值。這種偏離主要是由采用成像陣列30的成像裝置(未示出)使用的鏡頭中通常所稱的“非遠心”造成的。這種偏離導致圖3和圖4中象素32的傳統象素結構(主要是metal-276的元件)產生了對有關的光檢測器PD 42或相鄰象素的光檢測器的遮擋(即“幾何遮擋”)，并且這種遮擋效應隨著象素遠離光軸130而更加惡化。遮擋降低了象素接收到的光強度，特別是接近成像陣列30邊緣的那些象素。這些象素與接近光軸130的那些象素相比，由于通常所稱的漸暈(由鏡頭的余弦倒數特性造成)，感受到的光強度本來就較低。
例如，如果具有圖4中傳統結構的象素32位于陣列30的區域62而不是區域60(見圖1)，則如那束入射光線162所示，入射到表面126上的光的主光線角度會嚴重偏離直角。結果，在位于區域62時，metal-276的BIT線56對入射到相鄰象素122的光檢測器120的光造成了阻擋，從而降低了相鄰象素122所產生的圖像亮度。
與之類似，如果具有圖4中傳統結構的象素32位于陣列30的區域64，所述區域64與區域62位于光軸130的相反面(見圖1)，則如那束入射光線164所示，入射到表面上的光的主光線角度會嚴重偏離直角(與區域62處的偏離相比，大小相同但角度相反)。結果，在位于區域64時，metal-276的PVDD線54阻擋了入射到PD 42的光，從而降低了象素32所產生的圖像亮度。
根據本發明，如下圖5到圖8所示，metal-2的元件以及象素32的相應過孔(即圖示示例中的PVDD線54、BIT線56和過孔110、112)根據其離開光軸130的距離以及相對于光軸130的位置(即相對于圖1在右側還是左側)而朝向光軸130移動。根據本發明使metal-2的元件及其相應過孔朝向成像陣列30的光學中心移動使得與傳統象素結構有關的遮擋減小了。
與metal-276的元件相比，metal-174的元件(例如線段100)位置與硅襯底的表面128更接近而離成像面126更遠。這樣，metal-174的元件通常對幾何遮擋效果幾乎沒有影響。幾何遮擋通常是由metal-174上方更接近成像面126的層中的象素元件造成的，例如此處所述metal-276的元素。但是，在某些象素結構中，metal-174的元件也可能帶來幾何遮擋效果。這樣，盡管這里是針對metal-276的元件及有關的層間連接元件進行說明的，但是本發明的教導(如下面將要更詳細地說明的)也可以適用于metal-174的元件及有關的層間連接元件。在象素結構采用了metal-1和metal-2上方的金屬層時，本發明的教導也可以適用于這些附加層中的元件。
圖5和圖6圖示了位于成像陣列30的區域62時，根據本發明的象素32的一種示例布局。如圖所示，metal-276的PVDD線54和BIT線56及相應的過孔110、112，與象素32位于位置60時它們的相應位置(如圖3和圖4所示)相比，朝向邊緣138移動了一段移動距離200。移動距離200的大小取決于象素32離成像陣列30光學中心130的距離。移動距離200的方向取決于象素32對光學中心130的相對位置。由于圖5和圖6中象素32的邊緣138面對著光學中心130，所以移動距離200的方向朝向邊緣138(即向著圖1、圖5和圖6中的“左側”)。
再參考圖4，PVDD線54以及過孔106、112各自與邊緣138之間的距離240、242和244跟距離140、142和144相比，小了一段等于移動距離200的量。由于BIT線56也朝向邊緣138移動了移動距離200，所以PVDD線54與BIT線56之間的距離256等于距離156。如圖5和圖6所示，metal-174的段108、114的位置和尺寸也進行了相應調整。
如圖6所示，在metal-276的PVDD線54、BIT線56以及相應的過孔106、112朝向邊緣138移動了移動距離200的情況下，那束入射光線162不再受到阻擋，而是具有通向相鄰象素122的PD 120的無阻路徑。另外，即使metal-276的PVDD線54位于PD 42與表面126之間，入射到象素32上的一束光線(未示出)也具有與那束光線162相似的主光線角度，因此不會被PVDD線54阻擋。
圖6和圖7圖示了在位于成像陣列30的區域64時，根據本發明的象素32的一種示例布局。如圖所示，metal-276的PVDD線54和BIT線56，與象素32位于區域60時它們的相應位置(如圖3和圖4所示)相比，向遠離邊緣138的方向移動了一段移動距離300。與象素32位于區域62(如圖5和圖6所示)時一樣，移動距離300的大小和方向分別取決于象素32離開成像陣列30的光學中心130的距離以及象素32相對于光學中心130的相對位置。由于圖7和圖8中象素32的邊緣138面對著離開光學中心130的方向，所以移動距離300的方向是遠離邊緣138(即向著圖1、圖7和圖8中的“右側”)。在圖示的示例中，區域64與區域62離開陣列30的光學中心130的距離基本相等。
但是，與象素32位于區域62的情況(如圖5和圖6所示)不同，只有與BIT線56有關的過孔112朝向光學中心130(即向右)移動了移動距離300。由于象素在硅襯底中排列很緊密，所以光檢測器和晶體管有源區(例如PD 42和有源區78)、晶體管(例如復位晶體管44和源極跟隨器晶體管46)以及有關觸點(例如觸點102、104、110和116)的位置處在基本固定的位置。于是，將復位晶體管44的源極耦合到源極跟隨器晶體管46的柵極的metal-172的線段100也處在基本固定的位置。
由于過孔106通過metal-172的線段108將PVDD線54耦合到復位晶體管44和源極跟隨器晶體管46它們的漏極，所以過孔106不能隨著PVDD線54一起移過移動距離300，因為這樣的移動要求metal-172的線段108延伸跨過metal-172的線段100。于是，過孔106也處在基本固定的位置。因此，為了在移動過的PVDD 54與復位晶體管44和源極跟隨器晶體管46的漏極之間保持電連接，給象素32添加了metal-276的跨接元件360來將PVDD 54耦合到過孔112。
在一種實施例中，跨接元件360與PVDD 54相接并從PVDD 54到過孔106延伸一段至少等于移動距離300的距離。盡管跨接元件圖示為從PVDD54以直線方式延伸，但是在其他實施例中它可以包括彎折和拐角，以免跟可能位于PVDD 54與過孔106之間的其他象素元件(未示出)沖突。
再參考圖4，PVDD線54和過孔112各自與邊緣138之間的距離340、344比距離140、144大一段等于移動距離300的量。由于BIT線56也從邊緣138移開了移動距離300，所以PVDD線54與BIT線56之間的距離356等于距離156。如圖7和圖8所示，metal-172的線段114已經延伸了移動距離300。
如圖8所示，在metal-276的PVDD線54和BIT線56遠離邊緣138移動了移動距離300的情況下，那束入射光線164不再受到阻擋，而是具有通向PD 42的無阻路徑。另外，即使metal-276的BIT線56位于表面126與相鄰象素122的PD 120之間，入射到象素32上的一束光線(未示出)也具有與那束光線164相似的主光線角度，因此不會被BIT線56阻擋。
如上所述，入射到成像陣列30上的光的主光線角度在整個成像陣列30上隨著離開光軸130的距離而非線性變化，沿成像陣列30的邊緣出現最大偏離。這樣，對于陣列30中每個象素32，其metal-276移動距離的大小取決于該象素離開光軸130的距離。移動距離的大小還取決于metal-276離開表面126的距離。因此，通常情況下，位置離光軸130更遠的象素32與位置較接近光軸130的象素相比，移動距離更大。而且，由于在陣列30上主光線角度對直角的偏離量非線性，移動距離的大小也隨著進一步遠離光軸130而非線性地增大。
圖9是圖示了過程400一種示例實施例的流程圖，所述過程400用于確定待制造的象素陣列中每個象素(例如陣列30的象素32)的移動距離。過程400開始于步驟402。在步驟404，確定與待制造的成像陣列有關的參數/數據，所述參數/數據包括例如下述信息成像陣列中列(C)的數目“m”和行(R)的數目“n”、陣列象素的“傳統”結構或基本結構(例如圖3和圖4的象素32，也包括描述象素結構的尺寸)、與陣列將采用的鏡頭結構有關的數據(包括與鏡頭有關的主光線角度的非線性特性)。
在步驟406，將列計數器(C)和行計數器(R)的值各自設定為值“1”。在步驟408，根據步驟404中輸入的陣列尺寸，確定陣列的光學中心。根據C和R的值，確定當前象素(R，C)離光學中心的距離。
在步驟410，根據步驟408中確定的離開光學中心的距離以及來自步驟404的主光線角度非線性特性和基本象素結構尺寸，確定當前象素(R，C)的metal-2元件的移動距離(SD)。
在步驟410，過程400查詢SD是否大于或等于零。如果對查詢的回答是“否”，則過程400前進到步驟414。在步驟414(還要參考圖1、圖5和圖6)，由于SD小于零，所以當前象素(R，C)位于光學中心的“右側”，metal-2線段要向“左側”移動。這樣，沒有固定晶體管或連接元件(例如圖3的線段100)對與metal-2線段有關的過孔造成阻礙，過孔要移動與相應的metal-2線段相同的SD。然后過程400前進到步驟416。
如果在步驟412中對查詢的回答是“是”，則過程400前進到步驟418。在步驟418(還要參考圖1、圖5和圖6)，由于SD大于零，所以當前象素(R，C)位于光學中心的“左側”，metal-2線段要向“右側”移動。這樣，就有固定晶體管和/或連接元件(例如圖7的線段100)對與metal-2線段有關的過孔造成阻礙。這樣，當前象素(R，C)中未受阻擋的過孔應該移動與相應的metal-2線段相同的SD，而其運動受到阻擋的那些過孔應該留在其“基本”位置。
然后過程400前進到步驟420，其中向當前象素(R，C)的象素結構添加跨接元件，將固定過孔耦合到相應的移動過的metal-2線段。在一種實施例中，跨接元件的長度基本上等于當前象素(R，C)的SD。然后過程400前進到步驟416。
在步驟416，過程400查詢行計數器“R”是否等于待制造的陣列中行的數目“n”。如果對查詢的回答是“否”，則尚未確定當前行“R”中所有象素的移動距離，過程400前進到步驟422。在步驟422，行計數器“R”的值增加“1”，過程400返回步驟408，對當前列“C”中的下一個象素重復進行上述過程。
如果在步驟416中對查詢的回答是“是”，則已經確定了當前列“C”中所有象素的移動距離，步驟400前進到步驟424。在步驟424，過程400查詢列計數器“C”是否等于待制造的陣列中列的數目“m”。如果對查詢的回答是“否”，則尚未確定待制造的陣列中所有象素列的移動距離，過程400前進到步驟426。在步驟426，列計數器“C”的值增加“1”，過程400返回步驟408，確定下一列中所有象素的移動距離。如果在步驟424中對查詢的回答是“是”，則已經確定了待制造的陣列中所有象素的移動距離，過程400結束，如步驟428所示。
可以使用計算機系統上的計算機程序來進行上述過程。例如，可以通過對有關的鏡頭系統進行建模來確定入射到陣列30各個象素32上的光線束的特性(例如主光線角度)。然后，可以根據相應的光線束特性來確定metal-2線段、相應的過孔以及所需的跨接元件的設置，以便對象素工作參數(例如入射到光檢測器上的光輻射)進行優化。可以自行開發軟件，不過也可以買到可以用來進行上述過程的產品，這種產品的一種示例是CADENCE IC Design Tools中的SKILL SCRIPT。
通過如上所述對金屬互連線段和相應的過孔進行移動，減小了對象素陣列中光檢測器的遮擋，從而提高了圖像傳感器所獲取圖像的亮度。另外根據本發明，通過確定并提供跨接元件，在對與固定電路元件(例如過孔)有關的金屬互連線段進行移動的同時保持了與象素元件間所需的電連通關系。
盡管以此方式移動金屬互連線段減少了遮擋，但是隨著象素尺寸的持續減小，將金屬互連線段向陣列的光學中心移動同時在象素元件之間保持所需的可用間隔變得越來越難。另外，為了易于制造陣列并易于將陣列連接到周邊電路，傳統陣列中這些金屬互連線路或金屬互連線段通常有固定間隔(即具有固定的間距)并在整個陣列中線性延伸。例如，參考圖1、圖2和圖3A，TX線48和RST線52延伸過成像陣列30中的每行象素，而PVDD線54和BIT線56延伸過成像陣列30中的每列象素。通過將每個象素的互連線段向陣列的光學中心單獨移動，金屬互連線段不再在整個陣列中線性延伸，并不再有固定間距，因此使得陣列更難于制造并與周邊電路連接。
考慮到上述因素，在根據本發明的圖像傳感器一種實施例中，一個或多個層中的金屬互連線段以第一間距設置，而光電二極管、有關的晶體管以及互連線段以大于第一間距的第二間距設置。如下面將要更詳細說明的，通過采用漸增式地大于第一間距的第二間距，每個象素的光電二極管和有關電路漸增式地位于比處于第一間距的有關金屬互連線段離陣列的光學中心更遠處。結果，隨著遠離陣列光學中心，象素的光電二極管和有關電路位置逐漸遠離第一間距的有關金屬互連線段。從而使對象素中光電二極管的遮擋減少，同時保持金屬互連線段處于固定間距以保持易于連接到周邊電路。
圖10概括性圖示了一對連續象素(例如象素行434的象素432a和432b)的示例布局，象素行434以大體垂直于光軸436的方式延伸，光軸436與光軸438一起從成像陣列30的光學中心439沿切向延伸(見圖1)。如圖所示，象素432a和432b各自包括的元件和結構與圖2和圖3所示象素32中所示的相似。
象素432a和432b的元件布置在覆蓋于硅襯底上方的各個層中，所述硅襯底形成了成像陣列30的“基底”。參考圖例470，成像陣列30包括覆蓋在硅襯底上的多晶硅層(“poly”)472、位于poly 472上方的第一金屬層(“metal-1”)474和位于poly 472上方的第二金屬層(“metal-2”)476。電介質絕緣層(未示出)位于poly 472與metal-1474之間，還位于metal-1474與metal-2476之間。成像陣列30和象素432a、432b可以包括另外的層，這些層將為了便于圖示而不在此進行說明和討論。
象素432a和432b中的光電二極管(PD)442a和442b、浮置擴散(FD)450a和450b、以及晶體管(即傳送門、復位晶體管和源極跟隨器晶體管，見圖2)的有源區478a和478b布置在硅襯底的有源區(即摻雜區)中。觸點480提供了將metal-1474耦合到晶體管有源區478、以及將metal-1474耦合到poly 472的導電路徑。過孔482提供了將metal-2476耦合到metal-1474的導電路徑。
傳送(TX)線448和復位(RST)線452布置在metal-1474中，并延伸過象素432a、432b和行434的所有其他象素。電源(PVDD)線454a、454b和位(BIT)線456a、456b布置在metal-2476中，并分別延伸過象素432a、432b和有關象素列中的所有其他象素。Poly 472的線段490a、490b分別位于PD 440a、440b和FD 450a、450b上方，形成象素432a、432b的傳送門。TX線448經過觸點492a、492b分別耦合到poly 472的線段490a、490b。
Poly 472的線段494a、494b分別位于相應的有源區478a、478b上方，形成象素432a、432b中復位晶體管的柵極，并延伸且由觸點496a、496b耦合到RST線452。Poly 472的線段498a和498b分別位于有源區478a和478b上方，形成象素432a、432b中源極跟隨器的柵極。
Metal-1474的線段500a和500b中的第一末端由觸點502a、502b分別耦合到有源區478a和478b中復位晶體管的源極，第二末端由觸點504a和504b耦合到poly 472的線段498a和498b，從而將復位晶體管的源極耦合到相應的源極跟隨器晶體管的柵極。復位晶體管的源極經過有源區478a和478b分別耦合到FD 450a和450b。
PVDD線454a和454b由過孔506a和506b分別耦合到metal-1474的線段508a和508b中的第一末端，線段508a、508b接著在第二末端由觸點510a和510b分別耦合到有源區478a、478b中復位晶體管和源極跟隨器晶體管的漏極。BIT線456a和456b由過孔512a和512b分別耦合到metal-1474的線段514a和514b中的第一末端，線段514a和514b接著在第二末端由觸點516a和516b分別耦合到相應的源極跟隨器晶體管的源極。
應當注意，所包括的圖10和圖11是為了示意性目的，并未按比例繪制。這樣，元件尺寸、元件之間的間距以及元件彼此之間的相對位置為了便于圖示而進行了夸大，并不精確代表實際象素結構。還應當注意，過孔(例如過孔506和512)和觸點(例如492、496、502、504等)可以概述為層間連接元件。正如其名稱所表示的，這些層間連接元件用作對彼此不接觸的層(例如poly 472和metal-1474)進行電耦合的“通路”。術語“過孔”和“連接”只是為了將metal-1474和metal-2476之間的連接與metal-1474和poly 472之間的連接區分開來而描述性使用的。
圖11圖示了圖10所示象素432a和432b的剖視圖。與上面的圖10一樣，圖11僅僅是為了示意性目的，并未按特定比例或尺寸繪制。為了便于圖示，只示出了圖10的象素432a、432b中一些部分，而未將象素432a、432b和成像陣列30的所有元件(例如微透鏡、彩色濾光器和各種透明的電介質層)都示出。如上所述，象素432a和432b包括象素行434中一對連續象素，象素行434始于光軸436并以大體垂直的方式延伸過成像陣列30(見圖1)。對于圖1、圖10和圖11，象素432a和432b從y光軸436基本上沿水平方向向左延伸。
陣列30的表面和半導體襯底分別以標號526、528表示。PD 442a、442b和晶體管有源區450a、450b圖示為設置并定位于襯底528中。隔離區域529a將象素432a的PD 442a與象素432b的相鄰元件隔離開來，隔離區域529b將象素432b的PD 442b與行434中下一象素(未示出)隔離開來。
圖10和圖11中象素432a、432b的布局概括性圖示了傳統象素結構的一種示例，其中象素結構的元件盡可能多地位于PD 442a、442b與表面526之間的垂直空間之外，以使入射到表面526的光不會被PD 442a、442b阻擋。這樣，metal-2476的PVDD線454a和BIT線456a、metal-1474的線段494a和496a、poly 472的線段500a、508a和514a、觸點496a和504a、以及過孔506a和512a位于象素432a的有源區478a和隔離區520a上方。與之類似，metal-2476的PVDD線454b和BIT線456b、metal-1474的線段494b和496b、poly 472的線段500b、508b和514b、觸點496b和504b、以及過孔506b和512b位于象素432b的有源區478b和隔離區520b上方。
圖10和圖11還圖示了根據傳統陣列結構的陣列30，其中，陣列的所有象素(例如象素432a和432b)都具有基本上相同的結構(參見下面的附圖14A)。這樣，對于陣列中的所有元素來說，陣列中任意給定象素的相同元件之間間距基本上相同。例如，如圖10和圖11所示，象素432a中PVDD線454a與BIT線456a之間的間距520a和PVDD線454a與PD442a之間的間距522a，分別等于PVDD線454b與BIT線456b之間的間距520b和PVDD線454b與PD 442b之間的間距522b。如圖10和圖11所示，象素432a和432b的間距520a、520b以及間距522a、522b分別被圖示為等于距離D1和D2。
同樣根據傳統陣列結構，在整個陣列中，陣列30的所有象素彼此之間處于基本上相同的期望間隔或期望間距。傳統圖像傳感器陣列采用的標準間距示例為7.4μm(微米)、5.49μm和3.3μm。這樣，相鄰象素的相同元件之間的象素間間隔或間距基本上等于期望的象素間距。例如，如圖10和圖11所示，象素432a和象素432b中BIT線456a與456b之間的間距524以及PD 442a與442b之間的間距526各自基本上等于陣列30的期望間距DP。另外，光電二極管與相鄰象素元件之間的隔離區至少保持在最小間隔DMIN。例如，PD 442a與象素432b中元件之間的隔離區529a被圖示為具有等于DMIN的間隔532。
此處所用的術語“傳感元件”是給定象素的光電二極管和有關晶體管以及內部連接元件的合稱，術語“內部連接元件”表示給定象素內局部使用的金屬和多晶硅元件，所述金屬和多晶硅元件用于將光電二極管和有關的晶體管彼此耦合、并將其耦合到延伸過整個陣列并對給定行或列中所有象素進行互連的金屬互連線段或線路。例如，在一種實施例中，圖10和圖11的象素432a的內部連接線段包括多晶硅472的線段490a、494a和498a、metal-1474的線段500a、508a和514a、觸點492a、502a、504a、510a和516a、以及過孔506a，它們將PD 442a和有源區478a的晶體管彼此耦合并耦合到互連線路TX 448、RST 452、PVDD 454a和BIT 456a。
這樣，在一種實施例中，象素432a的傳感元件530a包括PD 442a、有源區478a的晶體管、以及上述內部連接元件。與之類似，象素432b的傳感元件530b包括PD 442b、有源區478b的有關晶體管、以及那些內部連接元件，所述內部連接元件將PD 442b與有源區478b的有關晶體管彼此耦合并耦合到互連線路TX 448、RST 452、PVDD 454b和BIT 456b。這樣，根據圖10和圖11所示的傳統象素和陣列結構示例，象素432a和432b中BIT線456a與456b之間的間距524基本上等于傳感元件530a與530b之間的間距526，每個間距基本上等于陣列30的期望間距DP。
由于與上面針對圖3和圖4所述類似的原因，當象素432a、432b位置接近光學中心439(見圖1)時，入射光線束(例如光線束560a、560b)中主光線角度或平均光線角度基本上與表面526正交，圖10和圖11的象素432a、432b在允許入射光線到達PD 442a、442b這方面很有效。但是在象素432a、432b位置偏離光學中心439(如圖1所示)的情況下，入射到表面526上的入射光線束(例如入射光線束562a、562b)的主光線角度將偏離直角。偏離量取決于若干因素，例如象素離光學中心的距離和與陣列有關的光學系統，通常在陣列邊緣處出現最大偏離量。如入射光線束562a、562b所示，這種偏離造成象素結構中的元件(例如PVDD線454a、454b)阻擋入射光并對部分PD 442a、442b造成“遮擋”。
考慮到上述因素，圖12和圖13圖示了根據本發明的成像陣列30中象素432a和432b的一種實施例，其中傳感元件530a與530b之間的間距526比metal-2 476的PVDD線454a和454b之間的間距524大一個漸增量(Δ)。與圖10和圖11所示傳統結構相比，metal-2 476的線路之間的間距保持不變，使得PVDD線454a與454b之間的間距524仍為間距DP，PVDD線454a與BIT線456b之間的間隔以及PVDD線454b與BIT線456b之間的間隔仍為距離D1。
但是，象素432a和432b中傳感元件530a和530b之間的間距526等于間距DP加上漸增量Δ。結果，象素432a中PVDD 454a與PD 442a之間的間隔522a和象素432b中PVDD 454b與PD 442b之間的間隔522b，相對于圖10和圖11所示傳統象素和陣列結構增大了。如圖所示，象素432a中PVDD 454a與PD 442a之間的間隔522a等于距離D1加上漸增量Δa，象素432b中PVDD 454b與PD 442b之間的間隔522b等于距離D1加上漸增量Δb。
在一種實施例中，在整個陣列上，傳感元件之間的間距比metal-2互連線段之間的間距多出所述漸增量Δ(如下面的圖14B進一步圖示的)，則通過間距Δ的漸增式增加，以及漸增量Δa和Δb隨著遠離光軸436而增大，漸增量Δb會比漸增量Δa大。在一種實施例中(如下面的圖14C進一步圖示的)，漸增量Δb可以等于漸增量Δa。
如圖13所示，通過使PVDD 454a與PD 442a之間的間隔522a和PVDD 454b與PD 442b之間的間隔522b漸增式增大，減少了PVDD 454a和454b對PD 442a和442b造成的遮擋，從而增大了象素在積分周期期間積累的電荷量并增大了成像陣列30產生的圖像亮度。另外，隨著離光學中心距離越來越遠，通過使各個象素的光電二極管到所述有關金屬互連線段的距離漸增式變遠，光電二極管可以接收到在其他情況下可能不期望地入射到相鄰象素上的那些入射光，從而可能減輕象素的串擾。
由于傳感元件530a和530b之間的間距526漸增式增大Δ；PD 442a與象素432b的元件(例如多晶硅472的線段498b)之間的間隔532也增大了漸增量Δ，使間隔532等于DMIN與漸增量Δ之和。另外，應當注意，跨接元件534a和534b分別從PVDD線454a和454b延伸以移動過孔506a和506b，以便維持離開metal-1474的線段500a和500b一段所需的間隔。
在一種實施例(未示出)中，由于隔離間隔532比DMIN大漸增量Δ，所以PD 442a的尺寸增大了漸增量Δ，從而使PD 442a能夠接收到更多的入射光。例如，再參考下面的圖14B，在整個陣列上傳感元件之間的間距大于金屬互連線段之間的間距時，可以增大象素行中每個象素的尺寸。
圖14A是象素行600一部分的簡化剖視圖，所述象素行600圖示為象素632a到632g，從光軸636向成像傳感器的周圍邊緣638延伸，這些象素是所述成像傳感器的組成部分。每個象素632包括相應的傳感元件630、PVDD線654以及BIT線656。如圖14A所示，象素632的行600包括傳統結構，其中PVDD線654與BIT線656之間的間距624以及連續的各對傳感元件630之間間距626都等于間距“DP”。這樣，對于每個象素632，傳感元件630相對于相應的PVDD線654都處于相同的位置，如虛線628a所示，虛線628a圖示了傳感元件630a的邊緣與象素632a的PVDD線654a之間是基本對準的。
圖14B是根據本發明一種實施例的象素行600的簡化剖視圖。如圖所示，連續各對象素632的傳感元件630之間間距626比相應的PVDD線654與BIT線656之間間距624大漸增量Δ。如圖所示，連續各對象素632的PVDD線654與BIT線656之間的間距624被圖示為等于間距DP，而傳感元件之間的間距626被圖示為等于DP與漸增量Δ之和。
結果，從象素632b開始，沿著遠離光軸636的方向，每個傳感元件630都相對于相應的PVDD線654位于或“偏移”了額外的漸增量Δ。換句話說，在傳感元件630仍然與相應的PVDD線654a如虛線628a所示基本對準(即偏移距離為零)的同時，傳感元件630b相對于PVDD線654b偏移了等于漸增量Δ的偏移距離628b，傳感元件630c相對于相應的PVDD線654c偏移了等于兩倍漸增量Δ(即2Δ)的偏移距離628c，以此類推，直到象素632g的傳感元件628g相對于相應的PVDD線654g偏移了等于六倍漸增量Δ(即6Δ)的偏移距離628g。這樣，傳感元件630相對于相應的PVDD線654的偏移距離隨著象素632離開光軸636(以及離開陣列的光學中心)的距離而增大。
在圖14B所示的實施例中，漸增量Δ是常數，使得連續的各對象素632之間的偏移距離628隨著離開光學中心636的距離以線性方式增大。但是，入射到象素632的行600上的入射光線束(例如圖11中的光線束562a)，其主光線角隨著傳感元件630離陣列表面(例如圖11中表面526所示)的距離的變化關系通常不是線性函數。因此，在本發明的其他實施例中，漸增量Δ可以不是常數值，并可以在整個行600中隨著離開光學中心636的距離非線性增大，使連續各對象素632之間的偏移距離628也隨著離開光學中心636的距離以非線性方式增加。
同樣，成像陣列通常是根據設計網格來配置的。例如，在0.25微米CMOS中，通常最小的設計網格是0.01μm。如上所述，偏移或“移動”量628取決于各種因素，包括象素離陣列光學中心的距離、襯底或象素基底與金屬互連線段(例如PVDD線、BIT線、TX線和RST線)的距離、以及與傳感器有關的光學器件。參考圖14B，例如設設計網格為0.01μm，則可能不會是每個象素632的最佳偏移距離628都遵循該設計網格。例如，對于傳感元件630b，從象素632b的PVDD線654b偏離的最佳偏移距離628b可以確定為0.005μm，這要求象素632a的傳感元件630a與象素632b的傳感元件630b之間的間距626a比PVDD線654a與BIT線656a和PVDD線654b與BIT線656b之間的間距624a大0.005μm的漸增量Δ。這樣的距離不能遵循0.01μm的設計網格。
考慮到上述因素，在一種實施例中，如圖14C所示，連續各對象素632之間的間距626在整個陣列上調整為使得傳感元件630的位置與設計網格對準。例如，再參考圖14B，設采用0.01μm的設計網格，并且確定了傳感元件之間的間距626跟PVDD線654與BIT線656之間的間距624相比，應當增大的漸增量Δ最佳值為0.005μm。根據這樣的漸增量Δ，從象素632b開始的各個其他象素的傳感元件630不會遵循0.01μm的設計網格。
這樣，參考圖14C，從連續象素對632a與632b開始的每對其他連續象素通過兩倍的漸增量Δ(即2Δ)來調整，而剩余各對連續象素仍然處于與PVVD線654和BIT線656之間間距624相等的間距DP。如圖所示，間距626b、626c和626e等于間距DP與兩倍漸增量2Δ之和。結果，如圖所示，由相鄰象素構成的各個組以及由兩個相鄰象素構成的各個組都從其相應的PVDD線654移動了相同的偏移距離628。例如，偏移距離628b和628c等于2Δ，偏移距離628d、628e等于4Δ，偏移距離628f和628g等于6Δ。這樣，象素632的傳感元件630離相應PVDD線654的距離隨著離光軸636的距離增大而越來越遠，同時又各自與設計網格對準。
在本發明的一種實施例中，如下面的圖15A和圖15B所示，將下面兩種方式相結合，一種方式是如圖10-14C所述增大傳感元件之間間距，另一種是如圖1-9所述將部分金屬互連線段移到更接近陣列光學中心。圖15是部分象素陣列700的簡化剖視圖，這部分象素陣列700圖示為象素702a到702d，從光軸704向成像傳感器的周圍邊緣706延伸，這行象素是所述成像傳感器的組成部分。每個象素包括傳感元件710、metal-1的互連線段712和714、metal-2的互連線段716和718、以及metal-3的互連線段720和722，其中，互連線段提供了用于對所包括的傳感元件710進行讀取和/或復位的電連接。
如圖所示，象素702的行700是根據傳統陣列結構設置的，其中每個象素702具有基本相同的布局，且各象素以固定間距進行定位。這樣，連續各對象素702的傳感元件710之間的間距724、metal-1的互連線段712與714之間的間距726、metal-2的互連線段716與718之間的間距728、以及metal-3的互連線段720與722之間的間距730各自都等于間距DP。
圖15B圖示了根據本發明一種實施例，象素702的行700的一種示例布局。如圖所示，metal-2的互連線段之間的間距726仍然為間距DP，而metal-1的互連線段之間的間距726以及傳感元件之間的間距724分別增大了漸增量Δ和兩倍的Δ，metal-3的互連線段之間的間距730減小了漸增量Δ。結果，隨著象素離光軸704的距離增大，每個象素702的結構漸增地朝向光軸704“傾斜”，從而減小了metal-1、metal-2和metal-3的互連線段對傳感元件710的遮擋。
另外，盡管此處的說明主要針對具有三個晶體管并在兩個金屬層中布置了金屬互連線段的CMOS埋柵光電二極管型象素來進行，但是本發明的教導也適于應用到具有不同數目的晶體管、互連和超過兩個金屬層的其他類型CMOS象素結構中，以及其他類型的象素中(例如CCD型象素)。
盡管這里已經圖示并說明了一些具體實施例，但是本領域普通技術人員會明白，在不脫離本發明范圍的情況下，可以有各種替換的和/或等同的實現方式來取代所示和所述的具體實施例。本申請意在覆蓋對此處討論的具體實施例的任何更改和變化。因此，本發明應理解為僅受到權利要求及其等同物的限制。
權利要求
1.一種圖像傳感器，包括襯底；至少第一金屬層；以及以陣列方式布置的多個象素，所述陣列具有從光學中心延伸的一對垂直軸線，每個象素包括至少部分布置在所述襯底中的傳感元件并至少包括布置在所述第一金屬層中的有關第一金屬互連線段，其中，對于從所述軸線之一到所述陣列的周圍邊緣基本上垂直延伸的象素線，所述線中連續成對象素的所述有關第一金屬互連線段之間的間隔等于第一距離，其中所述線中連續成對象素的傳感元件之間的間隔至少等于所述第一距離，其中所述線中至少一對連續象素之間的間隔等于第二距離，所述第二距離大于所述第一距離。
2.根據權利要求1所述的圖像傳感器，其中，所述連續成對象素的傳感元件之間的間隔至少等于所述第一距離，并且基于所述連續成對象素離所述光學中心的距離。
3.根據權利要求1所述的圖像傳感器，其中，所述連續成對象素的傳感元件之間的間隔至少等于所述第一距離，并且基于入射到所述陣列表面上的光的入射角。
4.根據權利要求1所述的圖像傳感器，其中，每對所述連續成對象素的傳感元件之間的間隔等于所述第二距離。
5.根據權利要求1所述的圖像傳感器，其中，一個或多個傳感元件中傳感元件之間的間隔大于所述第一間隔，并使得所述線的象素中每個傳感元件基本上跟與所述圖像傳感器有關的設計網格對準。
6.根據權利要求1所述的圖像傳感器，還包括第二金屬層，其中，所述第一金屬層位于所述襯底與所述第二金屬層之間，其中每個象素至少包括布置在所述第二金屬層中的有關第二金屬互連線段，其中所述線中連續成對象素的所述有關第二金屬互連線段之間的間隔可達所述第一距離，其中所述線中至少一對連續象素的第二金屬互連線段之間的間隔等于第三間隔，所述第三間隔小于所述第一間隔。
7.根據權利要求6所述的圖像傳感器，其中，所述線中每對連續象素的有關第二金屬互連線段之間的間隔等于所述第三間隔。
8.根據權利要求6所述的圖像傳感器，其中，所述連續成對象素的有關第二金屬互連線段之間的間隔基于所述連續成對象素離所述光學中心的距離。
9.根據權利要求6所述的圖像傳感器，其中，所述連續成對象素的有關第二金屬互連線段之間的間隔基于入射到所述陣列表面上的光的入射角。
10.根據權利要求1所述的圖像傳感器，其中，所述象素的線包括所述陣列中的至少部分象素行。
11.根據權利要求1所述的圖像傳感器，其中，所述象素的線包括所述陣列中的至少部分象素列。
12.根據權利要求1所述的圖像傳感器，其中，所述圖像傳感器包括互補金屬氧化物半導體型圖像傳感器。
13.一種構造圖像傳感器的方法，所述圖像傳感器包括襯底、第一金屬層、象素陣列，所述象素陣列具有從光學中心延伸的一對垂直軸線，每個象素包括至少部分布置在所述襯底中的傳感元件并至少包括布置在所述第一金屬層中的有關第一金屬互連線段，所述方法包括步驟將象素線中連續成對象素的所述有關第一金屬互連線段以等于第一距離的間隔定位，所述象素線從所述軸線之一到所述陣列的周圍邊緣基本上垂直延伸；將所述線中連續成對象素的所述傳感元件以至少等于所述第一距離的間隔定位、并將所述線中的至少一對連續象素以等于第二距離的間隔定位，所述第二距離大于所述第一距離。
14.根據權利要求13所述的方法，其中，對所述線中連續象素的所述傳感元件進行定位的步驟包括將所述行中每對連續象素的所述傳感元件以等于所述第二距離的間隔定位。
15.根據權利要求13所述的方法，其中，對連續成對象素的所述傳感元件進行定位的步驟基于所述連續成對象素離所述光學中心的距離。
16.根據權利要求13所述的方法，其中，對所述線中連續成對象素的所述傳感元件進行定位的步驟包括將一對或多對連續傳感元件中的傳感元件以大于所述第一距離的間隔進行定位，使得象素的所述行中每個所述傳感元件跟與所述圖像傳感器有關的設計網格對準。
17.一種圖像傳感器，包括襯底；至少第一金屬襯底；以及象素的陣列，所述陣列具有光學中心，每個象素具有布置在所述襯底中的傳感元件并至少具有布置在所述第一金屬層中的有關第一金屬互連線段，其中，所述第一金屬互連線段以第一間距布置，其中所述傳感元件以至少等于所述第一間距的距離分開，并且對于所述陣列中選定的象素，所述距離大于所述第一間距，使得接近所述陣列周圍邊緣的第一象素與接近所述光學中心的第二象素相比偏移值更大，所述偏移值等于所述傳感元件離所述光學中心的距離減去所述有關第一金屬互連線段離所述光學中心的距離。
18.根據權利要求17所述的圖像傳感器，其中，所述傳感元件以大于所述第一間距的第二間距分開，使得象素的所述偏移值隨著所述象素離所述光學中心的距離增加而增加。
19.根據權利要求17所述的圖像傳感器，其中，接近所述周圍邊緣的象素的光電元件尺寸大于接近所述光學中心的象素的光電元件，其差別可達有關的所述偏移值之間的差。
20.根據權利要求17所述的圖像傳感器，其中，所述傳感元件之間的距離使得所述傳感元件基本上跟與所述圖像傳感器有關的設計網格對準。
21.根據權利要求17所述的圖像傳感器，其中，所述第一象素和所述第二象素基本上沿著從所述光學中心到所述陣列的周圍邊緣延伸的線，其中，所述第一象素的偏移值在所述線沿第一方向延伸時，是比所述第二象素的偏移值更大的正數，在所述線沿與所述第一方向相反的第二方向延伸時，是比所述第二象素的偏移值更小的負數。
全文摘要
本發明公開了一種圖像傳感器，它包括襯底、至少一個金屬層以及以陣列形式布置的多個象素。每個象素包括布置在襯底中的傳感元件和布置在所述至少一個金屬層中的至少一個金屬互連線段。陣列包括從光學中心延伸的一對垂直軸線，其中，對于從軸線之一向陣列的周圍邊緣垂直延伸的象素線，所述線中連續成對象素的傳感元件之間的間隔至少等于有關的至少一個金屬互連線段之間的間隔，其中對于所述線中至少一對連續象素，傳感元件之間的間隔比對應的至少一個金屬互連線段之間的間隔大一個漸增量。
文檔編號H01L27/146GK1956205SQ20061015071
公開日2007年5月2日 申請日期2006年10月24日 優先權日2005年10月24日
發明者克里斯托弗·D·斯萊斯百, 威廉·G·戈則雷, 馬修·M·伯格 申請人:安華高科技傳感器Ip私人有限公司