專利名稱：半導體器件金屬連接孔的制造方法
技術領域：
本發明涉及半導體制造技術領域，特別涉及一種半導體器件的介質 層中的金屬連接孔形成方法。
背景技術：
當今半導體制造技術飛速發展，半導體器件已經具有深亞微米結構， 集成電路中已包含巨大數量的半導體器件。在如此大規模的集成電路中， 器件之間高可靠、高密度的連接不僅要在單層中進行，而且需要在多層 之間進行，因此，通常利用多層互連結構對半導體器件的進行連接。圖l為半導體器件和互連結構簡化示意圖。如圖1所示，在工藝線后段(back end of line, BEOL )形成互連層之前，通常需要在具有金屬氧 化物半導體(MOS)晶體管的襯底10表面沉積介質層120，該介質層120 稱為金屬前介電層(pre-metal dielectric, PMD )。在介質層120層中刻蝕 通孔并填充金屬材料從而形成金屬連接孔130。金屬連4妄孔130的 一端與 MOS晶體管的電極(如圖l中的柵極)表面的金屬硅化物110電連接。然 后，對介質層120進行平坦化，在介質層120表面沉積^r屬間介電層(IMD) 并在其中形成互連線140。 MOS晶體管的柵極通過金屬連接孔130的另一 端電連接至金屬間介電層中的金屬互連線140(源極和漏極也相應連接)， 互連線140再通過金屬鑲嵌結構150連接至上層互連層。申請號為200510097493.6的中國專利申請中公開了 一種金屬連接 孔。現有技術中金屬連接孔130的形成過程首先如圖2所示，圖2中， 金屬硅化物110為MOS晶體管電極表面的金屬硅化物。在介質層120表 面形成介質掩膜層(例如SiON)。或直接涂布光致抗蝕劑層160。然后， 圖案化光致抗蝕劑層160形成圖形，圖形的開口 161的位置對應金屬硅 化物110的位置，如圖3所示。以上述介質掩膜層或圖形為掩膜通過開 口 161刻蝕介質層120形成通孔170，如圖4所示。然后如圖5所示，利
用氬氣等離子體的物理濺射(sputtering)工藝180，對襯底和通孔170內 壁進行清理。氬氣等離子體中的正離子(Ar+ )在電場中獲得能量撞擊 村底和通孔170內壁表面，這種碰撞能移去表面分子片段和原子，因而 能夠使刻蝕污染物從表面去除，使通孔170內壁和硅襯底表面更加光滑。 但是，由于通常介質掩膜或光致抗蝕劑層160的存在，氬氣等離子體同 樣會轟擊到介質掩膜或光致抗蝕劑層160,氬氣等離子體的物理、踐射180 對介質掩膜或光致抗蝕劑層160起到了刻蝕作用，產生的光致抗蝕劑聚 合物會沉積在通孔170內壁表面，形成一層聚合物層190。在接下來的工 藝步驟中，如圖6所示，在村底和通孔170內壁表面形成金屬黏附層200， 然后填充金屬材料210，如圖7所示，并對襯底進行平坦化形成連接孔， 如圖8所示。由于通孔170內壁形成有聚合物層190，其會影響金屬黏附 層200與金屬硅化物110的電接觸，提高了金屬材料210與金屬硅化物 110的接觸電阻，從而導致整個連接孔與MOS器件的電連接性能劣化。發明內容本發明的目的在于提供一種半導體器件介質層中金屬連接孔的制 造方法，能夠避免濺射工藝清理通孔過程中，通孔內壁出現聚合殘留物。為達到上述目的，本發明提供的一種半導體器件金屬連接孔的制造 方法，包括提供一半導體襯底，所述半導體襯底表面具有介質層；在所述介質層表面形成金屬層；圖案化所述金屬層以界定連接孔的位置；以所述金屬層為掩膜刻蝕所述介質層形成通孔；在所述通孔中填充金屬材料形成金屬連接孔。所述金屬層的材料為銅、鋁、鎳、鈷、鈦、鎢的其中一種或組合。所述通孔中填充金屬材料為鎢或銅。所述方法還包括在所述內壁形成金屬黏附層的步驟。
所述金屬黏附層包括鈦和氮化鈦。本發明提供的另一種半導體器件金屬連接孔的制造方法，包括 在介質層表面形成金屬層；在所述金屬層表面涂布光致抗蝕劑層并圖案化所述光致抗蝕劑層； 透過所述圖案化的光致抗蝕劑層構圖所述金屬層以界定連接孔的 位置；移除所述圖案化的光致抗蝕劑層；以所述金屬層為掩膜刻蝕所述介質層形成通孔；利用物理濺射工藝清理所述通孔；在所述通孔中填充金屬材料形成金屬連接孔。所述金屬層的材料為銅、鋁、鎳、鈷、鈦、鵠的其中一種或組合。所述通孔中填充金屬材料為鵠或銅。所述方法還包括在所述內壁形成金屬翻附層的步驟。所述金屬黏附層包括鈦和氮化鈦。本發明相應提供了一種半導體器件，包括半導體襯底，所述半導 體村底表面具有介質層，所述介質層底部具有金屬導線或金屬硅化物， 其特征在于所述介質層表面具有圖案化的金屬層，作為刻蝕所述介質 層形成通孔的掩膜。所述金屬層的材料為銅、鋁、鎳、鈷、鈦、鎢的其中一種或組合。與現有技術相比，本發明具有以下優點本發明的半導體器件金屬連接孔的制造方法在形成金屬前介電層 后，在金屬前介電層表面沉積一層金屬層取代介質掩-膜，然后在金屬層 表面涂布光致抗蝕劑層并圖案化所述光致抗蝕劑層，透過圖案化的光致 抗蝕劑層構圖所述金屬層；移除所述圖案化的光致抗蝕劑層后；以構圖 的金屬層作為硬掩膜(hardmask)刻蝕所述介質層形成通孔；然后利用
氬離子濺射工藝清理通孔并在通孔中填充金屬材料形成金屬連接孔。上 述金屬層在刻蝕過程中起到了硬掩膜的作用，能夠使通孔的刻蝕更加容 易，尤其是對子高深寬比(high aspect ratio )的通孔。此外，由于本發 明方法是以金屬層作為刻蝕掩膜，而不是以光致抗蝕劑和介質掩膜作為 掩膜，因此在后續氬離子濺射處理通孔內壁時不會產生光刻膠聚合物等 沉積在通孔內壁表面，從而保證了金屬連接孔的電連接性能。
通過附圖中所示的本發明的優選實施例的更具體說明，本發明的上 述及其它目的、特征和優勢將更加清晰。附圖中相同的部件使用了相同 的附圖標記。附圖并未刻意按比例繪制，重點在于示出本發明的主旨。 在附圖中，為清楚起見，放大了層和區域的厚度。圖1至圖8為現有金屬連接孔制造方法的剖面示意圖；圖9至圖17為根據本發明實施例的金屬連接孔制造方法的剖面示意圖。
具體實施方式
為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合 附圖對本發明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便于充分理解本發明。但是本發明能夠以很多不同于在此描述的其它方式來實施，本領域技術人員 可以在不違背本發明內涵的情況下做類似推廣。因此本發明不受下面公 開的具體實施的限制。本發明提供的金屬氧化物半導體器件及其制造方法特別適用于特 征尺寸在65nm及以下的NMOS器件及其制造。所述半導體器件不僅可 以是NMOS晶體管，還可以是CMOS (互補金屬氧化物半導體器件) 中的NMOS晶體管。圖9至圖17為根據本發明實施例的金屬連接孔制造方法的剖面示
意圖，所述示意圖只是實例，其在此不應過度限制本發明保護的范圍。 在本發明的金屬連接孔制造方法中，金屬連接孔形成于半導體襯底表面的介質層120中。該介質層120可以是金屬前電介質層(PMD),也可 以是層間介電層(ILD) 。 PMD層沉積在具有MOS器件的襯底上，利 用化學氣相淀積(CVD)工藝形成。PMD層中形成的金屬連接孔用于 連接MOS器件的電極和上層互連層中的金屬導線。ILD層工藝后段形 成的金屬互連層之間的介電層。ILD層中的金屬連接孔用于連接相鄰金 屬互連層中的導線。本發明以在PMD層中形成金屬連接孔為例。首先如圖9所示，半導體襯底上已形成有MOS器件(圖中未示出)， MOS器件的電極(例如柵極、源極和漏極)表面具有金屬硅化物110。 然后在MOS器件表面利用CVD工藝，優選為等離子增強化學氣相淀 積(PECVD)工藝淀積PMD層120， PMD層120的材料為氧化硅、氮 化硅或氮氧化硅，并利用化學機械研磨(CMP)工藝對PMD層120進 行平坦化。在接下來的工藝步驟中，在PMD層20表面，利用原子層沉積 (ALD)、物理氣相淀積(PVD)、'踐射或化學氣相淀積(CVD )工藝，優選 為原子層沉積工藝，淀積金屬層125。所述金屬層125的材料為銅、4呂、 鎳、鈷、鈦、鴒的其中一種或組合，厚度在100~1000A之間。然后在 上述金屬層125表面涂布光致抗蝕劑層160,厚度為2000~5000A。接下來如圖10所示，利用常規的曝光、顯影等光刻工藝圖案化所 述光致抗蝕劑層160，形成光刻膠圖形。圖形的開口 161的位置對應于 通孔的位置。隨后，利用上述具有開口 161的光刻膠圖形為掩膜，采用等離子刻 蝕工藝或反應離子刻蝕(RIE)工藝刻蝕金屬層125，從而將具有開口 161的圖形轉移至金屬層125中，如圖11所示。在接下來的工藝步驟中， 利用氧氣等離子灰化工藝去除光致抗蝕劑層160并濕法清洗襯底表面， 如圖12所示。
然后，以金屬層125為硬掩膜(hardmask),刻蝕PMD層120，形 成通孔270，如圖13所示。在本實施例中，PMD層120的刻蝕采用等 離子刻蝕，在反應室內通入的刻蝕劑氣體為包括SF6、 CHF3、 CF4、氯 氣C12、氧氣02、氮氣N2、氦氣He以及其它惰性氣體例如氬氣Ar、 氖氣Ne的混合氣體，流量10-500sccm，襯底溫度控制在20。C和9(TC 之間，腔體壓力為4-100mTorr，等離子源射頻輸出功率500W-2000W。 刻蝕形成的通孔270底部露出金屬硅化物110的表面。接下來如圖14所示，利用氬氣(Ar)等離子體的物理賊射 (sputtering)工藝180，對襯底和通孔270內壁進行清理。將氬氣電離 為等離子體，等離子體中的正離子(Ar+ )在電場中獲得能量后，會撞 擊襯底和通孔170內壁表面，這種碰撞能移去表面刻蝕過程中殘留的被 刻蝕材料的分子片段和刻蝕劑原子，因而能夠使刻蝕污染物從表面去 除，使通孔170內壁和硅襯底表面更加光滑。然后，如圖15所示，利用IMP (離子化金屬等離子體)淀積和 MOCVD (金屬有機物化學氣相淀積)工藝在在通孔270內壁和底部表 面淀積金屬黏附層200。金屬縣附層200包括IMP淀積的鈦(Ti)和 MOCVD淀積的氮化鈦(TiN )。接下來如圖16所示，利用PVD,例如物理濺射工藝在通孔270中 淀積金屬材料210，金屬材料210為鵠或銅。隨后利用CMP工藝研磨 去除襯底表面的金屬翻附層、金屬層125，以及金屬材料210，使襯底 表面平坦化，如圖17所示。本發明的半導體器件金屬連接孔的制造方法在金屬前介電層表面 沉積一層金屬層，該金屬層在刻蝕過程中起到了硬掩膜的作用，能夠使 通孔的刻蝕更加容易，尤其是對于高深寬比(high aspect ratio )的通孔 270。而且以金屬層取代光致抗蝕劑層作為刻蝕掩膜,，在后續氬離子賊 射處理通孔內壁時不會產生光刻膠和介質掩膜的聚合物沉積在通孔內 壁表面，從而保證了金屬連接孔的電連接性能。本發明為了保證取得上
述效果，還提供了一種如圖12所示的半導體器件，其包括半導體襯底(圖中未示出)，所述半導體襯底表面具有介質層120,所述介質層120 底部具有全屬導線或全屬硅化物110，所迷介質層120表面具有圖棄化 的金屬層125作為刻蝕所述介質層形成通孔的掩膜。其中金屬層的材料 為銅、4呂、鎳、鈷、鈦、鴒的其中一種或組合。以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形 式上的限制。雖然本發明已以較佳實施例揭露如上，然而并非用以限定 本發明。任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情 況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多 可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫 離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的 任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍 內。
權利要求
1. 一種半導體器件金屬連接孔的制造方法，包括提供一半導體襯底，所述半導體襯底表面具有介質層；在所述介質層表面形成金屬層；圖案化所述金屬層以界定連接孔的位置；以所述金屬層為掩膜刻蝕所述介質層形成通孔；在所述通孔中填充金屬材料形成金屬連接孔。
2、 如權利要求1所述的方法，其特征在于所述金屬層的材料為 銅、鉛、鎳、鈷、鈦、鴒的其中一種或組合。
3、 如權利要求1所述的方法，其特征在于所述通孔中填充金屬 材料為鵠或銅。
4、 如權利要求1所述的方法，其特征在于所述方法還包括在所 述內壁形成金屬黏附層的步驟。
5、 如權利要求4所述的方法，其特征在于所述金屬黏附層包括 鈦和氮化鈦。
6、 一種半導體器件金屬連接孔的制造方法，包括 在介質層表面形成金屬層；在所述金屬層表面涂布光致抗蝕劑層并圖案化所述光致抗蝕劑層； 透過所述圖案化的光致抗蝕劑層構圖所述金屬層以界定連接孔的 位置；移除所述圖案化的光致抗蝕劑層； 以所述金屬層為掩膜刻蝕所述介質層形成通孔； 利用物理賊射工藝清理所述通孔； 在所述通孔中填充金屬材料形成金屬連接孔。
7、 如權利要求6所述的方法，其特征在于所述金屬層的材料為 銅、鋁、鎳、鈷、鈦、鴒的其中一種或組合。
8、 如權利要求6所述的方法，其特征在于所述通孔中填充金屬 材料為鵠或銅。
9、 如權利要求6所述的方法，其特征在于所述方法還包括在所 述內壁形成金屬教附層的步驟。
10、 如權利要求9所述的方法，其特征在于所述金屬黏附層包括 鈦和氮化鈦。
11、 一種半導體器件，包括半導體村底，所述半導體襯底表面具 有介質層，所述介質層底部具有金屬導線或金屬硅化物，其特征在于 所述介質層表面具有圖案化的金屬層，作為刻蝕所述介質層形成通孔的 掩膜。
12、 如權利要求11所述的半導體器件，其特征在于所述金屬層 的材料為銅、鋁、鎳、鈷、鈦、鵠的其中一種或組合。
全文摘要
本發明提供了一種半導體器件金屬連接孔的制造方法，包括在介質層表面形成金屬層取代通常的介質掩膜層(例如SiON)；在所述金屬層表面涂布光致抗蝕劑層；圖案化所述光致抗蝕劑層并透過所述圖案化的光致抗蝕劑層構圖所述金屬層；移除所述圖案化的光致抗蝕劑層；刻蝕所述介質層形成通孔；利用物理濺射工藝清理所述通孔；在所述通孔中填充金屬材料形成金屬連接孔。本發明的方法能夠避免濺射工藝清理通孔過程中通常介質掩膜產生的再沉積(Re-deposition)，通孔內壁出現聚合殘留物。
文檔編號H01L21/768GK101211819SQ20061014881
公開日2008年7月2日 申請日期2006年12月28日 優先權日2006年12月28日
發明者吳漢明 申請人:中芯國際集成電路制造(上海)有限公司