專利名稱：0.6微米硅化物保護自對準工藝的制作方法
技術領域：
本發明涉及本導體制作工藝，更具體地說，涉及一種引入了硅化物保護自對準CMOS工藝的0.6微米BICMOS工藝。
背景技術：
在半導體器件的性能要求中，越來越多的客戶要求減小接觸孔電阻、 減小多晶硅互連電阻、減小有源區串聯電阻并提高標準邏輯器件 (Standard CMOS)的驅動能力，而其他的雙極管、功率器件及肖特基器件 不受任何影響。發明內容本發明旨在提供一種引入了硅化物保護自對準工藝的0.6微米 BICMOS工藝，能在不破壞其他的雙極管、功率器件及肖特基器件性能的 前提下大大地提高了準邏輯器件(Standard CMOS)的驅動能力，并大大地 降低電路的延遲效應。根據本發明，提供一種0.6微米硅化物保護自對準工藝，在BICMOS 標準前道工藝和標準后道工藝之間進行，包括N+離子注入；P+離子注入； 源區、漏區注入；驅動區擴散；清洗液清洗；1500A氧化層沉積；硅化物 保護層光照；氧化層干法刻蝕；濕法去膠；前清洗步驟；難融金屬沉積； 第一步熱退火；選擇性腐蝕；第二步熱退火。根據本發明，使用該工藝得到的接觸孔電阻為4ohm/con。使用該工藝 得到的多晶硅互連電阻和有源區串聯電阻為3ohm/con。使用該工藝得到的 準邏輯器件驅動能力提高5%。使用該工藝得到的雙極管、功率器件及肖 特基器件，除多晶硅互連電阻、有源區串聯電阻及準邏輯器件之外，不發 生變化。采用本發明的技術方案，引入硅化物保護自對準工藝的BICOMS工藝
滿足了減小接觸孔電阻、減小多晶硅互連電阻、減小有源區串聯電阻、提高標準邏輯器件(Standard CMOS)驅動能力并保持其他的雙極管、功率器 件及肖特基器件不受任何影響的要求。在不破壞其他的雙極管、功率器件 及肖特基器件性能的前提下大大地提高了準邏輯器件(Standard CMOS)的 驅動能力，能大大地降低電路的延遲效應。
本實用新型的上述的以及其他的特征、性質和優勢將通過下面結合附 圖和實施例的描述而變得更加明顯，在附圖中，相同的附圖標記始終表示 相同的特征，其中，圖1是根據本發明一實施例的硅化物保護自對準工藝的剖析圖； 圖2是根據本發明 一實施例的硅化物保護自對準工藝的流程圖。
具體實施方式
本發明揭示了一種0.6微米硅化物保護自對準工藝，在BICMOS標準 前道工藝和標準后道工藝之間進行，參考圖2所示，該方法包括如下的步 驟N+離子注入；P+離子注入；源區、漏區注入；驅動區擴散；清洗液清 洗；1500A氧化層沉積；硅化物保護層光照；氧化層干法刻蝕；濕法去膠； 前清洗步驟；難融金屬沉積；第一步熱退火；選擇性腐蝕；第二步熱退火。參考圖1，示出了本發明的硅化物保護自對準工藝的剖析圖，圖中100 是CMOS自對準硅化物的源、漏區；200是硅化物保護區。采用本發明的0.6微米硅化物保護自對準工藝獲得的器件的性能如下 接觸孔電阻為4ohm/con;多晶硅互連電阻和有源區串聯電阻為3ohm/con; 準邏輯器件驅動能力提高5%;雙極管、功率器件及肖特基器件，除多晶 硅互連電阻、有源區串聯電阻及準邏輯器件之外，不發生變化。采用本發明的技術方案，引入硅化物保護自對準工藝的BICOMS工藝 滿足了減小接觸孔電阻、減小多晶硅互連電阻、減小有源區串聯電阻、提 高標準邏輯器件(Standard CMOS)驅動能力并保持其他的雙極管、功率器 件及肖特基器件不受任何影響的要求。在不破壞其他的雙極管、功率器件
及肖特基器件性能的前提下大大地提高了準邏輯器件(Standard CMOS)的驅動能力，能大大地降低電路的延遲效應。雖然本發明的技術方案已經結合較佳的實施例說明于上，但是本領域 的技術人員應該理解，對于上述的實施例的各種修改或改變是可以預見的， 這不應當被視為超出了本發明的保護范圍，因此，本發明的保護范圍不限 于上述具體描述的實施例，而應該是符合此處所揭示的創新性特征的最寬 泛的范圍。
權利要求
1. 一種0.6微米硅化物保護自對準工藝，其特征在于，在BICMOS標準前道工藝和標準后道工藝之間進行，包括N+離子注入；P+離子注入；源區、漏區注入；驅動區擴散；清洗液清洗；1500A氧化層沉積；硅化物保護層光照；氧化層干法刻蝕；濕法去膠；前清洗步驟；難融金屬沉積；第一步熱退火；選擇性腐蝕；第二步熱退火。
2. 如權利要求1所述的0.6微米硅化物保護自對準工藝，其特征在于: 使用該工藝得到的接觸孔電阻為4ohm/con。
3. 如權利要求1所述的0.6微米硅化物保護自對準工藝，其特征在于 使用該工藝得到的多晶硅互連電阻和有源區串聯電阻為3ohm/con。
4. 如權利要求1所述的0.6微米硅化物保護自對準工藝，其特征在于 使用該工藝得到的準邏輯器件驅動能力提高5 % 。
5. 如權利要求1所述的0.6微米硅化物保護自對準工藝，其特征在于使用該工藝得到的雙極管、功率器件及肖特基器件，除多晶硅互連電阻、 有源區串聯電阻及準邏輯器件之外，不發生變化。
全文摘要
本發明揭示了一種0.6微米硅化物保護自對準工藝，在BICMOS標準前道工藝和標準后道工藝之間進行，包括N+離子注入；P+離子注入；源區、漏區注入；驅動區擴散；清洗液清洗；1500A氧化層沉積；硅化物保護層光照；氧化層干法刻蝕；濕法去膠；前清洗步驟；難融金屬沉積；第一步熱退火；選擇性腐蝕；第二步熱退火。本發明的0.6微米硅化物保護自對準工藝能在不破壞其他的雙極管、功率器件及肖特基器件性能的前提下大大地提高了準邏輯器件(Standard CMOS)的驅動能力，并大大地降低電路的延遲效應。
文檔編號H01L21/70GK101211831SQ20061014878
公開日2008年7月2日 申請日期2006年12月30日 優先權日2006年12月30日
發明者凱 邵, 游 鄭 申請人:上海先進半導體制造股份有限公司