半導體器件和制造半導體器件的方法

文檔序號：7213105閱讀：131來源：國知局

專利名稱：半導體器件和制造半導體器件的方法
技術領域：
本發明涉及一種具有如TMR (隧道磁致電阻)那樣的存儲器件的半導體器件，以及其制造方法。
背景技術：
MRAM是一種通過用電子具有的自旋來存儲信息而保持數據的存儲器，并且形成電路以便可能進行隨機存取。有一種使用GMR(巨型磁致電阻)、TMR和CMR(龐大磁致電阻)作為基本物理現象的類型。TMR是一種使用以兩層磁膜將一個絕緣層夾在中間的結構中所觀察的電阻變化現象的類型。在將一個絕緣層夾在中間的上和下磁層的自旋狀態下，流過上磁層-絕緣層-底磁層的電流(即TMR的電阻)發生變化。當上和下磁層的兩個自旋狀態平行時，電阻變小，而如果為逆平行時，電阻變大。電阻的這個變化能執行信息存儲。有作為文獻的專利參考1,它公開了具有這樣TMR元件的磁存儲設備，以及其制造方法。還有稱為如TMR元件相同結構的元件的MTJ (磁致隧道結)元件的結構。在下文，"TMR元件"不僅包括TMR 元件，而且在本申請說明書內廣泛地包括MTJ元件。[專利參考1]日本未審專利公開No. 2003-243630

發明內容
然而，當對形成TMR元件的TMR膜(將一個絕緣層夾在中間的上和下磁層)的下引出電極(LS (局部帶))進行處理時，有一個問題，即發生通過TMR膜的上側和下側的磁層的漏泄電流，并且變得不可能使TMR膜固定為預定電阻變化率，而且正常存儲操作變得不可能，并且通過對TMR膜的上和下磁層的沉積材料進行蝕刻，由于外界物質的沉積，將使存儲器精度退化。本發明為了解決上迷問題而實現。它致力獲得具有一種存儲單元的半導體器件，以及其制造方法，這種存儲單元包括TMR膜，利用它不會使存儲器精度退化。按照關于本發明的權利要求1的半導體器件具有一個存儲單元，它在一個半導體襯底上方形成，并且包括一個TMR膜及一個上電極和一個下電極的層疊結構，上電極在下電極上方的部分中形成；一個對于存儲單元至少覆蓋下電極的上表面和TMR膜的側表面而形成的抗氧化膜；和一個在抗氧化膜上方形成的氧化膜。按照關于本發明的權利要求6的半導體器件具有一個存儲單元，它在一個半導體襯底上方形成，并且包括一個TMR膜及一個上電極和一個下電極的層疊結構，上電極在下電極上方的部分中形成；一個在平面圖中與TMR膜分開預定距離并且在下電極下方形成的讀線；和一個在讀線上方形成并且將讀線和下電極電連接的金屬插件。按照關于本發明的權利要求8的半導體器件具有一個存儲單元，它在一個半導體襯底上方形成，并且包括一個TMR膜及一個上電極和一個下電極的層疊結構，上電極在下電極上方的部分中形成；其中上電極是一個使用與下電極相同的材料形成的硬掩模層，它具有導電性，并且它的厚度為30nm至lOOnm。按照關于本發明的權利要求9的半導體器件的制造方法具有步驟(a )在一個半導體襯底上方形成一個TMR膜及一個上電極和一個下電極的層疊結構，上電極在下電極上方的部分中形成；(b)使上電極和TMR膜構圖；(c)形成一個覆蓋下電極、上電極和TMR膜的第一抗氧化膜；(d)在第一抗氧化膜覆蓋上電極和TMR膜之后，4吏第一抗氧化膜和下電極構圖；和(e)在整個表面中形成一個氧化膜。按照關于本發明的權利要求14的半導體器件的制造方法具有步驟(a )在一個半導體襯底上方形成一個讀線；(b )在讀線上方形成一個夾層絕緣膜；(c)形成一個穿透讀線上方的夾層絕緣膜的通孔；(d)形成一個嵌入通孔的金屬插件；和(e)在包括通孔的夾層絕緣膜上方形成一個下電極、一個TMR膜和一個上電極的層疊結構；其中下電極通過金屬插件與讀線電連接，而且還包括步驟 (f )使上電極和TMT膜構圖；其中使構圖之后的TMR膜形成為在平面圖中與讀線分開預定距離。按照關于本發明的權利要求16的半導體器件的制造方法具有步驟(a)在半導體襯底上方形成一個下電極、一個TMR膜和一個上電極的層疊結構；(b)使上電極構圖；和(c)將上電極用作一個硬掩模層，使TMR膜構圖。按照關于本發明的權利要求17的半導體器件具有一個第一夾層絕緣膜，其在一個半導體襯底之上形成；一個下層布線，穿透第一夾層絕緣膜并且選擇地形成；和一個第二夾層絕緣膜，在包括下層布線的第一夾層絕緣膜上方形成；其中第二夾層絕緣膜具有一個通孔，在那里下層布線的至少一部分構成底部；而且還包括一個下電極，在通孔的底部和側表面及在第二夾層絕緣膜上方形成；其中下電極通過通孔與下層布線電連接；而且還包括一個TMR元件，在下電極上方的部分上方選擇地形成，并且包括一個TMR膜和一個上電極的層疊結構；和一個絕緣膜，在包括通孔的內部的下電極上方形成；其中絕緣膜和下電極兩者沿一致方向在第二夾層絕緣膜上方具有一個側表面；并且下電極的側表面沿一致方向與絕緣膜的側表面相對應，或下電極的側表面由絕緣膜壓下。按照關于本發明的權利要求26的半導體器件的制造方法具有步驟(a)在一個半導體襯底之上形成一個第一夾層絕緣膜；(b) 選擇地形成一個下層布線，穿透第一夾層絕緣膜；(c)在包括下層布線的第一夾層絕緣膜上方形成一個第二夾層絕緣膜；和(d)形成一個通孔，穿透下層布線上方的第二夾層絕緣膜；其中通孔的底部成為下層布線的至少一部分；而且還包括步驟(e)在通孔的底部和側表面及第一夾層絕緣膜上方形成一個下電極；其中下電極通過通孔與下層布線電連接；而且還包括步驟(f)在第二夾層絕緣膜上方的下電極上方選擇地形成一個TMR元件，用作一個TMR膜和一個上電極的層疊結構；(g)在包括通孔的下電極上方形成一個絕緣膜；(h)在絕緣膜上方形成一個構圖的抗蝕劑；(i)通過將抗蝕劑用作掩模而同時蝕刻下電極和絕緣膜，并且使下電極和絕緣膜構圖；和(j )除去抗蝕劑。因為至少覆蓋下電極的上表面和TMR膜的側表面，并且形成抗氧化膜，所以當在一個抗氧化膜上形成一個氧化膜時，按照權利要求l 的半導體器件能確實地抑制下電極的上表面和TMR膜的側表面氧化。結果，能得到具有一個TMR膜的存儲單元，利用它不會使存儲器精度退化。因為讀線和下電極通過一個金屬插件電連接，所以與讀線和下電極直接、連接的情況比較，按照權利要求6的半導體.器件執行這樣效果，能以足夠平度形成一個下電極，并且能以足夠精度形成一個存儲單元。按照權利要求8的半導體器件能將一個上電極用作一個硬掩模，并且因為單獨地形成一個硬掩模的步驟變得不必要，所以它能致力于簡化制造過程。因為以30nm至100nm相對薄的厚度形成上電極，所以能致力于使在上電極形成時施加于TMR膜的應力得到釋放，并且TMR膜的磁性不降級。因為使用相同材料形成上電極和下電極，所以當將上電極用作硬掩模層而蝕刻TMR膜時，下電極能操作為蝕刻阻止器。按照權利要求9的半導體器件的制造方法在步驟(c)形成第一抗氧化膜，其至少覆蓋下電極的上表面和側表面及TMR膜的側表面。因此，當在步驟(e)在第一抗氧化膜上形成一個氧化膜時，它能確
實地抑制下電極的上表面和側表面及TMR膜的側表面氧化。結果，能得到具有一個TMR膜的存儲單元，利用它不會使存儲器精度退化。因為在按照權利要求14的半導體器件的制造方法中，在步驟(d) 將金屬插件嵌入通孔，所以執行這樣的效果，能在一個夾層絕緣膜上以足夠的平度形成一個下電極，而不受通孔的影響，并且能以足夠精度形成一個存儲單元。在步驟(c),因為通過將一個上電極用作一個硬掩模層，使單獨地形成一個硬掩模的步驟變得不必要，所以按照權利要求16的半導體器件的制造方法能致力于簡化制造過程。因為以30nm至100nm 的相對薄的厚度形成上電極，所以能致力于使在上電極形成時施加于TMR膜的應力得到釋放，并且TMR膜的磁特性不降級。因為使用相同材料形成上電極和下電極，所以當將上電極用作硬掩模層而蝕刻TMR膜時，下電極能操作為一個蝕刻阻止器。關于按照本發明的權利要求17的半導體器件，在一個通孔中的. 下電極上形成絕緣膜。因此，因為在下電極處理之后的制造過程中，通過與處理絕緣膜同時地處理下電極，使通孔中的下電極受到絕緣膜的保護，所以能避免對通孔下方的下層布線的損壞，并且能致力于提高產量。因為下電極的側表面沿一致方向與絕緣膜的側表面相對應，或變為從絕緣膜壓下，所以即使同時處理絕緣膜和下電極，也不會對下電極的工作形狀有不良影響。在步驟(i ),按照本發明的權利要求26的半導體器件的制造方法通過將抗蝕劑用作掩模而同時地蝕刻下電極和絕緣膜，并且使下電極和絕緣膜構圖。因此，因為在步驟(i )執行之后通孔中的下電極受到絕緣膜保護，所以在步驟(j )運行階段，能避免對通孔下方的下層布線的損壞，并且能致力于提高所完成半導體器件的產量。

圖1是表示MRAM的存儲單元部分的平面結構的平面圖，它是本
發明的實施例1的半導體器件；圖2是表示圖1的A-A截面的橫截面圖；圖3是表示實施例1的MMM的全部層中的截面結構的橫截面圖；圖4 (a)至圖26 (d)是表示實施例1的MMM的制造方法的橫截面圖；圖27是表示MRAM的存儲單元部分的平面結構的平面圖，它是本發明的實施例2的半導體器件；圖28是表示圖27的A-A截面的橫截面圖；圖29是表示實施例2的MRAM的全部層中的截面結構的橫截面圖；圖30 (a)至圖44 (d)是表示實施例2的MRAM的制造方法的橫截面圖；圖45是表示MRAM結構的輪廓的說明圖；圖46是表示與MRAM的存儲器件、上Cu布線和下Cu布線的連接關系的細節的橫截面圖；圖47至圖49是表示用于獲得通孔LS連接結構的LS步驟的橫截面圖；圖50是表示MRAM的存儲單元部分的結構的橫截面圖，它是本發明的實施例3的半導體器件；圖51是表示實施例3的半導體器件的效果的橫截面圖；圖5 2是表示T M R元件的抗磁力與絕緣膜的形成溫度的曲線圖；圖53是表示TMR元件的各向異性磁場與絕緣膜的形成溫度的曲線圖；圖54和圖55是表示實施例3的半導體器件的效果的橫截面圖；圖56是表示實施例3的其他方式的橫截面圖；和圖57至圖63 (b)是表示實施例3的MRAM的制造方法的部分的橫截面圖。
具體實施方式
(實施例1 ) (結構)圖1是表示MRAM的存儲單元部分的平面結構的平面圖，它是本發明的本實施例1的半導體器件，以及圖2是表示圖1的A-A截面的橫截面圖。如圖l所示，TMR膜29假定為縱長形，其中在平面圖中四角為圓形。如圖2所示，在TMR膜29之下形成TMR下電極28，并且在 TMR膜29上形成TMR上電極31。存儲單元MC包括這些TMR下電極 28、 TMR膜29和TMR上電極31。為了說明方便，在本說明書中可能將頂R膜29和TMR上電極31合并，并且可能將它表達為TMR元件5。 TMR膜29例如包括從上部開始的一個鐵磁層、一個非磁層和一個鐵磁層的層疊結構。鐵磁層包括磁膜，它例如包括N i Fe 、 CoFeB和CoFe ，以及非磁層例如包括鋁膜或氧化鎂。圖3 (a)、圖3 (b)和圖3(c)是表示實施例1的MRAM的全部層的截面結構的橫截面圖。圖3 (a)與圖1的A-A截面等效，圖 3 (b)與圖1的B-B截面等效，以及圖3 (c)與圖1的C-C截面等效。在下文，參考圖1至圖3 ( c)說明實施例1的MRAM的結構。在半導體襯底100的上層部分中選擇地形成元件隔離區2，并且元件隔離區2與2之間的阱區lw起晶體管形成區的作用。在上述晶體管形成區中，跨越溝道區lc形成一對源/漏區14和14，在溝道區 lc上層疊柵絕緣膜11和柵電極12,以及在柵電極12的側表面中形成2層結構的側壁13。分別在源/漏區14和柵電極12上形成硅化鈷區15。通過這些溝道區lc、柵絕緣膜ll、柵電極12、側壁13和源/漏區14,形成在讀出時候用于選擇的M0S晶體管Ql。將包括M0S晶體管Ql的全部半導體襯底IOO上部分表面覆蓋，并且形成包括一個Si02等的氧化膜的夾層絕緣膜16。穿透夾層絕緣膜16,形成接觸插件17,并且使它與一對源/漏區14和14中的一個硅化鈷區15電連接。
在夾層絕緣膜l6上，層疊氮化膜"和包括一個氧化膜的夾層絕緣膜18,選擇地形成Cu布線19,其穿透氮化膜41和夾層絕緣膜18，以及使1的Cu布線19與接觸插件17電連接。在包括Cu布線19的夾層絕緣膜18上，層疊氮化膜42及包括一個氧化膜的夾層絕緣膜20和21。形成穿透氮化膜42和夾層絕緣膜 20的微孔52，和穿透夾層絕緣膜21的布線孔62,并且在微孔52 和布線孔62中嵌入形成Cu布線22。使Cu布線22與Cu布線19電連接(以上1的Cu布線19與接觸插件17電連接)。在包括Cu布線22的夾層絕緣膜21上，層疊氮化膜43及包括一個氧化膜的夾層絕緣膜23和24。穿透氮化膜43和夾層絕緣膜23 形成微孔53,穿透夾層絕緣膜24形成布線孔63，并且在微孔53和布線孔63中嵌入形成Cu布線25 (讀線25r,數字線25d)。使讀線 25r與Cu布線22 ( Cu布線22位于接觸插件17上)電連接。在包括Cu布線25的夾層絕緣膜24上，層疊包括一個氮化膜的夾層絕緣膜26a和包括一個氧化膜的夾層絕緣膜26b。在平面圖中與讀線25r的形成區的一部分相對應的夾層絕緣膜26a和26b中，形成通孔9。通過在夾層絕緣膜26b及通孔9的底部和側表面上選擇地形成TMR下電極28,使TMR下電極28與讀線25r電連接。因為TMR 下電極28包括鉭(Ta),其具有與TMR膜29的晶格相近的晶格距，所以它能減小在TMR膜29上產生的畸變。TMR下電極28可以稱為引出布線(LS (局部帶))，它與讀線25r和TMR膜29電連接。在平面圖中與數字線的25d的形成區的部分中的TMR下電極28 上相對應的區中，選擇地形成TMR元件5( TMR膜29，TMR上電極31)。 TMR上電極31由30醒至100nm厚的鉭(Ta )形成，并且在制造過程的時候也起一個硬掩模的作用。而且在TMR元件5的整個表面和TMR下電極28的上表面上形成包括LT (低溫)-SiN的夾層絕緣膜30。形成覆蓋包括.TMR下電極 28的側表面的整個表面并且包括LT-SiN的夾層絕緣膜32。形成覆蓋整個表面并且包括Si02的夾層絕緣膜33。
在夾層絕緣膜"的上層部分中逸擇地形成用作位線的Cu布線 34。在平面圖中其中形成TMR元件5的區的部分中，穿透夾層絕緣膜30、夾層絕緣膜32和夾層絕緣膜33,并且形成通孔40。通過在這個通孔40中也嵌入Cu布線34，使Cu布線34和TMR上電極31 電連接。而且在包括Cii布線34的夾層絕緣膜33上的整個表面上，形成鈍化膜35。實施例1的MRAM假定為以上結構，并且具有以下所示的第一和第二特征。第一特征是除從LT-SiN形成的夾層絕緣膜30之外，它還用夾層絕緣膜32覆蓋TMR下電極28的上表面和側表面的全部及TMR元件5 的側表面。雖然在沉積包括Si02的夾層絕緣膜33的時候，包括LT-SiN的夾層絕緣膜30和32起抗氧化膜的作用，但是僅在夾層絕緣膜30的情況下，當TMR膜29的側表面變薄時，它有時難以足夠地起抗氧化膜的作用。然而，在實施例l中，通過用兩層的夾層絕緣膜30和32 保護TMR膜29，能展示足夠的抗氧化功能。因為將TMR下電極28 的上表面和側表面覆蓋，并且形成夾層絕緣膜30和32,所以對于 TMR下電極28也能展示足夠的抗氧化功能。另外，因為在處理TMR下電極28的時候夾層絕緣膜30覆蓋了 TMR元件5的全部側表面，所以通過確實地保護存儲單元MC的側表面，特別是TMR膜29,它能防止由蝕刻沉積材料而引起外界物質粘附，以及漏泄電流發生。因為在小于300。C的比較低溫度下形成LT-SiN,所以在制造夾層絕緣膜30和32的時候不會使TMR膜29的磁性降級。第二特征是在制造過程的時候通過將30nm至100nm厚的Ta用作 TMR上電極31，使得有可能用作一個硬掩模的要點。按照本第二特征，TMR上電極31能用作一個硬掩模，單獨地形成一個硬掩模的步驟變得不必要，并且能致力于簡化制造過程。因為TMR上電極31的厚度由比較薄的30nm至100nm的厚度形成，所
以能致力于使在形成TMR上電極31時施加于TMR膜29的應力得到釋放，并且不會使TMR膜29的磁性降級。通過用相同材料(Ta)形成TMR下電極28和TMR上電極31，當通過將TMR上電極31用作掩模來處理TMR時，使TMR下電極28起阻止器的作用，并且獲得能以足夠圖形形成精度而形成TMR膜29的效果。(制造方法)圖4 (a)至圖26 (d)是表示實施例1的MRAM的制造方法的橫截面圖。在這些圖中，"(a)"與圖1的A-A截面等效，"(b)" 與圖1的B-B截面等效以及"(c)"與圖1的C-C截面等效。圖 12 (a)至圖26 (d)中的"(d)"表示外圍電路部分的截面。在下文，參考這些圖說明實施例1的MRAM的制造方法。首先，如圖4 (a)至圖4 (c)所示，在半導體襯底100的上層部分中選擇地形成元件隔離區2。元件隔離區2與2之間的半導體襯底100的上層部分成為活性區1,其中形成晶體管等。而且如圖5 (a)至圖5 (c)所示，在半導體襯底100的上層部分中通過引入第一導電型的雜質，形成阱區lw。其次，如圖6 (a)至圖6 (c)所示，在阱區lw上形成柵絕緣膜 11,并且在柵絕緣膜11上選擇地形成柵電極12。在柵電極12之下的阱區lw的前表面指定為溝道區lc。然后，如圖7 (a)至圖7 (c)所示，與柵電極12自對準地注入和擴散第二導電型(與第一導電型相對的導電型)的雜質，并且在柵電極12的側表面中形成2層結構的側壁13之后，與柵電極12和側壁13自對準地注入和擴散第二導電型的雜質。這樣在溝道區lc 附近形成具有一個延伸區的源/漏區對14和14。結果，形成包括溝道區lc、柵絕緣膜ll、柵電極12和源/漏區14的MOS晶體管Ql。其次，如圖8 (a)至8 (c)所示，分別在源/漏區14和14及柵電極12的前表面上形成硅化鈷區15。然后，如圖9 (a)至圖9 (c)所示，在整個表面中形成夾層絕緣膜16,穿透夾層絕緣膜16，并且選擇地形成接觸插件17。這個接觸插件17與一對源/漏區14和14中的一個硅化鈷區15電連接。如圖10所示，在整個表面上層疊氮化膜41和夾層絕緣膜18(它是一個氧化膜)，在其上穿透氮化膜41和夾層絕緣膜18,并且在其中選擇地形成Cu布線19。結果，使Cu布線19的一部分與接觸插件 17電連接。因而，形成作為第一層金屬布線的Cu布線19。然后，如圖11 (a)至圖11 (c)所示，通過整個表面層疊氮化膜42及夾層絕緣膜20和21 (它是一個氧化膜)，在其上穿透氮化膜42和夾層絕緣膜20,并且在其中選擇地形成微孔52。穿透包括微孔52的區上的夾層絕緣膜21,選擇地形成布線孔62，在此之后，嵌入微孔52和布線孔62，并且形成Cu布線22。使Cu布線22與Cu 布線19電連接(Cu布線19與接觸插件17電連接)。因而，使用鑲嵌技術形成作為第二層金屬布線的Cu布線22。然后，如圖12 (a)至圖12 (d)所示，形成氮化膜43及夾層絕緣膜(它包括一個氧化膜)23和24,在整個表面上穿透氮化膜43 和夾層絕緣膜23,并且在其中選擇地形成微孔53。穿透包括微孔53 的區上的夾層絕緣膜24穿透，并且選擇地形成布線孔63。然后，嵌入微孔53和布線孔63,并且形成Cu布線25(讀線25r,數字線25d)。而且使讀線25r與Cu布線22電連接。因而，使用鑲嵌技術形成作為第三層金屬布線的Cu布線25。如圖12(d)所示，而且在一個外圍區中，在半導體襯底100上形成與M0S晶體管Ql等效的M0S晶體管Q2,在各第一至第三層金屬布線中形成Cu布線19、 Cu布線22和Cu布線25。然后，如圖13 (a)至13 (d)所示，在整個表面中形成夾層絕緣膜26a和26b,穿透存儲單元部分中讀線25r的區上的部分，并且選擇地形成通孔9。而且如圖14 (a)至圖14 (d)所示，在整個表面上層疊應該構成TMR下電極28、 TMR膜29和TMR上電極31的層。在這種情況下，通過在通孔9的底部和側表面中形成TMR下電極28，使TMR下電極 28與讀線25r電連才妄。在這種情況下，通過形成30nm至100nm比較薄的厚度的上電極 31，能致力于使在TMR上電極31形成時施加于TMR膜29的應力得到釋放，并且不會使TMR膜29的磁性降級。如上所述，TMR下電極 28和TMR上電極31用Ta作為構造材料，例如，它們由'減射技術形成。然后，如圖15 (a)至圖15 (d)所示，在使用未說明的構圖的抗蝕劑使TMR上電極31構圖之后，通過使構圖的TMR上電極31制成一個^更掩才莫，對TMR膜29進行蝕刻，并且完成TMR元件5。在蝕刻情況下，包括如TMR上電極31相同Ta的TMR下電極28起蝕刻阻止器的作用。因而，因為通過將TMR上電極31用作一個硬掩模而使單獨地形成硬掩模的步驟變得不必要，所以能致力于簡化制造過程。在用一個抗蝕劑掩模進行蝕刻的時候，通過灰化和凈化處理以使 TMR膜29的抗蝕劑除去，而不使破壞元件特性的有機物質系的沉積材料粘附在TMR膜29等的側壁上，也不會有磁膜的降級。其次，如圖16 (a)至圖16 (d)所示，通過小于300°C的低溫條件在整個表面中形成包括LT-SiN的夾層絕緣膜30，并且如圖17 (a)至圖17 (d)所示，形成抗蝕劑45,其構圖為可以僅覆蓋存儲單元的形成區。而且如圖18 (a)至圖18 (d)所示，通過將構圖的抗蝕劑45 用作一個掩膜，對TMR下電極28和夾層絕緣膜30進行蝕刻，使TMR 下電極28構圖，并且如圖19 (a)至圖19 (d)所示，除去抗蝕劑 45。這里，在將構圖的抗蝕劑45用作一個掩膜而對夾層絕緣膜30 進行蝕刻，并且除去抗蝕劑45之后，通過使夾層絕緣膜30作為一個硬掩膜而可以使TMR下電極28構圖。從而，能仍以高精度使TMR 下電極28構圖。其次，如圖20 (a)至圖20 (d)所示，通過小于300。C的低溫條件在整個表面中形成包括LT-SiN的夾層絕緣膜32。結果，用夾層
絕緣膜30和32覆蓋TMR膜29和TMR下電極28的側表面區。其次，如圖21 (a)至圖21 (d)所示，在整個表面中形成包括 Si02的夾層絕緣膜33。在這種情況下，因為TMR膜29的側表面區用夾層絕緣膜30和32加以覆蓋，所以在形成夾層絕緣膜33的時候能完全地展示抗氧化功能。因此，在形成夾層絕緣膜33的時候不會損壞TMR膜29。因為TMR下電極28的上表面和側表面被覆蓋，并且形成了夾層絕緣膜30和32,所以也對TMR下電極28展示出足夠的抗氧化功能。因為作為夾層絕緣膜30和32的形成材料的LT-SiN是通過比較低的低于300。C的低溫條件而形成的，所以不會使T織膜29的磁性降級。然后，如圖22 (a)至圖22 (d)所示，通過對夾層絕緣膜33 執行CMP處理而實行夾層絕緣膜33的整平。然后，如圖23 (a)至圖23 (d)所示，在TMR元件5的上部分形成穿透夾層絕緣膜33的通孔39。如圖23(d)所示，在外圍區中 Cu布線25的部分的上層中形成通孔49。而且如圖24 (a)至圖24 (d)所示，對位線形成選擇地實行夾層絕緣膜33的蝕刻除去。在這種情況下，還實行通孔39之下的來層絕緣膜30和32的蝕刻除去，并且形成通孔40。實行通孔49之下的夾層絕緣膜30和32的蝕刻除去，并且形成通孔50。其次，如圖25 (a)至圖25 (d)所示，通過對包括通孔40和 50的已經實行蝕刻除去的夾層絕緣膜33的區嵌入Cu布線34，形成位線。結果，在存儲電路區中，使Cu布線34通過通孔40與TMR元件5 ( TMR上電極31 )電連接，并且使Cu布線34與外圍電路區中的 Cu布線25電連接。因而，形成作為第四層金屬布線的Cu布線34。最后，如圖26 (a:i至圖26 (d)所示，通過在整個表面中形成鈍化膜35，完成實施例1的MRAM (包括一個外圍電路)。雖然在實施例1中表示了在第三層和第四層金屬布線中形成存儲單元電路(存儲單元MC、位線(Cu布線34)等)的例子，但是它
可以制成為在第一層和第二層金屬布線部分的部分中形成存儲單元電路。它可以由五層或更多層形成。(實施例2) (結構)圖27是表示MRAM的存儲單元部分的平面結構的平面圖，它是本發明的實施例2的半導體器件，以及圖28是表示圖27的A-A截面的橫截面圖。圖29 ( a )至圖29 ( c)是表示在實施例2的MRAM的全部層中的截面結構的橫截面圖，圖29(a)與圖27的A-A截面等效，圖29(b) 與圖27的B-B截面等效，以及圖29 (c)與圖27的C-C截面等效。在下文，參考圖27至圖29 (c)說明實施例2的MRAM的結構。因為從半導體襯底100至作為第三層金屬布線的Cu布線25的結構，和從夾層絕緣膜33至鈍化膜35的結構與如圖1至圖3 (c)所示的實施例1的MRAM的那樣結構相同，所以省略說明。在包括Cu布線25的夾層絕緣膜24上，層疊夾層絕緣膜26a和 26b,在平面圖中與讀線25r的形成區的部分相對應的夾層絕緣膜 26a和26b中，形成通孔9,將這個通孔9填滿，并且形成Cu插件 10。在包括Cu插件10的夾層絕緣膜26b上，選擇地形成TMR下電極 28。因此，使TMR下電極28通過Cu插件10與讀線25r電連接。TMR 下電極28包括鉭(Ta)，以便與TMR膜29取得晶格的一致性。TMR 下電極28可以稱為引出布線(LS(局部帶))，它將讀線25r和TMR 膜29電連接。在平面圖中在TMR下電極28上與數字線25d的形成區的部分相對應的區，選擇地形成TMR元件5 ( TMR膜29, TMR上電極31) 。 TMR 上電極31由30nm至lOOnm厚的鉭(Ta )形成，并且在制造過程時也起硬掩模的作用。而且在TMR元件5的整個表面和TMR下電極28的上表面上，形成由LT-SiN形成的夾層絕緣膜30。將包括TMR下電極28的側表面
的整個表面覆蓋，并且形成包括LT-SiN的夾層絕緣膜32。形成將整個表面覆蓋并且包括Si02的夾層絕緣膜33。實施例2的MRAM假定以上結構，具有與上述實施例l相同的第一和第二特征，并且執行如實施例1相同的效果。實施例2的MRAM具有以下第三特征。在通孔9中嵌入并形成Cu 插件10，并且第三特征是致力于通過這個Cu插件10而在TMR下電才及28與讀線25r之間的電連接的要點。因為通過具有第三特征而在通孔9中嵌入Cu插件10,所以執行這樣效果，能以足夠平度形成TMR下電極28，而不受通孔9影響，并且能以足夠精度形成存儲單元MC。在下文，與實施例l的結構比較，說明上述效果。因為在實施例 1的情況下也在通孔9中形成TMR下電極28，隨著通孔9與TMR元件5的形成位置之間的距離變近，TMR下電極28的平度在通孔9的影響下而惡化。另一方面，應用實施例2的結構，因為在通孔9中嵌入Cu插件 10,并且在通孔9中不形成TMR下電極28,而與通孔9和TMR元件 5的距離無關，所以能以足夠的平度形成TMR下電極28。也就是，實施例2的結構更適合微型制造。在Cu插件10右上(即讀線25r的上部)形成TMR元件5的其他結構認為是與實施例2的結構接近的結構。如在Cu插件10上形成的具有上述其他結構的TMR下電極28相對，應用實施例2的結構，在夾層絕緣膜26b上形成TMR下電極28，并且能使實施例2的結構以足夠的平度形成TMR下電極28。因為在上述其他結構的情況下，與讀線25d直接位于TMR元件5之下有關，數字線25r和TMR元件5 的距離不可避免地變遠.所以也具有一個使寫入缺陷趨于產生的減小表面。 (制造方法)圖30 ( a)至圖44 (d)是表示實施例2的MRAM的制造方法的橫截面圖。在這些圖中，"(a)，，表示圖27的A-A截面，"(b)，，
表示圖27的B-B截面，"(c)"表示圖27的C-C截面，以及"(d)" 表示外圍電路部分的截面。在下文，參考這些圖說明實施例2的MRAM 的制造方法。在經過由實施例1的圖4 (a)至圖12 (d)所示的步驟之后，如圖30所示，在整個表面中形成夾層絕緣膜26a和26b，穿透存儲單元部分中讀線25r的區上的部分，并且選擇地形成通孔9。然后，如圖31 (a:!至圖31 (d)所示，使用鑲嵌技術將通孔9 填充，并且形成Cu插件10。而且如圖32 (a)至圖32 ()所示，在整個表面上層疊應該構成 T匿下電極28、 TMR膜29和頂R上電極31的層。在這種情況下，使 TMR下電極28通過Cu插件10與讀線25r電連接。通過形成30nm 至100nm比較薄的厚度的上電極31,能致力于使在形成TMR上電極 31時施加于TMR膜29的應力得到釋放，并且不會使TMR膜29的磁性降級。如上所述，TMR下電極28和TMR上電極31用Ta作為構造材料，例如，它們由'減射技術形成。因為如上所述在通孔9中不形成TMR下電極28,所以在夾層絕緣膜26b和Cu插件10上能以足夠平度形成TMR下電極28。然后，如圖33 (a)至圖33 (d)所示，在使TMR上電極31構圖之后，通過將構圖的TMR上電極31作為一個硬掩模，對TMR膜29 進行蝕刻，并且完成TMR元件5。在蝕刻情況下，與TMR上電極31 相同的Ta所形成的TMR下電極28起蝕刻阻止器的作用。因而，通過將TMR上電極31用作一個硬掩模，單獨地形成一個硬掩模的步驟變得不必要，并且能致力于簡化制造過程。在用抗蝕劑掩模進行蝕刻的時候，通過灰化和凈化處理以使TMR 膜29的抗蝕劑除去，而沒有使元件特性惡化的有機物質系的沉積材料粘附在TMR膜29的側壁等上，則也不會有磁膜的降級。其次，如圖34 (a)至圖34 (d)所示，在整個表面中形成包括 LT-SiN的夾層絕緣膜30，并且如圖35 (a)至圖35 (d)所示，形成抗蝕劑45,其被構圖以僅將存儲單元MC的形成區覆蓋。
而且如圖36 (a)至圖36 (d)所示，通過將構圖的抗蝕劑45 用作一個掩模，對TMR下電極28和夾層絕緣膜30進行蝕刻，使TMR 下電極28構圖，并且如圖37 U)至圖37 (d)所示，除去抗蝕劑 45。其次，如圖38 (a)至圖38 (d)所示，在整個表面中形成包括 LT-SiN的夾層絕緣膜32。結果，在用夾層絕緣膜30和32覆蓋TMR 膜29的側表面區的同時，用夾層絕緣膜32覆蓋TMR下電極28的側表面區。其次，如圖39 (a:)至圖39 (d)所示，在整個表面中形成包括 Si02的夾層絕緣膜33。在這種情況下，因為用夾層絕緣膜30和32 覆蓋TMR膜29的側表面區，所以在形成夾層絕緣膜33時能完全地展示抗氧化功能。因此，在形成夾層絕緣膜33時不會損壞TMR膜29。另外，因為在處理TMR下電極28時夾層絕緣膜30覆蓋了 TMR 元件5的全部側表面，所以通過確實地保護存儲單元MC的側表面，特別是TMR膜29，能防止由于蝕刻沉積材料而帶來的外界物質粘附，以及漏泄電流發生。然后，如圖4G (a)至40 (d)所示，通過對夾層絕緣膜33執行 CMP處理，實行夾層絕緣膜33的整平。然后，如圖41所示，在TMR元件5的上部形成穿透夾層絕緣膜 33的通孔39。如圖41(d,)所示，在外圍區中Cu布線25的部分的上層中形成通孔49。而且如圖42 (a)至圖42 (d)所示，對位線形成選擇地實行夾層絕緣膜33的蝕刻除去。在這種情況下，實行將通孔39之下的夾層絕緣膜30和32也蝕刻除去，形成通孔40，實行將通孔49之下的夾層絕緣膜30和32蝕刻除去，并且形成通孔50。其次，如圖43所示，通過在對包括通孔40和50的夾層絕緣膜 33執行了蝕刻除去的區嵌入Cu布線34，形成位線。結果，在存儲電路區中，使Cu布線34通過通孔40與TMR元件5 ( TMR上電極31 ) 電連接，并且使Cu布線34與外圍電路區中的Cu布線25電連接。因而，形成作為第四層金屬布線的Cu布線34。最后，如圖44 (a)至圖44 U)所示，通過在整個表面中形成鈍化膜35，完成實施例2的MRAM (包括外圍電路)。(實施例3)(前提技術)圖45是表示MRAM結構的輪廓的說明圖。如該圖所示，以矩陣形式安排多個存儲器件1()2。沿列方向(圖中傾斜水平方向)形成兩個或多個上Cu布線134，它將以列單元的存儲器件102電連接，沿行方向(圖中傾斜縱向方向)形成兩個或多個下Cu布線125,并且它將每行的TMR元件105電連接。圖46是表示存儲器件102與上Cu布線134和下Cu布線125(讀線125r，數字線125d)的連接關系的細節的橫截面圖。如該圖所示，穿透半導體襯底100(它沒有說明但在圖3等中所見)之上形成的氧化膜124的內部，并且選擇地形成下Cu布線125。在包括下Cu布線 125的氧化膜124上，層疊氮化硅膜126a和氧化膜126b。在平面圖中與讀線125r的形成區的部分相對應的夾層絕鄉彖膜126a和126b中，形成通孔109 (局部通孔)。通過在夾層絕緣膜126b及通孔109的底部和側表面上選擇地形成用作引出布線(LS (局部帶))的TMR 下電極158，使TMR下電極158與讀線125r電連接。在平面圖中TMR下電極158上與數字線125d的形成區的部分相對應的區中選擇地形成TMR元件105 ( TMR膜129, TMR上電極131 )。存儲器件102包括TMR元件105和TMR下電極158。 TMR膜129具有從上部開始的鐵磁層129a、非磁層126b和鐵磁層129c的層疊結構。而且形成氧化膜133，它將包括TMR元件105的整個表面覆蓋，并且包4舌Si02。在氧化膜133的上層部分中選擇地形成用作位線的上Cu布線 134。穿透氧化膜133,并且在平面圖中其中形成TMR元件105的區，形成通孔14G。通過將上Cu布線134也嵌入這個通孔140，使上Cu 布線134和TMR上電極131電連接。
如上所述，圖46表示了通過在通孑L 109中形成TMR下電極158 而使下Cu布線125 (讀線125r)和TMR元件105 ( TMR膜129)電連接的一般結構(在下文將它寫作"通孔LS連接結構")。為了獲得圖46所示的結構，要通過一般包括以下(1)至(9) 的制造過程。(1 )在包括下Cu布線125的氧化膜124上沉積氮化硅膜126a 和氧化膜126b。(2 )選擇地形成穿透氮化硅膜126a和氧化膜126b的通孔109。 (3)在包括通孔109的氧化膜126b上沉積用作TMR下電極158的金屬薄膜。(4 )在氧化膜126b上的TMR下電極158上沉積TMR元件105的形成層。(5) 使TMR元件105構圖。(6) 使以上(3)形成的金屬薄膜構圖，并且形成TMR下電極158。(7 )在整個表面上沉積氧化膜l33。(8 )選擇地形成穿透氧化膜133的通孔140和上Cu布線134 的形成區。(9 )在嵌入和沉積上Cu布線134之后，實行CMP處理。假定上述步驟(6 )稱為LS步驟，并且在這個LS步驟有以下所示的問題。圖47至圖49是表示用于獲得通孔LS連接結構(參考圖46)的 LS步驟的橫截面圖。在下文，參考這些圖說明LS步驟。如圖47所示，在半導體襯底之上形成的氧化膜124形成之后，選擇地形成穿透氧化膜124的下Cu布線125 (讀線125r，數字線 125d)。在整個表面中形成氮化硅膜126a和氧化膜126b之后，形成穿透氮化硅膜126a和氧化膜126b，并且將讀線125r的一部分用作底部的通孔109。在通孔109的底部和側表面及氧化膜126b上形成TMR下電極158之后，得到TMR元件105 (TMR膜129, TMR上電
才及131)。在整個表面中形成抗蝕劑155之后，通過形成開口 156 以將每個元件的TMR下電極158分開，使抗蝕劑155構圖。而且如閨48所示，通過將抗蝕劑155用作掩模而對TMR下電極 158進行蝕刻，使TMR下電極158構圖。然后，灰化處理除去抗蝕劑 155。如圖48所示，在這情況下，存在擔心源，即在TMR膜129的側壁由于反應而形成包括聚合物、磁膜等的側壁反應部分159。如圖 49所示，在通孔109的通孔底端部分區171，存在擔心源，即在TMR 下電極158之下的下Cu布線125 (讀線125r )的一部分被腐蝕，并且從TMR下電極158的超薄膜形成部分的部分或無膜形成部分168 產生Cu腐蝕部分160。這樣的擔心源是由于用于覆蓋特性的TMR下電極15 8沒有改進通孔109中的嵌入形成的能力，原因要點是在通孔109中嵌入和形成 TMR下電極158的部分，以及要點是TMR下電極158的厚度具有限制。 TMR下電極158的厚度發生限制是因為用作TMR元件105的基礎層的 TMR下電極158的厚度限制為100nm或更小，這是因為關于在TMR 下電極158上形成的TMR元件105，特性受到作為基礎層的TMR下電極158的粗糙度的影響。因此，因為在通孔底端部分區171的TMR下電極158中將會發生超薄膜形成部分或無膜形成部分168的可能性高，所以在對抗蝕劑 155進行灰化的時候，從超薄膜形成部分或無膜形成部分168至下 Cu布線125的Cu腐蝕的擔心源不能忽視。結果，由于上述擔心源的現實，不能完全地實現TMR下電極158 與讀線125r之間的電連接，而存在導致布線失敗的問題。實施例3 致力于解決這個問題。 (實施例3的結構)圖50是表示MRAM的存儲單元部分的結構的橫截面圖，它是本發明的實施例3的一個半導體器件。在圖50中，表示了其中在兩個TMR 形成區103、 104 (第一和第二 TMR形成區)中分別形成相同結構的TMR元件105 (第一和第二TMR元件)的結構。如該圖所示，穿透作為第一夾層絕緣膜的氧化膜124，并且在每個TMR形成區103、 104中選擇地形成讀線125r和數字線125d,它們形成下Cu布線125 (下層布線)。雖然通過層疊結構在半導體襯底100之上形成實施例3的MRAM以及實施例1的MRAM, ^旦是為了說明該圖僅表示和說明從氧化膜124開始的上部結構。氧化膜124與實施例1的夾層絕緣膜24 (例如參考圖3)等效。而且在包括下Cu布線125的氧化膜124上層疊包括Si02的氮化硅膜126a (第一部分夾層絕緣膜)和氧化膜126b (第二部分夾層絕緣膜)，并且氮化硅膜126a和氧化膜126b形成第二夾層絕緣膜。在每個TMR形成區103、 104中，在平面圖中與讀線125r的形成區的部分相對應的夾層絕緣膜126a和126b中，形成通孔109 (局部通孔)。在每個TMR形成區103、 104中，通過在夾層絕緣膜126b 及通孔109的底部和側表面上選擇地形成用作LS的TMR下電極128, 使TMR下電才及128與讀線125r電連接。通過在TMR形成區103、 104邊界及其鄰近區中形成的開口 147 (距離dl )，使TMR形成區103的TMR下電極128 (第一下電極) 和TMR形成區104的TMR下電極128 (第二下電極)相互分開。在平面圖中在TMR形成區103、 104的各TMR下電極128上與數字線125d的形成區的部分相對應的區中，選擇地形成TMR元件105 (TMR膜129， TMR上電極131)。 TMR膜129例如包括從上部開始的鐵磁層129a、非磁層129b和鐵磁層129c的層疊結構。而且將TMR下電極128的上表面及TMR元件105的側表面和上表面覆蓋，并且形成絕緣膜130。作為絕緣膜130，可以考慮氮化膜 (SiN)、氧化膜(Si02, GeO， A 1203 )等。使用在小于300。C的低溫下形成的絕緣材料，形成絕緣膜130。例如，在低溫下形成的氮化膜(LT (低溫)-SiN)等可以認為是絕緣膜130。而且將包括絕緣膜130的整個表面覆蓋，并且形成包括Si02且作為第三夾層絕緣膜的氧化膜133。在這種情況下，氧化膜133由和氧化膜126b具有相同化學物類的材料形成。通過和氧化膜126b相同內容的制造過程，完全地制造氧化膜133。通過在開口 147中也形成氧化膜133,徹底地實行TMR形成區103 的TMR下電極128和TMR形成區104的TMR下電極128的絕緣分開。在氧化膜133的上層部分中選擇地形成用作位線的上Cu布線 134。在平面圖中在每個TMR形成區103、 104中，在其中形成TMR 元件105的區，穿透氧化膜133和絕緣膜130,并且形成通孔140。通過在這個通孔140中也嵌入上Cu布線134,使上Cu布線134和 TMR上電極131電連接，如上所述，布支定通過在通孔109中形成TMR下電才及128而^f吏下 Cu布線125 (讀線125r)和TMR元件105 ( TMR膜129)電連接的通孔LS連接結構。 (效果)圖51是表示實施例3的半導體器件的效果的橫截面圖。如該圖所示，即使在通孔底端部分區107中的TMR下電極128的部分中發生超薄膜形成部分或無膜形成部分148,因為在通孔109中的TMR 下電極128上形成了絕緣膜130,所以在LS步驟之后對在LS步驟中用于使TMR下電極128構圖的抗蝕劑執行灰化處理時，能確實地避免在灰化處理時Cu腐蝕從超薄膜形成部分或無膜形成部分148進展到下Cu布線125 (讀線125r)。因此，不會出現如圖49所示的Cu腐蝕部分160，并且在TMR下電極128與讀線125r之間擔保良好的電連接關系，而且執行期望的提高產量的效果。上述效果也能用實施例1的結構(例如參考圖2)來示范，其中在TMR下電極28上形成夾層絕緣膜30。因為在開口 147的鄰近區中的TMR下電極128和絕緣膜130的側表面幾乎匹配，所以執行通過不擴展且不損壞完整度而重新形成絕緣膜130,在每個TMR形成區103、 104中形成的TMR下電極128之間的距離dl的微型制造效果。也就是，因為TMR下電極128的側表面與絕緣膜130的側表面匹配，即使同時對絕緣膜130和TMR下電極128構圖也不會對TMR下電極128的工作形狀有不良影響，這在后文可能提及。另外，因為將在小于300°C的低溫下形成的低溫絕緣膜用作絕緣膜130，所以通過在小于300°C的低溫下形成絕緣膜130，能確實地防止在形成絕緣膜130時TMR元件105的性能降級。也就是，在形成絕緣膜130時對TMR元件105的特性無不良影響。結果，與其中產生大于300°C的絕緣膜形成的情況比較，關于TMR膜129預期磁性多層膜的自旋取向改進、磁性多層膜之間的轉換連接改進和熱應力的減小。在TMR下電極28上形成由LT-SiN形成的夾層絕緣膜30的實施例1的結構中(例如參考圖2),也能示范上述效果。圖52和圖53是表示在由低溫形成絕緣材料形成絕緣膜130時的效果的曲線圖。圖52表示TMR元件105的抗磁力He的退火溫度從屬性，以及圖53表示TMR元件105的各向異性磁場Hk的退火溫度從屬性。這些溫度區也包括絕緣膜130的形成溫度的等效。在圖52 和圖53中，LI表示其中鐵磁層129a的厚度為3nm的情況，以及L2 表示其中鐵磁層129a的厚度為5nm的情況。如圖52所示，在其中絕緣膜130的形成超過300°C的區中，抗磁力Hc對于TMR元件105的溫度變化的傾斜變陡，并且變得非常難以足夠精度建立抗磁力Hc。如圖53所示，在其中絕緣膜130的形成超過300。C的區中，各向異性磁場Hk對于TMR元件105的溫度變化的傾斜變得較高，并且變得難以足夠精度建立各向異性磁場Hk。因而，當在TMR元件105的形成之后執行超過300。C的處理時，變得難以足夠精度控制TMR元件105的磁性，并且作為結果，磁性將會降級的可能性是高的。然而，在實施例3的MRAM中，通過使用低溫形成絕緣材料在小于300。C的低溫下形成絕緣膜130,能有效地抑制TMR元件105的磁
性降級。如圖54所示，因為在其中不形成TMR元件105的氧化膜126b 上的TMR外圍區108中，也在全部TMR下電極128上部上形成絕緣膜130,所以在LS步驟時預期有j TMR下電極128前表面中的抗氧化效果，和TMR下電極128的電特性的改進(電阻減小)效果。在不用其形成TMR元件5的夾層絕緣膜26b上的TMR下電極28 上，形成夾層絕緣膜30的實施例1的結構中(例如參考圖2)，也能示范上述效果。另外，如圖55所示，通過以化學物類相同的材料(Si02)形成氧化膜126b和氧化膜133,在帶之間的絕緣區136中，形成使相同材料的氧化膜126b和氣化膜133接觸的界面137。例如，預期當存在氮化膜和氧化膜的界面時，將傳遞界面中的缺陷，并且在TMR形成區103、 104中，漏泄電流流過相互鄰接的TMR 下電極128、 128之間。這個漏泄電流關于設備進步的微型制造引起顯著問題。然而，通過用相同材料形成氧化膜126b和氧化膜133的化學物類，能確實地減小實施例3中界面137的缺陷，所以能有效地減小上述漏泄電流，并且能預期產量的提高。另外，執行設備的微型制造成為可能的效果。雖然在這些實施例兩者中作為例子提及了氧化膜126b和氧化膜 133為Si02的情況，當然其他方式例如相同材料的低k膜也是足夠的。因為在實施例3中通過相同內容的制造過程分別形成氧化膜 126b和氧化膜133,所以能進一步示范上述漏泄電流抑制效果，并且能預期產量和微型制造設備效果的進一步提高。 (其他方式)通過僅用低溫下形成的低k膜來形成氧化膜133,用其使TMR形成區103、 104中TMR下電極128、 128之間絕緣，則減小TMR下電極128、 128之間產生的布線之間的容量，并且使高速操作成為可能。
圖56是表示實施例3的其他方式的橫截面圖。如該圖所示，當 TMR下電極128的端部氧化時，在帶狀絕緣端部區138中，它是端部氧化區132。因而，在實施例3的其他方式下，由于存在端部氧化區132,在帶狀絕緣端部區138中的TMR下電極128的端部側表面將位于絕緣膜130內部。結果，執行這樣效果，其能增加TMR形成區103、 104 中的TMR下電極128、 128之間(第一與第二下電極之間)的絕緣，而不破壞設備的完整度< 因為端部氧化區132對于TMR下電極128 足夠小，所以TMR下電極128的導電性不會由于端部氧化區132而退化。當形成端部氧化區132時，希望由具有高熔點金屬的材料，例如鈦(Ti )和Ta來形成TMR下電極128，并且氧化物具有絕緣性。例如，在灰化處理時由Ta形成TMR下電極128，能從TMR下電極128 的端部形成氧化鉭(Ta205 )，作為端部氧化區132。因而，通過形成上述特性的Ti、 Ta等的TMR下電極128,除通過上述端部氧化區132達到TMR下電極128、 128之間的絕纟彖效果外，還執行在制造過程中TMR下電極128形成材料的防擴散效果。 (制造方法)57至圖63 (b)是表示實施例3的MRAM的制造方法的一部分的橫截面圖。圖62和圖63中的"(a)，，表示存儲電路區的截面，以及這些圖的"(b)，，表示外圍電路區的截面。在下文，參考這些圖說明實施例3的MRAM的制造方法。首先，通過如實施例l相同方法獲得圖57所示的結構。也就是，得到下Cu布線125 (讀線125r，數字線125d),它穿透沒有說明的半導體襯底之上形成的氣化膜124,并且選擇地形成。然后，在整個表面逐個地形成氮化硅膜126a和包括Si02的氧化膜126b,穿透存儲電路區中讀線125r的區上的部分，并且選擇地形成通孔109。而且在整個表面上層疊應該構成TMR下電極128、 TMR膜129和 TMR上電極131的層。在這種情況下，通過在通孔108的底部和側表
面形成TMR下電極128,使TMR下電極128與讀線125r電連接。然后，使TMR上電極131和TMR膜129構圖，并且完成TMR元件105。而且如圖58所示，在整個表面中通過小于300。C的低溫條件形成包括LT-SiN的絕緣膜130之后，形成在TMR形成區103、 104邊界相鄰區中具有開口 146的構圖的抗蝕劑145。在這種情況下，絕緣膜130的厚度形成為與約為60nm的氮化硅膜126a的厚度是可比較的厚度。因而，在實施例3的MRAM的制造方法中，因為在小于300。C的低溫下形成絕緣膜130，所以在絕緣膜130形成時對TMR元件105 的特性(參考圖52和圖53)無不良影響。通過小于300。C的低溫條件在整個表面中形成包括LT-SiN的夾層絕緣膜30中的實施例1的制造方法中(例如參考圖16 (a)至圖 16 (d)),也能示范上述效果。而且如圖59所示，通過將構圖的抗蝕劑145用作掩膜而對絕緣膜130和TMR下電極128執行反應離子蝕刻(反應離子蝕刻RIE), 使絕緣膜130和TMR下電極128連續地構圖。因而，因為通過抗蝕劑145對絕緣膜130和TMR下電極128連續地進行蝕刻，在緊接著蝕刻之后，開口 147中絕緣膜130和TMR下電極128的側表面幾乎匹配。結果，將相互獨立地形成TMR形成區103 (第一TMR形成區)中的TMR下電極128、 TMR元件105和絕緣膜130 (第一下電極、第一 TMR原件、第一絕緣膜)，及TMR形成區104 (第二TMR形成區)中的TMR下電極128、 TMR元件105和絕緣膜130 (第二下電極、第二 TMR元件、第二絕緣膜)。而且以上第一和第二絕緣膜具有相互分開距離dl (預定間隔) 并且面對的側表面。以上第一和第二下電極具有相互分開距離dl并且面對的側表面。也就是，關于以上第一絕緣膜和以上第一下電極 (TMR形成區103中的TMR下電極128和絕緣膜130 ),沿從TMR形成區103至TMR形成區104的一致方向(第一方向)，側表面形成
位置相對應。關于以上第二絕緣膜和以上第二下電極(TMR形成區 104中的TMR下電極128和絕緣膜130)，沿從TMR形成區104至TMR 形成區103的一致方向(第二方向)，側表面形成位置相對應。在本實施例中，當使用相同掩模圖形連續地蝕刻時形成的側表面意味側表面匹配。也就是，第一上述絕緣膜和第一上述下電極的側表面沿第一方向的距離(當在TMR形成區103中的TMR下電極128和絕緣膜130的側表面上發生水平差時，沿從TMR形成區103至TMR形成區104的相同方向(第一方向)的側表面之間的距離)，例如比 TMR元件129的開口 147側的側表面和使用不同掩模圖形形成的TMR 下電極128的側表面之間的距離要小。然后，如圖60所示，灰化處理除去抗蝕劑145。結果，分別在 TMR形成區103、 104中，能獲得其TMR下電極128和絕緣膜130的側表面沿相同方向幾乎匹配的結構。如圖61所示，另一方面當用具有高熔點的金屬材料例如Ti和 Ta形成TMR下電極128,并且氧化物具有絕緣時，在灰化處理階段， TMR下電極128從開口 147中的暴露側表面氧化，并且形成端部氧化區132。也就是，通過灰化處理從以上第一和第二下電極的側表面部分氧化，分別在TMR形成區103和104中形成端部氧化區132 (第一和第二端部氧化區)。形成了端部氧化區132,第一和第二下電極的以上側表面沿第一和第二方向變得被壓下并且形成到以上第一和第二絕緣膜的側表面。因而，因為在除去抗蝕劑145時通過灰化處理使以上第一和第二下電極的側表面的部分氧化，形成以上第一和第二端部氧化區，所以能進一步增加第一和第二上述下電極之間的絕緣。在灰化處理之后通過執行濕篩選，可確實地除去抗蝕劑145。在這種情況下，因為在TMR下電極128上形成絕緣膜130，所以在濕清洗(凈化)時在TMR下電極128中不會發生故障。因而，因為關于抗蝕劑145的除去處理執行灰化處理和濕凈化處
理，所以可以以足夠精度除去抗蝕劑145。在這種情況下，因為在 TMR下電極128上形成絕緣膜130,所以在進行灰化處理和濕清洗的執行時間對TMR下電極128和通孔109底部的讀線125r沒有不良影響。如上所述，因為實施例3的半導體器件的制造方法將抗蝕劑145 用作掩模，連續地蝕刻TMR下電極128和絕緣膜130,并且使TMR 下電極128和絕緣膜130構圖，結果在TMR下電極128的處理之后通過絕緣膜130來保護通孔109的TMR下電極128，在抗蝕劑145 的除去處理(灰化處理，濕凈化處理)階段，能避免對通孔109之下的讀線125r的損壞，并且能致力于提高所完成的半導體器件的產量。上述效果在實施例1的制造方法(例如參考圖18 (a)至圖18 (d)和圖19 (a)至圖19 (d))中也能得到示范，其中在將抗蝕劑45用作掩模對TMR下電極28和夾層絕緣膜30同時蝕刻之后，在除去抗蝕劑45時在TMR下電極28上形成夾層絕緣膜30。其次，如圖62(a)所示，在整個表面中形成包括Si02的氧化膜 133之后，在存儲電路區中TMR元件105的上部形成穿透氧化膜133 的通孔139 (TMR的部分通孔)。如圖62 (b)所示，形成通孔149 (周圍的部分通孔)，它穿透外圍區中下Cu布線125的部分的上層中的氧化膜133和氧化膜126b。在這種情況下，絕緣膜130起通孔 139形成的阻擋器的作用，并且氮化硅膜126a起通孔149形成的阻擋器的作用。因而，因為用化學物類不同于絕緣膜130和氮化硅膜126a的材料形成氧化膜133，絕緣膜130和氮化硅膜126a是氮化硅膜，而133 是用化學物類與氧化膜126b相同的材料(Si02)形成的，通過將化學物類不同于氧化膜133和氧化膜126b的材料(不同材料)的絕緣膜130和氮化硅膜126a操作為阻擋器，即使同時形成通孔139和通孔149,也能以足夠精度分別形成通孔139和149。如圖63 (a)所示，在TMR元件105的上部，形成通孔140 (TMR
的通孔)，它在存儲電路區中從通孔139也穿透絕鄉彖膜130。如圖 63(b)所示，在外圍區中，與通孔140同時地形成通孔150 (周圍的通孔)，它從通孔149也穿透氮化硅膜126a。在這種情況下，形成相同程度的作為氮化硅膜的絕緣膜130的厚度和化學物類為相同材料的氮化硅膜126a的厚度，即使同時地形成通孔140和150，也能分別以足夠精度形成通孔140和150。結果，因為能同時形成通孔140和150，所以伴隨簡化制造過程，能致力于減小制造成本。而且通過在通孔140和150中嵌入上Cu布線134而形成位線。結果，在存儲電路區中，使上Cu布線134通過通孔140與TMR元件 105( TMR上電極131 )電連接，并且在外圍電路區中使上Cu布線134 與下Cu布線125電連接。因而，完成實施例3的MMM (包括外圍電路)。
權利要求
1.一種半導體器件，包括存儲單元，在半導體襯底上方形成，并且包括TMR膜及上電極和下電極的層疊結構，所述上電極在所述下電極上方的部分中形成；抗氧化膜，關于所述存儲單元至少覆蓋所述下電極的上表面和所述TMR膜的側表面而形成；和氧化膜，在所述抗氧化膜上方形成。
2. 按照權利要求1的半導體器件，其中所述抗氧化膜還覆蓋所述下電極的側表面。
3. 按照權利要求1的半導體器件，其中所述抗氧化膜包括多個抗氧化膜。
4. 按照權利要求1的半導體器件，還包括讀線，在平面圖中與所述TMR膜分開預定距離，并且在所述下電才及下方形成；和金屬插件，在所述讀線上方形成，并且將所述讀線和所述下電極電連接。
5. 按照權利要求1的半導體器件，其中所述上電極包括使用與所述下電極相同的材料形成的硬掩膜層，所述上電極具有導電性，并且其厚度為30nm至100nm。
6. —種半導體器件，包括存儲單元，在半導體襯底上方形成，并且包括TMR膜及上電極和下電極的層疊結構，所述上電極在所述下電極上方的部分中形成；讀線，在平面圖中與所述TMR膜分開預定距離，并且在所述下電才及下方形成；和金屬插件，在所述讀線上方形成，并且將所述讀線和所述下電極電連接。
7. 按照權利要求6的半導體器件，其中所述上電極包括使用與所述下電極相同的材料形成的硬掩膜層，所述上電才及具有導電性，并且其厚度為30nm至100nm。
8. —種半導體器件，包括存儲單元，在半導體襯底上方形成，并且包括TMR膜及上電極和下電極的層疊結構，所述上電極在所述下電極上方的部分中形成；其中所述上電極是使用與所述下電極相同的材料形成的硬掩膜層，所述上電極具有導電性，并且其厚度為30nm至100nm。
9. 一種制造半導體器件的方法，包括步驟(a) 在半導體襯底上方形成TMR膜層及上電極層和下電極層的層疊結構，所述上電極層在所述下電極層上方形成；(b) 使所述上電極層和所述TMR膜層構圖；(c) 形成覆蓋所述下電極層、所述上電極和所述TMR膜的第一抗氧化膜；(d )在所述第一抗氧化膜覆蓋所述上電極和所迷TMR膜之后，使所述第一抗氧化膜和所述下電極層構圖；和(e) 在整個表面中形成氧化膜。
10. —種制造半導體器件的方法，還包括步驟(f) 在所述步驟(d)之后和所述步驟(e)之前執行，并且形成覆蓋所述第一抗氧化膜和所述下電極的第二抗氧化膜；其中所述步驟(e)包括在所包括的全部所述第二抗氧化膜上方形成氧化膜的步驟。
11. 按照權利要求9的制造半導體器件的方法，其中所述步驟(a )包括步驟(a-l)在所述半導體襯底上方形成讀線；(a-2)在所述讀線上方形成夾層絕緣膜；(a-3)形成穿透所述讀線上方的所述夾層絕緣膜的通孔；(a-4)形成嵌入所述通孔的金屬插件；和U-5 )在包括所述通孔的所述夾層絕緣膜上方形成所述層疊結構；其中通過所述金屬插件將所述層疊結構中的所述下電極與所述讀線電連接；和在所述步驟(b)，將構圖之后的所述TMR膜形成為在平面圖中與所述讀線分開預定距離。
12. 按照權利要求9的制造半導體器件的方法，其中所述上電極包括使用與所述下電極相同的材料形成，并且其厚度為30nm至lOOnm的電才及；和所述步驟(b)包括步驟 (b-1)使所述上電極層構圖；和(b-2)將所述上電極用作硬掩模層，使所述TMR膜層構圖。
13. 按照權利要求9的制造半導體器件的方法，其中所述抗氧化膜包括在低于或等于300。C下形成的氮化硅膜。
14. 一種制造半導體器件的方法，包括步驟(a) 在半導體襯底上方形成讀線；(b) 在所述讀線上方形成夾層絕緣膜；(c) 形成穿透所述讀線上方的所述夾層絕緣膜的通孔；(d) 形成嵌入所述通孔的金屬插件；和(e) 在包括所述通孔的所述夾層絕緣膜上方，形成下電極、TMR 膜和上電極的層疊結構；其中所述下電極通過所述金屬插件與所述讀線電連接，而且還包括步驟(f) 使所述上電極層和所述TMR膜層構圖；其中使構圖之后的所述TMR膜形成為在平面圖中與所述讀線分開預定距離。
15. 按照權利要求14的制造半導體器件的方法，其中所述上電極包括使用與所述下電極相同的材料形成的其厚度為30nm至100nm的電極；和所述步驟(f )包4舌步驟 (f-l)使所述上電極層構圖；和(f-2)將所述上電極用作硬掩模層，使所述TMR膜層構圖。
16. —種制造半導體器件的方法，包括步驟(a) 在半導體襯底上方形成下電極層、TMR膜層和上電極層的層疊結構；(b) 使所述上電極層構圖；和(c) 將所述上電極用作硬掩模層，使所述TMR膜層構圖。
17. —種半導體器件，包括第一夾層絕緣膜，在半導體村底之上形成；下層布線，穿透所述第一夾層絕緣膜，并且選擇地形成；和第二夾層絕緣膜，在包括所述下層布線的所述第一夾層絕緣膜上方形成；其中所述第二夾層絕緣膜具有通孔，在那里所述下層布線的至少一部分構成底部；而且還包括下電極，在所述通孔的底部和側表面及所述第二夾層絕緣膜上方形成；其中所述下電極通過所述通孔與所述下層布線電連接；而且還包括TMR元件，在所述下電極上方的一部分的上方選擇地形成，并且包括TMR膜和上電極的層疊結構；和絕緣膜，在包括所述通孔的內部的所述下電極上方形成；其中所述絕緣膜和所述下電極兩者在所述第二夾層絕緣膜上方沿一致方向具有側表面；并且所述下電極的側表面沿一致方向與所述絕緣膜的側表面相對應，或所述下電極的側表面從所述絕緣膜壓下。
18. 按照權利要求17的半導體器件，其中所述絕緣膜包括在小于或等于300°C的低溫下形成的低溫絕緣膜。
19. 按照權利要求17的半導體器件，其中所述絕緣膜在所述第二夾層絕緣膜上方的所述下電極上方的整個表面上形成。
20. 按照權利要求17的半導體器件，其中所述下電纟及的側表面形成為沿一致方向與所述絕纟彖膜的側表面相對應。
21. 按照權利要求17的半導體器件，其中所述半導體器件具有第一和第二 TMR形成區；并且所述TMR元件、所述下電極和所述絕緣膜在每個所述第一 TMR形成區和所述第二 TMR形成區中形成；而且還包括第三夾層絕緣膜，在包括所述第一 TMR形成區和所述第二 TMR形成區的所述第二夾層絕緣膜上方的整個表面上方形成；其中利用在所述第二夾層絕緣膜上方直接形成的所述第三夾層絕緣膜，實行所述第一 TMR形成區和所述第二 TMR形成區的下電極的相互的絕緣分開；并且關于所述第二夾層絕緣膜和所述第三夾層絕緣膜，在界面及其鄰近區，至少以相同材料形成化學物類。
22. 按照權利要求21的半導體器件，其中所述第二夾層絕緣膜和所述第三夾層絕緣膜由相同內容的制造過程形成。
23. 按照權利要求22的半導體器件，其中所述第二夾層絕緣膜和所述第三夾層絕緣膜至少在界面及其鄰近由小于300。C的低溫下形成的低溫絕緣膜形成。
24. 按照權利要求17的半導體器件，其中所述半導體器件具有第一 TMR形成區和第二 TMR形成區；所述TMR元件包括在所述第一 TMR形成區和所述第二 TMR形成區中形成的第一 TMR元件和第二 TMR元件；所述絕緣膜包括在所述第一 TMR形成區和所述第二 TMR形成區中形成的第一絕緣膜和第二絕緣膜，并且所述第一絕緣膜和所述第二絕緣膜具有分開第一間隙而且相互面對的側表面；所述下電極包括在所述第一 TMR形成區和所述第二 TMR形成區中形成的第一下電極和第二下電極，并且所述第一下電極和所述第二下電極具有分開第二間隙而且相互面對的側表面；和所述第一絕緣膜和所述第一下電極以從所述第一 TMR形成區延至所述笫二 TMR形成區的方向為一致方向，并且所述第二絕纟皋膜和所述第二下電極以從所述第二 TMR形成區延至所述第一 TMR形成區的方向為一致方向；而且還包括第三夾層絕緣膜，在包括所述第一 TMR形成區和所述第二 TMR形成區的所述第二夾層絕緣膜上方的整個表面上形成；其中通過在所述第一下電極和所述第二下電極之間形成，使所述第三夾層絕緣膜絕緣分開所述第一下電極和所述第二下電纟及；和所述第一下電極和所述第二下電極的側表面形成為沿一致方向被壓下到所述第一絕緣膜和所述第二絕緣膜的側表面；而且還包括端部氧化區，鄰接所述第一下電極和所述第二下電極的側表面，并且在所述第一絕緣膜下部和所述第二絕緣膜下部中形成。
25. 按照權利要求24的半導體器件，其中所述第一下電極和所述第二下電極包括具有高熔點的金屬材料，并且氧化物具有絕緣性c
26. —種制造半導體器件的方法，包括步驟(a) 在半導體襯底之上形成第一夾層絕緣膜；(b) 選擇地形成下層布線，穿透所述第一夾層絕緣膜；(c) 在包括所述下層布線的所述第一夾層絕緣膜上方，形成第二夾層絕緣膜；和(d )形成通孔，穿透所述下層布線上方的所述第二夾層絕緣膜; 其中所述通孔的底部成為所述下層布線的至少一部分；而且還包括步驟(e) 在所述通孔的底部和側表面及所述第一夾層絕緣膜上方，形成下電極；括步驟(f) 在所述第二夾層絕緣膜上方的所述下電極上方選擇地形成 TMR元件，用作TMR膜和上電極的層疊結構；(g) 在包括所述通孔的所述下電極上方形成絕緣膜；(h) 在所述絕纟彖膜上方形成構圖的抗蝕劑；(i) 通過將所述抗蝕劑用作掩模，蝕刻所述下電極和所述絕緣膜，并且使所述下電極和所述絕緣膜構圖；和 (j )除去所述抗蝕劑。
27. 按照權利要求26的制造半導體器件的方法，其中所述絕緣膜包括低溫絕緣膜；和所述步驟(g)包括在小于或等于300。C的低溫下形成所述絕緣膜的步驟。
28. 按照權利要求26的制造半導體器件的方法，其中所述步驟(j)包括灰化處理和濕凈化處理中的至少一個處理。
29. 按照權利要求26的制造半導體器件的方法，其中所述半導體器件具有所述第一 TMR形成區和所述第二 TMR形成區；所述TMR元件包括在所述第一 TMR形成區和所述第二 TMR形成區中形成的第一 TMR元件和第二 TMR元件；所述絕緣膜包括在所述第一 TMR形成區和所述第二 TMR形成區中形成的第一絕緣膜和第二絕緣膜，并且所述第一絕緣膜和所述第二絕緣膜在所述步驟(i )執行之后，具有分開預定間隔并且相互面對的側表面；所述下電極包括在所述第一TMR形成區和所述第二TMR形成區中形成的第一下電極和第二下電極，并且所述第一下電極和所述第二下電極在所述步驟(i)執行之后，具有分開預定間隔并且相互面對的側表面；和所述步驟(j)包括灰化處理，并且通過灰化處理從所述第一下電極和所述第二下電極的側表面的部分氧化，形成第一端部氧化區和第二端部氧化區。
30. 按照權利要求26的制造半導體器件的方法，其中所述半導體器件包括元件形成區和外圍區，所述元件形成區中形成所述TMR元件，所述外圍區中中不形成所述TMR元件；所述第二夾層絕緣膜包括第一部分夾層絕緣膜，和在所述第一部分夾層絕緣膜上方形成的第二部分夾層絕緣膜；和所述絕緣膜以與所述第二部分夾層絕緣膜可比較的厚度和相同化學物類的材料形成，而且還包括步驟(k)形成第三夾層絕緣膜，全部在所述步驟(j)之后執行，并且包括所述元件形成區和所述外圍區；(1)在形成穿透所述元件形成區中的所述第三夾層絕緣膜的用于TMR的部分通孔的同時，在外圍區中形成穿透所述第三夾層絕緣膜和所述第二部分夾層絕緣膜的用于外圍的通孔；和(m)形成用于外圍的通孔，它在所述外圍區中使所述笫一部分夾層絕緣膜從用于外圍的所述部分通孔穿透，同時使所述絕緣膜而且從用于TMR的所述部分通孔穿透，并且在所述元件形成區中形成用于TMR的所述通孔；其中所述第三夾層絕緣膜用一種使所述絕緣膜和所述第二部分夾層絕緣膜化學物類不同的材料形成，并且所述第三夾層絕緣膜用化學物類與所述第二部分夾層絕緣膜相同的材料形成。
全文摘要
一種半導體器件及其制造方法，這種半導體器件具有包括TMR膜的存儲單元，利用它不會使存儲器精度退化。在平面圖中數字線的形成區的部分中的TMR下電極上相對應的區內，選擇地形成TMR元件(TMR膜、TMR上電極)。TMR上電極由30nm至100nm的Ta形成，并且在制造過程時還起硬掩模的作用。在TMR元件的整個表面和TMR下電極的上表面上形成由LT-SiN形成的夾層絕緣膜，并且形成覆蓋包括TMR下電極的側表面的整個表面而且包括LT-SiN的夾層絕緣膜。形成覆蓋整個表面而且包括SiO<sub>2</sub>的夾層絕緣膜。
文檔編號H01L43/08GK101162755SQ200610147028
公開日2008年4月16日申請日期2006年11月13日優先權日2005年11月14日
發明者上野修一, 古田陽雄, 松田亮史, 黑巖丈晴申請人:株式會社瑞薩科技

完整全部詳細技術資料下載