形成半導體結構的方法

專利名稱：形成半導體結構的方法
技術領域：
本發明涉及半導體制造，尤其涉及制造包括位于半導體結構的不同區域的異質硅化物或鍺化物的半導體結構的方法。
背景技術：
為了制造比現有技術性能增強的集成電路(ICs)，必須開發器件接觸，其能夠減小到IC的含Si體或其中形成的集成電子器件的電接觸電阻。接觸為通常在含Si或鍺(Ge)表面、在含Si層或Ge材料中的器件之間以及作為互連的金屬層上的電連接。互連用作金屬布線，其承載通過芯片的電信號。
硅化物接觸以及次要的鍺化物接觸對于包括互補金屬氧化物半導體(CMOS)器件的IC尤其重要，因為需要減小在源/漏和柵極區的接觸電阻。硅化物是通常熱穩定并提供Si/金屬界面處的低電阻率的金屬化合物。鍺化物是通常熱穩定并提供Ge/金屬界面處的低電阻率的金屬化合物。硅化物/鍺化物通常具有較低阻礙度，從而改善了接觸電阻。減小從硅化物到Si擴散或從鍺化物到Ge擴散的接觸電阻，改善了器件速度，從而增進了器件性能。
在目前制造的CMOS器件中，通常使用CoSi2(即，二硅化鈷)和NiSi(即，硅化鎳)來用于硅化物化形成。硅化物化工藝(其指自對準硅化物化工藝)通常包括在含Si材料表面沉積可與含Si材料反應的金屬。在特定溫度下進行第一退火使金屬和含Si材料之間發生反應并形成金屬硅化物。從含Si材料的表面移除任何剩余的未反應的金屬。可以進行可選的第二退火，以將硅化物膜轉變成不同的第二相，并進一步降低硅化物的電阻。當在Ge表面上形成金屬或金屬合金時，也可以利用上述自對準硅化物化工藝形成鍺化物。
原理上，分別減小對nFET和pFET的n+或p+擴散的Schottky阻礙度，增大了對另一擴散類型的阻礙度。從而，選擇對p+擴散具有較低接觸電阻的硅化物(或鍺化物)材料，例如PtSi(或PtGe)，將增大對n+擴散的接觸電阻。這樣，需要提供一種方法，用于提供一種半導體結構，所述結構在nFET和pFET上包含異質硅化物(或鍺化物)，以可以獨立地優化硅化物(或鍺化物)的接觸電阻。

發明內容
本發明提供一種制造半導體結構的方法，所述半導體結構在其不同區域包括異質硅化物或鍺化物。異質硅化物或鍺化物形成在半導體層、導電層或二者中。包括硅化物和鍺化物的半導體層可以包括擴散區域。根據本發明，本發明方法使用順序沉積不同金屬和構圖的組合，以在半導體芯片不同區域中形成不同硅化物或鍺化物。使用自對準硅化物化工藝來提供硅化物或鍺化物。本發明考慮單個硅化物或鍺化物形成工藝或二次硅化物或鍺化物形成工藝。
更廣泛地說，本發明方法包括提供含Si層或Ge層，其具有至少第一區域和第二區域；在所述第一或第二區域中的一個上形成第一硅化物或鍺化物；以及在所述不包括所述第一硅化物或鍺化物的另一個區域上形成第二硅化物或鍺化物，其在組成上不同于所述述第一硅化物或鍺化物，其中所述形成所述第一和第二硅化物或鍺化物的步驟順序進行或在單個步驟中進行。
在本發明一個實施例中，第一和第二硅化物或鍺化物在單個步驟中形成。在該單次形成方案中，在一個區域中的含Si層或Ge層上形成構圖的第一金屬，然后形成第二金屬，使得其的部分與所述不包括構圖的第一金屬的另一個區域中的含Si層或Ge層接觸。然后對結構進行單個硅化物化工藝，其將第一和第二金屬分別轉變成第一和第二硅化物和鍺化物。根據本發明，第一和第二金屬和從而第一和第二硅化物和鍺化物在組成上彼此不同。
還考慮本發明單次形成方案的變化。在一個變化中，部分第二金屬擴散進入構圖的第一金屬形成同時包括所述第一和第二金屬的硅化物或鍺化物。在單次形成方案的另一個變化中，第一金屬未被構圖，而在一個區域上形成構圖的硬掩模，然后在兩個區域上形成第二金屬并進行單個硅化物化工藝。該變化可以用于，例如，形成包括PtSi的第一區域和包括NiPtSi的第二區域。在該實施例中，PtSi位于包含p+擴散的區域中，而NiPtSi位于包含n+擴散的區域中。
在本發明另一個實施例中，提供二次形成方案。在二次形成方案中，首先在兩個區域中的一個上提供構圖的硬掩模，形成未構圖的第一金屬然后進行第一硅化物化工藝。在硅化之后，從結構移除任何未反應的第一金屬和構圖的硬掩模并形成第二金屬。然后進行第二硅化物化工藝。
上述方法提供一種半導體結構，其在不同區域中包括異質硅化物或鍺化物，以允許獨立地優化硅化物和鍺化物接觸電阻。


圖1A-1B示意示出(通過截面圖)本發明一個實施例；圖2A-2D示意示出(通過截面圖)本發明另一個實施例；圖3A-3B示意示出(通過截面圖)圖1A-1B所示實施例的第一變化；圖4A-4G示意示出(通過截面圖)本發明的優選實施例。
具體實施例方式
下面將參考本發明所附的討論和附圖詳細描述本發明，其中提供了形成了在不同區域具有異質硅化物/鍺化物的半導體結構的方法。注意，本申請的附圖被提供用于說明的目的，因此沒有按比例繪制。另外，在附圖所示的各個實施例中，類似或相同的元件由相同的標號表示。
首先參考圖1A-1B，示出了本發明實施例，其中使用單次形成方案形成異質硅化物/鍺化物。圖1A示出初始結構10，其包括含Si層或Ge層12，其具有第一區域14和第二區域16。如圖所示，初始結構10包括位于第一區域14中的層12的表面上的構圖的第一金屬18和位于區域14和16中的第二金屬20。第二金屬20位于第一區域14中的構圖的第一金屬18的上面，且位于第二區域16中的層12的表面上。雖然該實施例被具體示出，但是本發明還考慮當構圖的第一金屬18位于第二區域16中和第二金屬20位于區域14和16中的情況。
如圖1A所示，含Si層或Ge層12可以共面或不共面。當使用不共面層時，區域的其中之一的層12的高度不同于另一個區域中的層12的高度。層12可以是半導電材料、導電材料或同時二者。層12可以是摻雜的(即，其中具有擴散區域)、未摻雜的或可以具有摻雜的區域和未摻雜的區域。層12可以是應變的、未應變的或其中包含應變的和未應變的區域。層12可以具有單個晶體取向或層12可以具有不同表面晶體取向。當使用不同表面晶體取向時，區域14和16的其中之一可以具有第一晶體取向且區域14或16中的另一個具有不同于第一晶體取向的第二晶體取向。
這里的術語“含Si”表示包括硅Si的材料。該含Si材料的實例包括，但是不限于Si、SiGe、SiGeC、SiC、絕緣體上硅以及絕緣體上硅鍺。這里還考慮了分層含Si材料。
構圖的第一金屬18通過如下形成，對層12的上表面施加第一金屬覆層，然后通過光刻和蝕刻構圖第一金屬覆層18。可以利用常規沉積工藝對層12的上表面施加第一金屬覆層18，例如，化學氣相沉積(CVD)、等離子體加強化學氣相沉積(PECVD)、蒸發、濺射、鍍敷、化學溶液沉積、有機金屬沉積和其它類似沉積工藝。光刻步驟包括，首先對第一金屬沉積層施加光致抗蝕劑(未示出)，將光致抗蝕劑暴露到輻射圖形并利用常規抗蝕劑顯影劑顯影光致抗蝕劑。蝕刻步驟可以包括干蝕刻工藝，例如，反應離子蝕刻、等離子體蝕刻、離子束蝕刻或激光燒蝕。蝕刻工藝還可以包括化學濕蝕刻工藝，其中使用化學蝕刻劑來移除第一金屬層18的暴露部分。可以在該步驟用于本發明的化學蝕刻劑的實例包括王水和具有過氧化氫的硫酸。
第一金屬18包括可分別與含Si材料或Ge反應以形成硅化物或鍺化物的金屬或金屬合金。第一金屬18可以包括Ti、Ta、W、Co、Ni、Pt、Pd或其合金。通常，第一金屬包括Ti、Co、Ni、Pt或其合金的其中之一，在本發明一個實施例中，Ni或Pt合金尤其優選。
第一金屬18還可以包括一個或多個合金添加劑，包括，例如，C、Al、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Ge、Zr、Nb、Mo、Ru、Rh、Ag、In、Sn、Hf、Ta、W、Re、Ir或Pt，其中限制為，所述一個或多個合金添加劑與用于形成硅化物或鍺化物的金屬不同。當包括時，所述一個或多個合金添加劑的量為大約0.1至大約50原子％。在沉積第一金屬18期間，可以將合金添加劑添加到位，或者可以在沉積第一金屬之后，通過離子注入、等離子體浸沒或氣相摻雜將其引入。
沉積第一金屬18的厚度可以根據層12的整個厚度變化。通常，第一金屬18的厚度為大約2至大約20nm，厚度更通常為大約5至大約10nm。
在構圖第一金屬覆層18后，利用常規剝離工藝從結構移除構圖的光致抗蝕劑，然后利用常規清潔工藝清潔構圖的第一金屬18，以從構圖的第一金屬移除氧化物和/或殘留抗蝕劑。
然后，在初始結構10的構圖的第一金屬18上面和含Si層或Ge層12的暴露表面上形成第二金屬覆層20(其在組成上不同于第一金屬18)。這樣，第二金屬覆層20位于第一區域14和第二區域16中。利用與形成第一金屬相同或不同的沉積工藝形成第二金屬20。如上所述，第二金屬20在組成上不同于第一金屬18。例如，如果第一金屬18是Pt，則第二金屬20可以是PtNi。
本發明中形成的第二金屬20的厚度處于上述第一金屬18的厚度范圍中。
在一些實施例(未示出)中，在第二金屬20上形成氧擴散障礙如TiN或TaN。通過常規沉積工藝形成可選的氧擴散障礙，其厚度通常為大約5至大約50nm。
在形成圖1A所示的初始結構10之后，利用單個自對準硅化物化工藝對初始結構10退火，其在例如第一區域14形成第一硅化物或鍺化物22，并在例如第二區域16中形成第二硅化物或鍺化物24，其中所述第一和第二硅化物或鍺化物在組成上彼此不同。例如，圖1B中示出在進行單步驟自對準硅化物化工藝之后所獲的結構。
單個自對準硅化物化工藝包括第一退火、從結構以及可選氧擴散障礙移除任何未反應的第一和第二金屬、和可選的第二退火。第一退火通常以低于第二退火步驟中的溫度進行。通常，第一退火，其中可以或不能以其最低電阻相形成硅化物或鍺化物，通常在大于等于大約300℃的溫度進行，大約350℃至大約650℃的溫度更常用。第一退火可以在連續加熱下進行或者可以使用升溫和保溫循環。第一退火通常在氣體氣氛中進行，例如，He、Ar、N2或形成氣體退火。退火時間可以根據用于形成硅化物或鍺化物的金屬或金屬合金而變化。通常，退火進行大約5秒至大約2小時的時間。退火工藝可以為爐內退火、快速熱退火、激光退火、尖峰退火或微波退火。
可使用選擇性濕蝕刻工藝來從結構移除任何未反應的第一和第二金屬以及可選氧擴散障礙。
如果進行第二退火步驟，其通常在大于等于大約550℃的溫度進行，大約600°至大約800℃的溫度更加常用。第二退火可以在與第一退火相同或不同氣體的氣氛中進行。
在該特定情況中，在第一和第二金屬層之間不發生擴散，這是因為第一金屬充當擴散障礙。在一些實施例中，例如鎳和鈷，可能發生擴散(見例如圖3A-3B)。
再次強調，第二退火是可選的，且如果在第一退火后以最低電阻相形成硅化物或鍺化物，則第二退火是不需要的。例如，當使用Co，需要兩步退火以形成CoSi2。當使用Ni或Pt時，使用單個退火來形成NiSi或PtSi。
圖2A-2D示出本發明另一個實施例，其中使用二次形成方案。在這些圖中，與圖1A和1B中類似的元件和/或組件使用類似的標號表示。
在圖2A-2D中示出的二次形成方案中，利用第一自對準硅化物化工藝在一個區域上形成第一硅化物或鍺化物，然后利用第二自對準硅化物化工藝在剩下的區域上形成在組成上不同于第一硅化物或鍺化物的第二硅化物或鍺化物。
圖2A示出在本發明該實施例使用的初始結構50。如圖所示，初始結構50包括構圖的硬掩模52，其位于第一區域14中的含Si層或Ge層12的表面上。雖然構圖的硬掩模52示出為在第一區域14中，但是本發明還考慮了構圖的硬掩模52位于第二區域16中的情況。初始結構50還包括位于第一區域14和第二區域16中的第一金屬層18。如圖所示，第一金屬層18位于第一區域14中的構圖的硬掩模52的上面和第二區域16中的層12的表面上。
構圖的硬掩模52通過如下形成，首先在區域14和16中的層12上形成硬掩模材料(氧化物，氮化物或氧氮化物)覆層。通過常規沉積工藝形成硬掩模覆層形，例如，CVD、PECVD、蒸發、濺射、化學溶液沉積和其它類似沉積工藝。在一些實施例中，硬掩模覆層可以通過熱技術形成，例如，氧化或氮化。硬掩模覆層的沉積厚度可以根據使用的硬掩模材料的類型及其形成技術而變化。通常，硬掩模的沉積厚度為大約5至大約50nm。
在沉積硬掩模材料覆層之后，如上所述，使用光刻和蝕刻來構圖硬掩模材料。
如同在第一實施例中形成構圖的第一金屬18所述，使用沉積工藝形成第一金屬層18，其厚度在上述范圍內。
在提供圖2A中示出的結構之后，可進行第一自對準硅化物化工藝以提供例如圖2B所示的結構。在該結構中，通過第一自對準硅化物化工藝形成第一硅化物或鍺化物22。第一硅化物化工藝包括第一退火，移除可在硅化前形成的未反應的第一金屬層和可選氧擴散障礙，以及可選的第二退火。以上述形成圖1B所示結構的條件進行第一和可選第二退火。
在第一自對準硅化物化工藝之后，利用常規剝離工藝從結構移除構圖的硬掩模52，所述工藝選擇性地移除硬掩模材料，然后，在包括第一硅化物或鍺化物22a的整個結構形成第二金屬層20。如本發明第一實施例中所述形成第二金屬層20。包括第二金屬層20的所獲結構如例如圖2C中所示。
在對包括第一硅化物或鍺化物22的結構提供第二金屬層20之后，進行第二自對準硅化物化工藝，其形成在組成上不同于第一硅化物或鍺化物的第二硅化物或鍺化物24。第二自對準硅化物化工藝包括與用于形成圖2B中所示結構的第一自對準硅化物化工藝相同或不同的條件。在第二自對準硅化物化工藝之后形成的結構在例如圖2D中示出圖3A-3B示出圖1A-1B所示實施例的第一變化。即，本發明的這些附圖示出在圖1A-1B中示出的單次形成方案的變化。在這些附圖中，與圖1A和1B類似的元件和/或組件使用類似的標號表示。
類似于圖1A，圖3A示出初始結構10。初始結構10包括具有第一區域14和第二區域16的含Si層或Ge層12。如圖所示，初始結構10包括位于第一區域14中的層12的表面上的構圖的第一金屬18和位于區域14和16中的第二金屬20。第二金屬20位于第一區域14中的第一金屬18的上面并位于第二區域16中的層12的表面上。雖然具體示出該實施例，本發明還考慮了當構圖的第一金屬18位于第二區域16中和第二金屬20位于區域14和16中的情況。
上述制造圖1A所示結構的條件和技術可用于提供圖3A中示出的結構。圖3B示出在單個自對準硅化物化工藝期間的結構。如圖所示，分別使用單個同時自對準硅化物化工藝來形成第一和第二硅化物或鍺化物22和24。在該變化中，來自第一區域14中的層20的第二金屬的一部分如實線箭頭所示擴散進入第一金屬層18，導致在第一區域14中形成的硅化物或鍺化物22為由第一和第二金屬構成的合金或金屬合金。如本發明第一實施例中所述進行單個自對準硅化物化工藝。
圖4A-4G示意示出本發明優選實施例，其中使用單次形成方案形成具有在組成上不同的硅化物或鍺化物的區域。在這些附圖中，與上述類似的元件和/或組件用類似的標號表示。注意，提供用于優選實施例的附圖示出本發明處理步驟的更多細節。這些細節可用于上述各個實施例。另外，雖然使用Pt作為第一金屬18，并使用Ni或NiPt作為第二金屬20，但是上述其它金屬或合金也是可用的。
圖4A示出用于本發明該優選實施例的初始結構70。初始結構70包括具有第一區域14和第二區域16的含Si層或Ge層12。第一區域14是其中隨后將形成nFET的區域，而第二區域16是其中隨后將形成pFET的區域。雖然未示出，含Si層或Ge層12包括器件隔離區域，其中將兩個區域彼此隔開。器件隔離區域可以包括槽隔離區域或場氧化物隔離區域，其利用本領域熟知的技術形成。
初始結構70還包括作為第一金屬18的Pt的覆層。Pt覆層通常通過濺射或其它物理沉積技術形成，其厚度通常為大約3至大約30nm，優選為大約10至大約20nm。
圖4B示出當在結構上形成硬掩模52之后的結構。雖然可以使用上述任何硬掩模材料，但是優選使用氮化物材料。利用上述任何技術形成硬掩模52，尤其優選PECVD(在小于300℃的溫度)。硬掩模52的厚度通常為大約5至大約50nm。
接著，通過沉積和光刻形成構圖的光致抗蝕劑(未示出)以保護第一區域14或第二區域16。在所示具體實施例中，構圖的光致抗蝕劑保護第二區域16中的材料層。然后對第一區域14中的暴露的硬掩模52進行選擇性蝕刻，并將構圖的光致抗蝕劑剝離。當使用氮化物作為硬掩模52時，可以使用利用氧和例如CH3F的烴基的反應離子蝕刻步驟。還可以使用其它上述蝕刻工藝來選擇性移除硬掩模52的暴露部分。圖4C中示出包括構圖的硬掩模52的所獲結構。
圖4D示出在圖4C所示的整個結構上形成第二金屬20之后的結構。在優選實施例中，第二金屬20包括Ni或NiPt合金。可以使用濺射或其它物理沉積技術。Ni或NiPt合金應具有大約3至大約30nm的厚度，厚度優選為大約10至大約20nm。
接著，對在圖4D中提供的結構進行單個自對準硅化物化工藝，其同時形成不同的硅化物或鍺化物。也就是說，使用單個自對準硅化物化工藝形成在組成上彼此不同的第一硅化物或鍺化物22和第二硅化物或鍺化物24。在其中使用Pt和Ni或NiPt的該實施例中，在氮氣或氬氣中在大約350°至大約500℃的溫度進行大約30秒至大約30分鐘的退火。退火可以在單個步驟或多個步驟中進行。
在該步驟中，Ni擴散通過第一區域14中的Pt層以形成Ni硅化物(或鍺化物)或NiPt硅化物(或鍺化物)24，而Pt硅化物(或鍺化物)2在第二區域16中形成。圖4E示出在進行單個自對準硅化步驟之后形成的所獲結構。
圖4F示出從所述結構蝕刻任何未反應的金屬之后的結構。該蝕刻步驟使用濕化學蝕刻劑，例如，王水。注意，該結構仍包括在第二硅化物或鍺化物24上面的第二區域16中的構圖的硬掩模52。然后使用反應離子蝕刻工藝蝕刻硬掩模52。可以使用在H2SO4:H2O2或王水中的第二蝕刻來移除可能存在的、尤其在第一硅化物或鍺化物22上面的任何剩余金屬。例如圖4G示出所獲結構。
注意，雖然上述實施例使用在區域12和14中包括含Si材料或Ge的層12，本發明還考慮其中區域12和14包括不同材料的情況。也就是說，區域12可以包括，例如，含Si材料，而區域14可以包括，例如，Ge。同樣，區域12可以包括Ge，而區域14可以包括含Si材料。
盡管針對本發明優選實施例具體示出和描述了本發明，但是本領域技術人員可以理解，在不脫離本發明精神和范圍的情況下可以進行形式和細節的上述和其它修改。因此，本發明旨在不限于所述和示出的具體形式和細節，而落入所附權利要求書的范圍中。
權利要求
1.一種制造半導體結構的方法，包括提供含Si層或Ge層，其具有至少第一區域和第二區域；在所述第一或第二區域中的一個上形成第一硅化物或鍺化物；以及在所述不包括所述第一硅化物或鍺化物的另一個區域上形成第二硅化物或鍺化物，其在組成上不同于所述述第一硅化物或鍺化物，其中所述形成所述第一和第二硅化物或鍺化物的步驟順序進行或在單個步驟中進行。
2.根據權利要求1的方法，其中提供含Si層，且所述含Si層選自于Si、SiGe、SiGeC、SiC，絕緣體上硅和絕緣體上硅鍺。
3.根據權利要求1的方法，其中所述第一和第二區域中的每個包括擴散區域。
4.根據權利要求1的方法，其中所述第一硅化物或鍺化物包括選自于如下的金屬或金屬合金Ti、Ta、W、Co、Ni、Pt、Pd和其合金。
5.根據權利要求4的方法，其中所述第一硅化物或鍺化物還包括至少一種合金添加劑。
6.根據權利要求5的方法，其中所述至少一種合金添加劑選自于C、Al、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Ge、Zr、Nb、Mo、Ru、Rh、Ag、In、Hf、Ta、W、Re、Ir、以及Pt，其中的限制為，所述一種或多種合金添加劑不同于所述金屬或金屬合金。
7.根據權利要求1的方法，其中所述第二硅化物或鍺化物包括選自于如下的金屬或金屬合金Ti、Ta、W、Co、Ni、Pt、Pd和其合金。
8.根據權利要求7的方法，其中所述第一硅化物或鍺化物還包括至少一種合金添加劑。
9.根據權利要求8的方法，其中所述至少一種合金添加劑選自于C、Al、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Ge、Zr、Nb、Mo、Ru、Rh、Ag、In、Hf、Ta、W、Re、Ir、以及Pt，其中的限制為，所述一種或多種合金添加劑不同于所述金屬或金屬合金。
10.根據權利要求1的方法，其中在使用單個自對準硅化物化工藝的單個步驟中進行所述形成步驟。
11.根據權利要求10的方法，其中所述單個自對準硅化物化工藝包括第一退火和可選的第二退火，所述第一退火除去任何未轉變成所述硅化物或鍺化物的未反應金屬或金屬合金。
12.根據權利要求1的方法，其中使用第一自對準硅化物化工藝和第二自對準硅化物化工藝順序進行所述形成步驟。
13.一種形成半導體結構的方法，包括提供具有至少第一區域和第二區域的含Si層或Ge層；在所述第一或第二區域中的一個上形成構圖的第一金屬或金屬合金；在兩個所述區域中都形成第二金屬或金屬合金，其在組成上不同于所述第一金屬或金屬合金；以及進行單個自對準硅化物化工藝，其中在一個所述區域形成第一硅化物或鍺化物，在不包括所述第一硅化物或鍺化物的另一個區域上形成第二硅化物或鍺化物，其在組成上不同于所述第一硅化物或鍺化物。
14.根據權利要求13的方法，其中在所述自對準硅化物化工藝中，所述第二金屬或金屬合金擴散進入所述第一金屬或金屬合金，從而形成同時包括所述第一和第二金屬或金屬合金的硅化物或鍺化物。
15.根據權利要求13的方法，其中在所述包括所述第一金屬或金屬合金的區域的一個區域中形成構圖的硬掩模。
16.根據權利要求13的方法，其中所述第一和第二金屬或金屬合金選自于Ti、Ta、W、Co、Ni、Pt、Pd和其合金。
17.根據權利要求16的方法，其中所述第一和第二金屬或金屬合金還包括選自于如下的至少一種合金添加劑C、Al、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Ge、Zr、Nb、Mo、Ru、Rh、Ag、In、Hf、Ta、W、Re、Ir、以及Pt，其中的限制為，所述一種或多種合金添加劑不同于所述金屬或金屬合金。
18.一種制造半導體結構的方法，包括提供含Si層或Ge層，其具有至少第一區域和第二區域；在所述第一或第二區域中的一個上形成第一硅化物或鍺化物；以及在所述不包括所述第一硅化物或鍺化物的另一個區域上形成第二硅化物或鍺化物，其在組成上不同于所述第一硅化物或鍺化物，其中所述形成所述第一和第二硅化物或鍺化物步驟順序進行。
19.根據權利要求18的方法，其中所述第一硅化物或鍺化物通過如下形成對所述區域中的一個提供構圖的硬掩模，在所述構圖的硬掩模和所述含Si層或Ge層的暴露表面上沉積第一金屬或金屬合金，以及進行第一自對準硅化物化工藝。
20.根據權利要求19的方法，其中所述第二硅化物或鍺化物通過如下形成移除所述構圖的硬掩模，在含Si層和Ge層上沉積第二金屬或金屬合金，以及進行第二自對準硅化物化工藝。
全文摘要
本發明提供制造一種半導體結構的方法，所述半導體結構在其不同區域包括異質硅化物或鍺化物。異質硅化物或鍺化物形成在半導體層、導電層或二者中。根據本發明，本發明方法使用順序沉積不同金屬和構圖的組合，以在半導體芯片不同區域中形成不同硅化物或鍺化物。該方法包括提供含Si層或Ge層，其具有至少第一區域和第二區域；在所述第一或第二區域中的一個上形成第一硅化物或鍺化物；以及在所述不包括所述第一硅化物或鍺化物的另一個區域上形成第二硅化物或鍺化物，其在組成上不同于所述述第一硅化物或鍺化物，其中所述形成所述第一和第二硅化物或鍺化物的步驟順序進行或在單個步驟中進行。
文檔編號H01L21/02GK1976006SQ20061014701
公開日2007年6月6日 申請日期2006年11月13日 優先權日2005年11月28日
發明者K·里姆, C·H·沃恩, J·J·埃利斯-莫納甘, W·K·漢森, R·J·珀特爾, H·S·韋德曼, B·J·格林 申請人:國際商業機器公司