專利名稱：電子元件的制作方法
技術領域：
本發明涉及一種包括電容器的電子元件，該電容器設置在襯底上，例如通過半導體加工技術形成。
背景技術：
在諸如移動電話或者無線LAN的射頻(以下稱為RF)系統中，必須對信號進行相位匹配，以令人滿意地在構成系統的各個功能器件之間的傳輸。因此，每個器件的輸入/輸出端通常設置有諸如電感器或電容器的無源元件，該無源元件用作控制信號相位的移相器。
一般而言，在RF系統中，采用SAW濾波器作為窄帶頻率濾波器。SAW濾波器包括壓電元件，在含有SAW濾波器的裝置的制造過程中當物理沖擊或者熱效應被施加至SAW濾波器或者其壓電元件時，由于壓電效應SAW濾波器在壓電元件的電極之間產生電勢差。在這種情況下，預定的電壓被施加至與SAW濾波器電連接的電子元件。包含在無源元件(移相器)中的電容器通常與SAW濾波器電連接，因此該電容器必須具有高的耐受電壓(例如，150V或者更高)，從而防止電容器電極之間的介質擊穿，而電容器電極之間的介質擊穿可能在施加由SAW濾波器或其壓電元件偶然產生的電壓時發生。
在增加部件數量來獲得更高性能的驅動下，一直需要減小構成RF系統的各種部件的尺寸。為使系統的尺寸變小，可采用集成無源器件(以下稱為IPD)作為無源元件(移相器)，其中IPD是基于半導體加工技術制造的，包括密集地集成在襯底上的多個預定無源元件，例如電感器、電容器、電阻器和濾波器。在采用IPD時，包含于其中的電容器仍然必須具有高的耐受電壓，用以防止電容器電極之間的介質擊穿，如上所述。例如，在JP-A-H04-61264和JP-A-2002-33239中可查找到與IPD相關的技術。
包含在IPD中的電容器一般具有層疊結構，該層疊結構由設置在襯底上的下電極層、與下電極層相對的上電極層和設置在上述電極層之間的電介質層構成。下電極層和上電極層都要求具有低電阻以及能夠實現與電介質層的充分粘合。上述層之間的粘合不充分會引起這些層之間的粘合狀態隨時間變差(例如這些層之間的間隙隨時間擴大)，從而導致電容器的靜態電容特性改變，而這是不希望發生的。
通常，包含于IPD中的電容器的下電極層經常由包括Ti/Au/Ni/Au層的多層結構構成。具體來說，這種多層結構包括設置在襯底上的Ti層(例如50nm厚)、設置在Ti層上的第一Au層(例如500nm厚)、設置在第一Au層上的Ni層(例如50nm厚)、以及設置在Ni層上的第二Au層(例如500nm厚)，從而使來自Ni層的少量Ni通過熱擴散到達電介質層一側的第二Au層表面。由于電介質層一側的第二Au層的表面上存在Ni，因此可知這種多層結構具有低電阻以及能夠實現尤其與SiO2電介質層的充分粘合。
然而，采用Ti/Au/Ni/Au多層結構作為下電極層不是總能確保下電極層與電介質層之間所需的粘合特性。此外，采用Ti/Au/Ni/Au多層結構作為下電極層可能導致不能在電容器中獲得所需大小的耐受電壓。增加電介質層的厚度可能有助于提高電容器的耐受電壓，然而增加電介質層的厚度需要同時增加上電極層的面積，以確保電容器所需的靜態電容。因此，從抑制電容器尺寸增加、從而抑制包含該電容器作為元件的IPD尺寸增加的觀點來看，增加電介質層的厚度并非理想的解決方案。
發明內容
本發明是在上述情況下提出的，其目的是提供一種包括電容器單元的電子元件，該電容器單元確保下電極層與電介質層之間的充分粘合，并有助于獲得高的耐受電壓。
本發明的第一方案提供一種包括襯底和電容器單元的電子元件。該電容器單元具有層疊結構，該層疊結構包括設置在該襯底上的第一電極層(下電極層)、與該第一電極層相對的第二電極層(上電極層)以及位于該第一電極層與該第二電極層之間的電介質層。該第一電極層具有多層結構，該多層結構包括經由氧化物涂層與該電介質層接合的粘合金屬層，該氧化物涂層設置在該粘合金屬層的表面上。為了形成根據本發明第一方案的粘合金屬層，沉積金屬材料，該金屬材料在常溫常壓下可氧化從而在其表面上形成氧化物涂層，然后將金屬層的生長面實際暴露于空氣以進行氧化。因此，根據本發明第一方案的粘合金屬層是易氧化金屬層。此外，根據本發明的電子元件包括電容器元件本身以及將該電容器元件與另一元件集成在其中的集成電子元件。
本發明的發明人發現與具有Ti/Au/Ni/Au多層結構的傳統下電極層相比，經由表面涂層與電介質層接合的下電極層能夠實現與電介質層的良好粘合，該表面涂層由設置在下電極層表面上的易氧化金屬構成。本發明的發明人還發現與采用具有Ti/Au/Ni/Au多層結構的傳統下電極層相比，采用設置有這種金屬層的下電極層能夠獲得更高的耐受電壓。本發明的第一方案基于這些研究結果。
在根據本發明第一方案的電子元件的電容器單元中，第一電極層(下電極層)經由設置在第一電極層的粘合金屬層上的氧化物涂層與電介質層接合。氧化物涂層具有來源于粘合金屬層的基礎金屬的金屬氧化物結構。具有這種金屬氧化物結構的氧化物涂層易于與電介質層結合，該電介質層一般由氧化硅、氮化硅、氧化鋁、氧化鉭或氧化鈦構成。正是由于氧化物涂層與電介質層之間具有這種高接合特性，因此第一電極層能夠實現與電介質層的良好粘合。此外，具有該金屬氧化物結構的氧化物涂層起到阻止電子從第一電極層的主要部分流向電介質層的作用，從而可以解釋為根據本發明的電容器單元具有高耐受電壓的原因。
優選地，該粘合金屬層可包含從Ti、Cr以及Ta構成的組中選取的金屬。Ti、Cr以及Ta是所謂的易氧化金屬，在常壓且相對溫暖的條件下氧化。
本發明的第二方案提供一種包括襯底和電容器單元的電子元件。該電容器單元具有層疊結構，該層疊結構包括設置在該襯底上的第一電極層(下電極層)、與該第一電極層相對的第二電極層(上電極層)以及位于該第一電極層與該第二電極層之間的電介質層。該第一電極層具有多層結構，該多層結構包括粘合金屬層，該粘合金屬層包含從Ti、Cr以及Ta構成的組中選取的金屬并接合至該電介質層。為了形成根據本發明第二方案的粘合金屬層，沉積金屬材料，該金屬材料包含從Ti、Cr以及Ta構成的組中選取的金屬，但是沒有將金屬層的生長面完全暴露于空氣。
如以上描述的，本發明的第二方案基于如下研究結果與具有Ti/Au/Ni/Au多層結構的傳統下電極層相比，經由表面涂層與電介質層接合的下電極層能夠實現與電介質層的良好粘合，該表面涂層由設置在下電極層表面上的易氧化金屬構成；與采用具有Ti/Au/Ni/Au多層結構的傳統下電極層相比，采用設置有這種金屬層的下電極層能夠獲得更高的耐受電壓。
優選地，第一電極層可包括粘合層，該粘合層包含該粘合金屬層中包含的金屬并與襯底接合。這種結構能夠提高電容器單元的形成效率，從而提高電子元件的生產效率。這是因為在例如使用多個靶進行濺射工藝以形成第一電極層時，該結構簡化了靶的選擇。
優選地，第一電極層可包括主導電層，該主導電層包含從Cu、Au、Ag和Al構成的組中選取的金屬。這種結構適于減小第一電極層的電阻。
優選地，根據本發明的電子元件還包括設置在該襯底上的互連層，該互連層可具有與該第一電極層的多層結構相同的多層結構，但不具有該粘合金屬層。優選地，除了粘合金屬層，該互連層與該第一電極層構成連續結構。
優選地，根據本發明的電子元件還包括設置在該襯底上的無源元件，從而使該互連層構成該無源元件與該電容器單元之間的導電路徑的至少一部分。在具有這種結構或取代這種結構的情況下，根據本發明的電子元件還包括設置在該襯底上的電極焊盤，從而使該互連層構成該電極焊盤與該電容器單元之間的導電路徑的至少一部分。根據本發明的電子元件可以是包括上述結構的集成電子元件。
圖1為示出根據本發明的集成電子元件的平面圖；圖2為圖1沿線II-II的橫截面圖；圖3為圖1沿線III-III的橫截面圖；圖4為圖1所示的集成電子元件的電路圖；圖5為示出圖1所示的集成電子元件的電容器單元的層疊結構的示意圖；圖6(a)至圖6(d)為示出圖1所示的集成電子元件的制造方法的橫截面圖；圖7(a)至圖7(c)為示出圖6(d)之后的制造方法的橫截面圖；以及圖8(a)至圖8(c)為示出圖7(c)之后的制造方法的橫截面圖。
具體實施例方式
圖1至圖3示出根據本發明的集成電子元件X。圖1為集成電子元件X的平面圖。圖2和圖3分別為圖1沿線II-II和III-III的橫截面圖。
集成電子元件X包括襯底S、電容器10A和10B、線圈電感器20、電極焊盤30A、30B、30C和30D、互連40以及覆蓋層50(圖1中未示出)，并具有圖4所示的電路結構。
襯底S可以是半導體襯底、石英襯底、玻璃襯底、絕緣體上硅(SOI)襯底、石英上硅(SOQ)襯底、或玻璃上硅(SOG)襯底。半導體襯底可以由硅材料例如多晶硅構成。
電容器10A和10B分別具有包括電極層11、12以及電介質層13的層疊結構。電容器10A和10B的層疊結構在圖5中示出。
電極層11為以圖案的形式形成在襯底S上的下電極層，在本實施例中電極層11具有包括下粘合層11a、主導電層11b和粘合金屬層11c的層疊結構，如圖2和圖5所示。下粘合層11a用于確保襯底S與電極層11之間的充分粘合，優選由Ti、Cr或Ta構成。下粘合層11a的厚度例如為30至100nm。主導電層11b是電極層11的主要部分，其主要目的用于導電，可由Cu、Au、Ag或Al構成。主導電層11b的厚度例如為0.5至2μm。粘合金屬層11c用于確保電介質層13與電極層11之間的充分粘合，在本實施例中粘合金屬層11c包括形成在粘合金屬層11c面向電介質層13的表面上的氧化物涂層11c’，如圖5中示意性示出的。在本發明中，代替設置有這種氧化物涂層11c’的粘合金屬層11c，可以采用這樣的粘合金屬層11c，在其面向電介質層13的表面上不設置氧化物涂層11c’。構成粘合金屬層11c的基本金屬材料的實例包括Ti、Cr和Ta。這些金屬就是所謂的易氧化金屬，其在常壓且相對溫暖的條件下氧化。這樣構成的粘合金屬層11c的總厚度例如為30至100nm。
電極層12為上電極層，形成為經由電介質層13面向電極層11，在本實施例中電極層12具有包括下粘合層12a和主導電層12b的層疊結構，如圖5所示。下粘合層12a用于確保電介質層13與電極層12之間的充分粘合，其可由Ti、Cr或Ta構成。下粘合層12a的厚度例如為30至100nm。主導電層12b為電極層12的主要部分，其主要目的用于導電，可由Cu、Au、Ag或Al構成。主導電層12b的厚度例如為1至15μm。代替這種層疊結構，電極層12可具有單層結構。
優選地，電介質層13可由氧化物電介質或氮化物電介質構成，例如氧化硅、氮化硅、氧化鋁、氧化鉭或氧化鈦。電介質層13可具有0.1至1μm的厚度。
如圖1和圖3所示，線圈電感器20是在襯底S上圖案化的平面螺旋線圈，并具有端部21和22。線圈電感器20的優選材料包括Cu、Au、Ag和Al。
電極焊盤30A至30D用于外部連接。電極焊盤30A和30B用作接地的端子，而電極焊盤30C和30D用作電信號的輸入/輸出端子。電極焊盤30A至30D可由上表面涂有Au層的Ni塊(body)構成。
如圖1至圖3所示，互連40用于電連接襯底S上的元件，并包括在襯底S上圖案化的第一互連區41、主要在覆蓋層50上圖案化的第二互連區42、以及連接第一互連區41和第二互連區42的第三互連區43。為了使附圖清楚明了，在圖1中只有互連之間的第一互連區41用陰影線標出。第一互連區41具有與電容器單元10A和10B的電極層11的多層結構相同的結構，但是沒有粘合金屬層11c。換句話說，第一互連區41包括具有與下粘合層11a的成分和厚度相同的下粘合層以及具有與主導電層11b的成分和厚度相同的主導電層。第一互連區41的一部分構成電極層11。第二互連區42和第三互連區43的優選材料包括Cu、Au、Ag和Al。第二互連區42可具有1至15μm的厚度。
參照圖4，電容器10A電連接至電極焊盤30A和30C以及線圈電感器20。更具體地，電容器10A的電極層11電連接至電極焊盤30A，電容器10A的電極層12電連接至電極焊盤30C和線圈電感器20的一個端部21。同樣，電容器10B電連接至電極焊盤30B和30D以及線圈電感器20。更具體地，電容器10B的電極層11電連接至電極焊盤30B，電容器10B的電極層12電連接至電極焊盤30D和線圈電感器20的另一端部22。
覆蓋層50可由聚酰亞氨或苯環丁烯(BCB)構成，并覆蓋電容器10A和10B、線圈電感器20、第一互連區41以及第三互連區43。
圖6(a)至圖8(c)示出集成電子元件X的制造方法。圖6(a)至圖8(c)在包括以下組成的區域的橫截面圖中表示圖8(c)所示的電容器10(相應于電容器10A和10B)、線圈電感器20的一部分、電極焊盤30(相應于電極焊盤30A至30D)以及互連40的一部分的形成工藝的進程。上述橫截面圖逐步示出包含在單個截面中的多個預定區域的模型，在該單個截面中集成電子元件形成在待加工的材料襯底上。
為了制造集成電子元件X，首先，如圖6(a)所示，例如通過濺射工藝在襯底S上順序形成下層61、主導電層62以及表面設置有氧化物涂層(未示出)的金屬層63。下層61、主導電層62以及金屬層63分別由講到電容器10的電極層11的下粘合層11a、主導電層11b以及粘合金屬層11c時提到的材料構成。具有氧化物涂層的金屬層63可通過在主導電層62上沉積易氧化金屬例如Ti、Cr或Ta并將該金屬暴露于空氣而形成。在根據本發明的集成電子元件X中，如果采用不具有設置在電介質層13一側的氧化物涂層11c’的粘合金屬層11c，來代替具有位于電介質層13一側的氧化物涂層11c’的粘合金屬層11c，在形成金屬層63時易氧化金屬沉積在主導電層62上之后不暴露于空氣。
然后，如圖6(b)所示，形成抗蝕劑圖案64。抗蝕劑圖案64具有對應于電容器10的電極層11和第一互連區41的圖案形狀。為了形成抗蝕劑圖案64，首先通過旋涂工藝在金屬層63上沉積液態光致抗蝕劑。然后，通過曝光和之后的顯影工藝圖案化光致抗蝕劑層。下文將描述的抗蝕劑圖案和覆蓋層也可以通過類似的工藝形成。
下面參照圖6(c)，例如，利用抗蝕劑圖案64作為掩模進行離子研磨工藝，以蝕刻下層61、主導電層62和金屬層63。然后，應用預定的去膜溶液來去除抗蝕劑圖案64。
然后，如圖6(d)所示，例如通過濺射工藝形成電介質層65。電介質層65由講到電容器10的電介質層13提到的材料構成。
下面參照圖7(a)，在電介質層65上形成抗蝕劑圖案66。抗蝕劑圖案66具有對應于電容器10的電介質層13的圖案形狀。
然后，如圖7(b)所示，利用抗蝕劑圖案66作為掩模，在電介質層65上進行濕蝕刻工藝。從而，使電介質層13的形狀為預定的圖案。用于這種濕蝕刻工藝的適合的蝕刻溶液包括緩沖氟酸。
然后，如圖7(c)所示，利用抗蝕劑圖案66和電介質層13作為掩模，通過蝕刻工藝去除金屬層63的暴露部分。在此階段，電容器10的電極層11和第一互連區41被圖案化。適合的蝕刻工藝包括離子研磨工藝和濕蝕刻工藝。在完成該工藝之后，去除抗蝕劑圖案66。
下面參照圖8(a)，使用預定的抗蝕劑圖案(未示出)進行電鍍工藝，以在預定位置生長導電材料。在此階段，形成電容器10的電極層12、線圈電感器20，以及電極焊盤30的主要部分。
然后，如圖8(b)所示，形成覆蓋層50。覆蓋層50形成有開口51、52和53，通過上述開口分別暴露電極層12的一部分、第一互連區41的一部分，以及電極焊盤30的主要部分的一部分。
最終，如圖8(c)所示，使用預定的抗蝕劑圖案(未示出)進行電鍍工藝，以在預定位置生長導電材料，從而，形成第二互連區42、第三互連區43，以及電極焊盤30的表面層。通過上述方法，可制成圖1所示的集成電極元件X。
然而，如已描述的，本發明基于如下研究結果與具有Ti/Au/Ni/Au多層結構的傳統下電極層相比，經由表面涂層與電介質層接合的下電極層能夠實現與電介質層的良好粘合，該表面涂層由設置在下電極層表面上的易氧化金屬構成；以及與采用具有Ti/Au/Ni/Au多層結構的傳統下電極層相比，采用設置有這種金屬層的下電極層能夠獲得更高的耐受電壓，在集成電子元件X中電容器單元10A和10B的電極層11(下電極層)經由包含在電極層11中的粘合金屬層11c的氧化物涂層11c’(圖5中示出)與電介質層13接合。氧化物涂層11c’具有來源于粘合金屬層11c的基礎金屬的金屬氧化物結構。具有這種金屬氧化物結構的氧化物涂層11c’易于與電介質層13(由氧化硅、氮化硅、氧化鋁、氧化鉭、氧化鈦等構成)結合。因此，電極層11能夠實現與電介質層13的良好粘合。此外，具有該金屬氧化物結構的氧化物涂層11c’阻止電子從電極層11中的主導電層11b和粘合金屬層11c的基礎金屬流向電介質層13，從而為電容器10A和10B提供高的耐受電壓。因此，集成電子元件X的電容器10A和10B可實現電極層11(下電極層)與電介質層13之間的良好粘合，并可獲得高的耐受電壓。
<工作實例>
根據本發明制造多個電容器元件。在形成各個電容器時，在玻璃襯底上在以下條件下制造具有如圖5構成的層疊結構的電容器單元。電極層11的下粘合層11a為50nm厚的Ti層。主導電層11b為1000nm厚的Au層。粘合金屬層11c為50nm厚的Ti層，其中包括其表面上的氧化物涂層。電極層12為10μm厚的電鍍Cu層。電介質層13為220nm厚的SiO2層。
<比較實例>
為了進行比較，制造多個電容器元件。為了形成各個電容器元件，在玻璃襯底上制造類似的電容器單元，除了用以下的下電極層代替電極層11之外。根據比較實例的下電極層具有層疊結構，該層疊結構包括設置在玻璃襯底上的50nm厚的Ti層、位于Ti層上的500nm厚的第一Au層、位于第一Au層上的50nm厚的Ni層以及位于Ni層上的500nm厚的第二Au層，并且通過熱擴散將來自Ni層的少量Ni引至電介質層一側的第二Au層表面。
<評測>
<高溫/高濕度測試>
對根據工作實例的多個電容器元件和根據比較實例的多個電容器元件進行高溫/高濕度測試。將電容器元件保持在如下條件下達1000小時環境溫度為85攝氏度，濕度為95％。結果，根據工作實例的多個電容器元件在測試之前和之后未呈現電容值變化，并且在電極層11(下電極層)與電介質層13之間沒有觀察到分層。與此相比，根據比較例的一些電容器元件在測試之后電容顯著下降，并且在電容下降的那些電容器元件中在電極層與電介質層之間觀察到分層。通過用SEM觀察在將聚焦離子束(FIB)施加至電容器元件時呈現的預定橫截面證實了分層。高溫度/高濕度測試的這種結果證明根據工作實例的電容器元件在下電極層與電介質層之間的粘合方面優于根據比較實例的電容器元件。
<耐熱性測試>
對根據工作實例的另外多個電容器元件和根據比較實例的另外多個電容器元件進行耐熱性測試。對上述電容器元件進行四個周期的環境溫度上升和下降，在每個周期中溫度從150攝氏度升至260攝氏度，然后從260攝氏度降至150攝氏度。結果，在根據工作實例的電容器元件中，在電極層11(下電極層)與電介質層13之間未觀察到分層。與此相比，在根據比較實例的一些電容器元件中，在下電極層與電介質層之間觀察到分層。通過用SEM觀察在將FIB施加至電容器元件時呈現的預定橫截面證實了分層。耐熱性測試的這種結果也證明根據工作實例的電容器元件在下電極層與電介質層之間的粘合方面優于根據比較實例的電容器元件。
<耐受電壓的測量>
測量根據工作實例和比較實例的電容器元件的耐受電壓。根據工作實例和比較實例的電容器元件的耐受電壓分別為230V和140V。因此，證明了根據工作實例的電容器元件具有高于根據比較實例的電容器元件的耐受電壓。
權利要求
1.一種電子元件，包括襯底；以及電容器單元，具有層疊結構，該層疊結構包括設置在該襯底上的第一電極層、與該第一電極層相對的第二電極層以及位于該第一電極層與該第二電極層之間的電介質層；其中，該第一電極層具有多層結構，該多層結構包括與該電介質層接合的粘合金屬層，該粘合金屬層在該電介質層一側設置有氧化物涂層。
2.根據權利要求1所述的電子元件，其中該粘合金屬層包含從Ti、Cr和Ta構成的組中選取的金屬。
3.一種電子元件，包括襯底；以及電容器單元，具有層疊結構，該層疊結構包括設置在該襯底上的第一電極層、與該第一電極層相對的第二電極層以及位于該第一電極層與該第二電極層之間的電介質層；其中，該第一電極層具有多層結構，該多層結構包括粘合金屬層，該粘合金屬層包含從Ti、Cr和Ta構成的組中選取的金屬并接合至該電介質層。
4.根據權利要求2或3所述的電子元件，其中該第一電極層包括粘合層，該粘合層包含該粘合金屬層中包含的金屬并接合至該襯底。
5.根據權利要求1或3所述的電子元件，其中該第一電極層包括主導電層，該主導電層包含從Cu、Au、Ag和Al構成的組中選取的金屬。
6.根據權利要求1或3所述的電子元件，還包括設置在該襯底上的互連層，其中該互連層具有與該第一電極層的多層結構相同的多層結構，但去除該粘合金屬層。
7.根據權利要求6所述的電子元件，其中該互連層與該第一電極層除了該粘合金屬層之外的部分是連續的。
8.根據權利要求6所述的電子元件，還包括設置在該襯底上的無源元件，其中該互連層構成該無源元件與該電容器單元之間的導電路徑的至少一部分。
9.根據權利要求6所述的電子元件，還包括設置在該襯底上的電極焊盤，其中該互連層構成該電極焊盤與該電容器單元之間的導電路徑的至少一部分。
全文摘要
一種電子元件，包括襯底以及位于該襯底上的電容器單元。該電容器單元具有層疊結構，該層疊結構包括設置在該襯底上的第一電極層、與該第一電極層相對的第二電極層以及位于該第一電極層與該第二電極層之間的電介質層。該第一電極層具有多層結構，該多層結構包括與該電介質層接合的粘合金屬層。該粘合金屬層在該電介質層一側設置有氧化物涂層。
文檔編號H01G4/40GK1988080SQ20061014464
公開日2007年6月27日 申請日期2006年11月9日 優先權日2005年12月21日
發明者松本剛, 水野義博, 宓曉宇, 奧田久雄, 上田知史 申請人:富士通株式會社