半導體器件的制作方法

專利名稱：半導體器件的制作方法
技術領域：
本發明涉及半導體器件。
背景技術：
目前研制的半導體器件包括那些在JP-A第H11-297837號、JP-A第2005-39220號和JP-A第2005-57186號中公開的半導體器件。那些半導體器件包括熔絲。在這種半導體器件中，斷開熔絲能夠進行諸如調節半導體器件中使用的電阻和使缺陷元件無效而用正常元件來代替它等操作。用正常元件和來代替缺陷元件的技術用于例如保證半導體存儲單元的冗余度。
斷開熔絲的方法包括激光照射和加載電流。前者在JP-A第H11-297837號中被公開，后者在JP-A第2005-39220號和JP-A第2005-57186號中被公開。
圖7為根據JP-A第H11-297837號的半導體器件的電路圖。圖7示出了根據熔絲的斷開狀態來輸出二進制信號的信號輸出單元100，以及作為替代目標的內部電路110。信號輸出單元100包括三個熔絲101、102和103，因此當熔絲101、102和103中的至少一個斷開時，NAND門107輸出高電平(下面稱為H電平)信號。具體地說，熔絲101、102和103中的每一個都具有連接到電源端108的一端，和連接到NAND門107的輸入端的另一端。另外，熔絲101、102和103的另一個端子分別經由下拉電阻104、105和106接地。
在內部電路110中，NAND 107的輸出經由反相器111被提供給傳輸門112和113。因此，兩個地址總線114和115根據NAND 107的輸出進行相互切換。
在圖7所示的電路中，如果斷開三個熔絲101、102和103中的至少一個，可以從斷開熔絲中獲得期望結果(例如，使用正常元件來代替缺陷元件)。因此，不太可能發生熔絲101、102和103的不完全斷開影響信號輸出單元100的輸出。換句話說，基本上進一步確保了熔絲的完全斷開。
不過，曾經被斷開的熔絲隨著時間的流逝可以重新連接。因此，減少隨著時間發生的這種變化影響信號輸出單元輸出的可能性在提供可靠的半導體器件中也是至關重要的。

發明內容
根據本發明，提供了一種半導體器件，包括信號輸出單元，其包括位于半導體襯底上的m個(其中m≥2)熔絲，以及根據m個熔絲的斷開狀態來輸出二進制信號的輸出端；以及判斷單元，其判斷m個熔絲中是否有n個(其中m≥n≥2)或更多個熔絲被斷開，并且輸出判斷結果。
這樣構建的半導體器件包括判斷單元。判斷單元判斷是否有n或更多個熔絲被斷開。這里，當用p來表示由于隨時間的變化而重新連接熔絲之一的可能性時(0＜p＜1)，重新連接所有n個熔絲的可能性是pn。因此，當判斷單元輸出否定的結果時(即當小于n個熔絲被斷開時)，再次執行斷開以確保n個或更多個熔絲被斷開，這會減小隨時間的變化對信號輸出單元的輸出產生影響的可能性。換句話說，大大減小了熔絲隨時間變化的可能性。
根據本發明，還提供了一種半導體器件，包括信號輸出單元，其包括位于半導體襯底上的m個(其中m≥2)反熔絲，以及根據m個反熔絲的連接狀態來輸出二進制信號的輸出端；以及判斷單元，判斷m個反熔絲中是否有n個(其中m≥n≥2)或更多個反熔絲被連接，并且輸出判斷結果。
像熔絲那樣，盡管曾被連接起來，但是由于隨時間的變化反熔絲可以被再次斷開。不過，這樣構建的半導體器件包括判斷單元。判斷單元判斷是否有n或更多個反熔絲被連接。這里，當用q來表示由于隨時間的變化而重新斷開反熔絲z之一的可能性時(0＜q＜1)，重新斷開所有n個反熔絲的可能性是qn。因此，當判斷單元輸出否定的結果時(即當小于n個反熔絲被連接時)，再次執行連接以確保n或更多個反熔絲被連接，這會減小隨時間的變化對信號輸出單元的輸出產生影響的可能性。
因此，本發明提供了一種能夠減小熔絲或反熔絲的隨時間變化的可能性的半導體器件。


下面結合附圖來進行講述，將使本發明的上述目的、優點和特征更加清楚，其中圖1為根據本發明的第一實施例的半導體器件的電路圖；圖2為根據本發明的第二實施例的半導體器件的電路圖；圖3為圖2的半導體器件中的判斷單元的變形的電路圖；圖4為圖2的半導體器件中的判斷單元的另一個變形的電路圖；圖5為根據該實施例的半導體器件的變形的電路圖；圖6為根據該實施例的半導體器件的另一個變形的電路圖；圖7為現有半導體器件的電路圖。
具體實施例方式
下面參考解釋性實施例來在此講述本發明。本領域的技術人員都知道，使用本發明的講解可以實現許多替代性的實施例，并且本發明并不限于用于解釋目的的實施例。
下面參考附圖來詳細講述根據本發明的半導體器件的示例實施例。在附圖中，相同的組件被標以同樣的標號，并且不再對它們進行重復講述。
(第一實施例)圖1為根據本發明的第一實施例的半導體器件的電路圖。半導體器件1包括信號輸出單元10和判斷單元20。信號輸出單元10包括m個(m≥2)熔絲12a和12b，NAND門14，電阻元件16a和16b，以及輸出端18。在該實施例中，m等于2。
熔絲12a和12b是位于半導體襯底(圖中未示出)上的電熔絲。更為詳細地說，在半導體襯底上有絕緣層(圖中未示出)，并且熔絲12a和12b被布置在絕緣層上。熔絲12a和12b由導電材料構成，并且能夠在有超出預定幅度的電流流過它們時被斷開。熔絲12a和12b的各自的一端連接到電源端13。熔絲12a和12b的各自的另一個端經由電阻元件16a和16b(下拉電阻)接地，并且還連接到NAND門14的輸入端。
輸出端18用于根據兩個熔絲12a和12b的斷開狀態來輸出二進制信號。具體地說，當熔絲12a和12b中的至少一個被斷開時，輸出端18輸出第一幅度的電位信號，并且當熔絲12a和12b都不斷開時，輸出第二幅度的電位信號。在該實施例中，輸出端18對應于NAND門14的輸出端。因此，NAND門14輸出的H電平和低電平(下文中稱L電平)信號分別對應于第一和第二幅度的電位信號。連接到輸出端18的是例如如圖7中所示的內部電路110。
判斷單元20判斷在包括在信號輸出單元10中的m個熔絲中是否有n個(m≥n≥2)或更多個熔絲被斷開，并且輸出判斷結果。由于在該實施例中m等于2，因此自然地，n也等于2。判斷單元20包括用于接收熔絲12a和12b的與電源端13相對的各端的電位來作為輸入信號的邏輯門，以便能夠以邏輯門的輸出信號的形式來輸出判斷結果。
在該實施例中，判斷單元20是由其兩個輸入端分別連接到熔絲12a和12b的一端的NOR門22組成。因此，當判斷結果是肯定的時，即當兩個熔絲12a和12b都被斷開時，在NOR門22的輸出端24輸出H電平電位信號。相反，當判斷結果是否定的時，即當兩個熔絲12a和12b中只有一個被斷開或兩個熔絲12a和12b都沒有被斷開時，在輸出端24輸出L電平電位信號。
半導體器件1具有下述有利效果。半導體器件1包括判斷單元20。判斷單元20判斷兩個熔絲12a和12b是否都被斷開。這里，當用p來表示由于隨時間的變化而重新連接熔絲之一的可能性時(0＜p＜1)，重新連接兩個熔絲的可能性是p2。因此，當判斷單元20輸出否定的結果時(即當斷開的熔絲小于n個時)，再次執行斷開以確保2個熔絲斷開，這將會減小隨時間的變化對信號輸出單元10的輸出產生影響的可能性。因此，該實施例提供了一種能夠減小熔絲隨時間變化的可能性的半導體器件1。
當熔絲12a和12b中的至少一個被斷開時，信號輸出單元10的輸出端18輸出第一幅度的電位信號，并且當熔絲12a和12b都不斷開時，輸出第二幅度的電位信號。這種配置大大增加了熔絲的斷開可能性。因此，半導體器件1既能夠提高熔絲的斷開可能性，又能夠減小熔絲隨時間變化的可能性。
判斷單元20包括用于接收熔絲12a和12b的各端的電位來作為輸入信號的邏輯門，以便能夠以邏輯門的輸出信號的形式來輸出判斷結果。這種配置在確保能夠輸出肯定的和否定的判斷結果的同時，也提供了結構簡化的判斷單元20。
判斷單元20是由其兩個輸入端分別連接到熔絲12a和12b的一端的NOR門22組成的。這種配置進一步簡化了判斷單元20的結構。
在該實施例中，可以用OR門來代替NOR門22。在這種情況下，當判斷結果是肯定的時，在輸出端24輸出L電平信號，并且當判斷結果是否定的時，在輸出端24輸出H電平信號。另外，當這種電路的結構使得當熔絲12a和12b被斷開時為NOR門22的輸入端提供H電平信號，并且當熔絲12a和12b不被斷開時為NOR門22的輸入端提供L電平信號時，可以使用NAND門或AND門來代替NOR門22。不過需要指出的是，從簡化電路結構的角度來考慮，NOR門或NAND門比OR門或AND門更優選。
熔絲12a和12b由電熔絲組成。因此，通過施加電流可以斷開熔絲12a和12b。該方法優于下述方面中的激光照射。
當通過激光照射來斷開熔絲時，在斷點和其他元件之間必須保證一定的間隔，以便防止其他元件受到激光照射的影響。這不利于半導體尺寸的減小。除此之外，熔絲的形成額外需要一或兩個專門的光刻處理，從而導致制造步驟數和制造成本的增加。更為詳細地說，由于在熔絲上通常具有中間層膜，因此必須在中間層膜中形成用于激光照射的開口，并且必須調整熔絲上的中間層膜的厚度。此外，當檢查包括這種熔絲的半導體器件時，在特性測試之后執行激光照射以斷開熔絲，然后半導體器件必須再次經過特性測試。因此，制造步驟數和制造成本增加。相反，通過電流進行斷開不會發生上述缺點。
同時，本發明人發現了與電熔絲有關的問題。具體地說，本發明人發現在斷開電熔絲之后執行熱處理可以使熔絲在斷點處重新連接。推測起來，這是由于通過電子遷移的影響使組成電熔絲的材料發生移動。因此，當使用電熔絲時，本發明由于能夠減小重新連接對信號輸出單元的輸出產生影響的可能性，因而具有進一步的好處。
(第二實施例)圖2為根據本發明的第二實施例的半導體器件的電路圖。半導體器件2包括信號輸出單元10和判斷單元30。信號輸出單元10包括m個(m≥2)熔絲12a、12b和12c，NAND門14，電阻元件16a、16b和16c，以及輸出端18。在該實施例中，m等于3。
熔絲12a、12b和12c的結構與參考圖1所述的那些熔絲類似。熔絲12a、12b和12c的各自的一端連接到電源端13。熔絲12a、12b和12c的各自的另一端經由電阻元件16a、16b和16c接地，并且還連接到NAND門14的輸入端。
輸出端18用于根據三個熔絲12a、12b和12c的斷開狀態來輸出二進制信號。具體地說，當熔絲12a、12b和12c中的至少一個被斷開時，輸出端18輸出第一幅度的電位信號，并且當熔絲12a、12b和12c都不斷開時，輸出第二幅度的電位信號。
判斷單元30判斷在包括在信號輸出單元10中的m個熔絲中是否有n個(m≥n≥2)或更多個熔絲被斷開，并且輸出判斷結果。這里，作為例子假定n為2。判斷單元30包括用于接收熔絲12a、12b和12c的各端的電位來作為輸入信號的邏輯門，以便能夠以邏輯門的輸出信號的形式來輸出判斷結果。
在該實施例中，判斷單元30是由三個AND門32a、32b和32c以及NOR門34組成的。AND門32a(第一AND門)包括兩個輸入端，它們分別連接到熔絲12a(第一熔絲)和熔絲12b(第二熔絲)的一端。AND門32b(第二AND門)包括兩個輸入端，它們分別連接到熔絲12b和熔絲12c(第三熔絲)的一端。AND門32c(第三AND門)包括兩個輸入端，它們分別連接到熔絲12c和熔絲12a的一端。NOR門34包括三個輸入端，它們分別連接到AND門32a、32b和32c的輸出端。
因此，當判斷結果是肯定的時，即當熔絲12a、12b和12c中有兩個或更多熔絲被斷開時，通過AND門32a、32b和32c輸出L電平信號，在NOR門34的輸出端36輸出H電平電位信號。相反，當判斷結果是否定的時，即當熔絲12a、12b和12c中沒有或只有一個被斷開時，在輸出端36輸出L電平電位信號。
在這種結構的半導體器件2中，由于判斷單元30判斷在熔絲12a、12b和12c中是否有兩個或更多個熔絲被斷開，所以可以像半導體器件1中那樣減小熔絲隨時間變化的可能性。
判斷單元30由這三個AND門32a、32b和32c以及NOR門34組成。這種配置在確保能夠判斷在三個熔絲中是否有兩個或更多熔絲被斷開的同時，提供了結構簡化的判斷單元30。
這里，判斷單元30可以以各種其他形式構成，而不限于圖2。引用幾個例子，如圖3所示，判斷單元30可以包括其兩個輸入端分別連接到熔絲12a、12b的一端的NAND門42a(第一NAND門)，其兩個輸入端分別連接到熔絲12b、12c的一端的NAND門42b(第二NAND門)，其兩個輸入端分別連接到熔絲12c、12a的一端的NAND門42c(第三NAND門)，以及其三個輸入端分別連接到NAND門42a、42b和42c的輸出端的NAND門44(第四NAND門)。由于只包括NAND門，因此這種配置進一步簡化了判斷單元30的結構。
可替換情況下，如圖4所示，判斷單元30可以包括其兩個輸入端分別連接到熔絲12a、12b的一端的NOR門52a(第一NOR門)，其兩個輸入端分別連接到熔絲12b、12c的一端的NOR門52b(第二NOR門)，其兩個輸入端分別連接到熔絲12c、12a的一端的NOR門52c(第三NOR門)，以及其三個輸入端分別連接到NOR門52a、52b和52c的輸出端的NOR門54(第四NOR門)。在這種情況下，由于只包括NOR門，因此這種配置進一步簡化了判斷單元30的結構。
這里，在圖3和圖4中，當判斷結果是肯定的時，在輸出端46和56分別輸出L電平電位信號，并且當判斷結果是否定的時，在輸出端46和56分別輸出H電平電位信號。半導體器件2的其他優點如半導體器件1中所述。
根據本發明的半導體器件不限于前述實施例，而是可以進行各種修訂。引用幾個例子，在這些實施例中可以使用反熔絲來代替熔絲。圖5為包括反熔絲的半導體器件的電路圖。在圖5中，信號輸出單元60包括位于半導體襯底上的m個(m≥2)反熔絲62a、62b，NOR門64，電阻元件66a、66b，以及輸出端68。在這種變形中，m等于2。當反熔絲62a、62b的至少一個被連接時，輸出端68輸出第一幅度的電位信號，并且當反熔絲62a、62b都沒有被連接時，輸出第二幅度的電位信號。
判斷單元70判斷在包括在信號輸出單元60中的m個熔絲中是否有n個(m≥n≥2)或更多個熔絲被連接，并且輸出判斷結果。由于m等于2，因此自然地，n也等于2。在該變形中，判斷單元70是由其兩個輸入端分別連接到反熔絲62a、62b的一端的NAND門72組成。因此，當判斷結果是肯定的時，即當兩個熔絲62a和62b都被連接時，在NAND門72的輸出端74輸出L電平電位信號。相反，當判斷結果是否定的時，即當兩個熔絲62a和62b只有一個或都沒有被連接時，在輸出端74輸出H電平電位信號。
另外，盡管前述實施例指的是其中(m，n)為(2，2)或(3，2)的情況，但m和n可以是任何整數，只要滿足m≥n≥2的關系。圖6示出了表示m＝n＝3情況的電路圖來作為例子。在圖6中，信號輸出單元10的結構類似圖2所示。另外，判決單元80是由其三個輸入端分別連接到熔絲12a、12b和12c的一端的NOR門82組成的。在NOR門82的輸出端84，當判斷結果為肯定和為否定時，分別輸出H電平或L電平電位信號。從圖1和圖6中可以明顯看出，當m與n相等時，判斷單元一般可以由具有分別連接到m個熔絲的一端的m個輸入端的NOR門組成。
此外，盡管在前述實施例中使用的是電熔絲，但是也可以使用通過激光照射被斷開的熔絲。
很明顯，本發明并不限于上述實施例，并且可以對其進行修訂和更改，而不偏離本發明的范圍和主旨。
權利要求
1.一種半導體器件，包括信號輸出單元，其包括位于半導體襯底上的m個熔絲，以及根據所述m個熔絲的斷開狀態來輸出二進制信號的輸出端，其中m≥2；以及判斷單元，其判斷所述m個熔絲中是否有n個或更多個熔絲被斷開，并且輸出判斷結果，其中m≥n≥2。
2.如權利要求1所述的半導體器件，其中當所述m個熔絲中的至少一個被斷開時，所述輸出端輸出第一幅度的電位信號，并且當所述m個熔絲都不被斷開時，輸出第二幅度的電位信號。
3.如權利要求1所述的半導體器件，其中所述判斷單元包括用于接收所述熔絲的一端的電位來作為輸入信號的邏輯門，以便以所述邏輯門的輸出信號的形式來輸出所述判斷的所述結果。
4.如權利要求2所述的半導體器件，其中所述判斷單元包括用于接收所述熔絲的一端的電位來作為輸入信號的邏輯門，以便以所述邏輯門的輸出信號的形式來輸出所述判斷的所述結果。
5.如權利要求3所述的半導體器件，其中所述判斷單元包括NAND門或NOR門，NAND門或NOR門具有連接到每一個所述熔絲的一端的所述m個輸入端。
6.如權利要求4所述的半導體器件，其中所述判斷單元包括NAND門或NOR門，NAND門或NOR門具有連接到每一個所述熔絲的一端的所述m個輸入端。
7.如權利要求3所述的半導體器件，其中所述m等于3；并且所述判斷單元包括第一AND門，其具有兩個輸入端，它們連接到所述三個熔絲中的第一熔絲和第二熔絲的各端，第二AND門，其具有兩個輸入端，它們連接到所述三個熔絲中的所述第二熔絲和第三熔絲的各端，第三AND門，其具有兩個輸入端，它們連接到所述三個熔絲中的所述第三熔絲和所述第一熔絲的各端，以及NOR門，其具有三個輸入端，它們連接到所述第一AND門、所述第二AND門和所述第三AND門的各輸出端。
8.如權利要求4所述的半導體器件，其中所述m等于3；并且所述判斷單元包括第一AND門，其具有兩個輸入端，它們連接到所述三個熔絲中的第一熔絲和第二熔絲的各端，第二AND門，其具有兩個輸入端，它們連接到所述三個熔絲中的所述第二熔絲和第三熔絲的各端，第三AND門，其具有兩個輸入端，它們連接到所述三個熔絲中的所述第三熔絲和所述第一熔絲的各端，以及NOR門，其具有三個輸入端，它們連接到所述第一AND門、所述第二AND門和所述第三AND門的各輸出端。
9.如權利要求3所述的半導體器件，其中所述m等于3；并且所述判斷單元包括第一NAND門，其具有兩個輸入端，它們連接到所述三個熔絲中的第一熔絲和第二熔絲的各端，第二NAND門，其具有兩個輸入端，它們連接到所述三個熔絲中的所述第二熔絲和第三熔絲的各端，第三NAND門，其具有兩個輸入端，它們連接到所述三個熔絲中的所述第三熔絲和所述第一熔絲的各端，以及第四NAND門，其具有三個輸入端，分別連接到所述第一NAND門、所述第二NAND門和所述第三NAND門的各個輸出端。
10.如權利要求4所述的半導體器件，其中所述m等于3；并且所述判斷單元包括第一NAND門，其具有兩個輸入端，它們連接到所述三個熔絲中的第一熔絲和第二熔絲的各端，第二NAND門，其具有兩個輸入端，它們連接到所述三個熔絲中的所述第二熔絲和第三熔絲的各端，第三NAND門，其具有兩個輸入端，它們連接到所述三個熔絲中的所述第三熔絲和所述第一熔絲的各端，以及第四NAND門，其具有三個輸入端，它們連接到所述第一NAND門、所述第二NAND門和所述第三NAND門的各輸出端。
11.如權利要求3所述的半導體器件，其中所述m等于3；并且所述判斷單元包括第一NOR門，其具有兩個輸入端，它們連接到所述三個熔絲中的第一熔絲和第二熔絲的各端，第二NOR門，其具有兩個輸入端，它們連接到所述三個熔絲中的所述第二熔絲和第三熔絲的各端，第三NOR門，其具有兩個輸入端，它們連接到所述三個熔絲中的所述第三熔絲和所述第一熔絲的各端，以及第四NOR門，其具有三個輸入端，它們連接到所述第一NOR門、所述第二NOR門和所述第三NOR門的各輸出端。
12.如權利要求4所述的半導體器件，其中所述m等于3；并且所述判斷單元包括第一NOR門，其具有兩個輸入端，它們連接到所述三個熔絲中的第一熔絲和第二熔絲的各端，第二NOR門，其具有兩個輸入端，它們連接到所述三個熔絲中的所述第二熔絲和第三熔絲的各端，第三NOR門，其具有兩個輸入端，分別連接到所述三個熔絲中的所述第三熔絲和所述第一熔絲的各端，以及第四NOR門，其具有三個輸入端，它們連接到所述第一NOR門、所述第二NOR門和所述第三NOR門的各輸出端。
13.如權利要求1所述的半導體器件，其中所述熔絲是電熔絲。
14.如權利要求2所述的半導體器件，其中所述熔絲是電熔絲。
15.如權利要求3所述的半導體器件，其中所述熔絲是電熔絲。
16.如權利要求4所述的半導體器件，其中所述熔絲是電熔絲。
17.一種半導體器件，包括信號輸出單元，其包括位于半導體襯底上的m個反熔絲，以及根據所述m個反熔絲的連接狀態來輸出二進制信號的輸出端，其中m≥2；以及判斷單元，其判斷所述m個反熔絲中是否有n個或更多個反熔絲被連接，并且輸出判斷結果，其中m≥n≥2。
全文摘要
一種半導體器件，包括信號輸出單元和判斷單元。信號輸出單元包括m個熔絲、NAND門、電阻元件以及輸出端，其中m≥2。判斷單元判斷包括在信號輸出單元中的m個熔絲中是否有n個或更多個熔絲被斷開，并且輸出判斷結果，其中m≥n≥2。當m＝n＝2時，判斷單元由其兩個輸入端連接到熔絲的各端的NOR門組成。因此，當判斷結果是肯定的時，在NOR門的輸出端輸出H電平電位信號。另一方面，當判斷結果是否定的時，在輸出端輸出L電平電位信號。
文檔編號H01L23/525GK1929135SQ20061012815
公開日2007年3月14日 申請日期2006年9月6日 優先權日2005年9月7日
發明者大洼宏明, 中柴康隆 申請人:恩益禧電子股份有限公司