專利名稱：一種耦接電容結構及其制造方法
技術領域：
本發明涉及一種堆疊電容，尤其涉及一種適用于半導體集成電路中的 設計、制造等相關領域的耦接電容結構及其制造方法。
背景技術：
在現在的EEPROM (Electrically Erasable Porgr纖able ROM,電 擦除可編程的只讀存貯器)/E-Flash等工藝中，多晶硅一絕緣層一多晶 硅(PiP Poly-Insulator-Poly)電容和晶體管電容(MOS-C)結構都已廣泛 被作為電容器件使用，但是， 一般情況下PiP電容會被獨立形成在場區， 而晶體管電容一般也被單獨形成；由于單位面積電容較小，增大電容的唯 一方法是分別增加PiP電容面積或增加晶體管電容面積，因此而帶來的是 芯片面積隨之增大。
發明內容
本發明要解決的技術問題是提供一種耦接電容結構及其制造方法，以 達到大幅提高單位電容、縮減芯片面積的作用。
為解決上述技術問題，本發明提出了一種耦接電容結構，形成于一半 導體襯底上，包括 一個PiP電容和一個晶體管電容，該PiP電容和晶 體管電容并聯，該晶體管電容帶有預埋注入層，其中該晶體管電容的源 極連接于金屬一，該金屬一連接PiP電容的第一層Poly; PiP電容的第 二層Poly作為晶體管電容的柵極，該層Poly連接金屬二。
為解決上述技術問題，本發明還提出了一種耦接電容結構的制造方法，即將一個PiP電容和 一個晶體管電容堆疊將晶體管電容的源極連接 于金屬一，該金屬一連接該PiP電容的第一層Poly; PiP電容的第二層 Poly連接該晶體管電容的柵極，該層Poly連接金屬二；同時在第二層Poly 下有源區預埋注入N型區。上述N型區是高濃度。
本發明由于采用新的版圖設計將PIP電容和晶體管電容并聯，能大幅 提高單位面積電容，并最終節省芯片面積。
圖1是是本發明一個具體實施例的器件設計和結構示意圖。
具體實施例方式
下面結合附圖和具體實施例對本發明作進一步詳細的說明。
本發明的出發點在于在盡量不改變現有工藝條件的基礎上，利用現 有工藝中的電容堆疊，達到大幅提高單位電容、縮減芯片面積的作用通過 版圖設計將其并聯，本發明基于此點，通過版圖設計及工藝流程，將傳統 的PiP電容和晶體管電容兩種電容并聯，同時在多晶硅下有源區預埋注入 高濃度N型區(N+)，
實施例
如圖l所示，即為采用本發明新的器件設計和結構的實施例。 參見圖l，本實施例耦接電容結構，形成于硅襯底上，包括一個PiP 電容和一個晶體管電容，該晶體管電容帶有預埋注入層，其晶體管電容的 源極連接于金屬層，該金屬層連接PiP電容的上層Poly;該PiP電容的 下層Poly連接晶體管電容的柵極，該層Poly連接另一金屬層。與圖1 對應的結構在EEPROM/E-Flash工藝中非常易于實現，即將晶體管電容的
源極連接于一金屬，該金屬連接該PiP電容的上層Poly; PiP電容的下 層Poly連接該晶體管電容的柵極，該層Poly連接金屬二；同時在第二層 Poly下有源區預埋注入高濃度N型區(N+)，即可實現。
綜上所述，本發明由于采用了的新的器件設計和結構，通過將傳統的
PiP電容和晶體管電容兩種電容堆疊，同時在多晶硅下有源區預埋注入高 濃度N型區(N+);與傳統的電容器件相比，該結構具有以下優點大大
增加晶體管電容，PiP+MOS-C單位面積電容密度大幅提高；工藝簡單，開 發成本低；最終可縮減芯片面積。
權利要求
1、一種耦接電容結構，形成于一半導體襯底上，其特征在于，包括一個PiP電容和一個晶體管電容，所述PiP電容和晶體管電容并聯，所述晶體管電容帶有預埋注入層，其中所述晶體管電容的源極連接于金屬一，該金屬一連接所述PiP電容的第一層Poly；所述PiP電容的第二層Poly作為所述晶體管電容的柵極，該層Poly連接金屬二。
2、 一種耦接電容的制造方法，其特征在于，將一個PiP電容和一個晶體管電容堆疊將所述晶體管電容的源極連接于金屬一，該金屬一連接所述PiP電容的第一層Poly;所述PiP電容的第二層Poly連接所述晶體 管電容的柵極，該層Poly連接金屬二；同時在第二層Poly下有源區預埋 注入N型區。
3、 根據權利要求2所述的耦接電容的制造方法，其特征在于，所述 N型區是高濃度。
全文摘要
本發明公開了一種耦接電容結構及其制造方法，該結構形成于一半導體襯底上，包括一個PiP電容和一個晶體管電容，該PiP電容和晶體管電容并聯，該晶體管電容帶有預埋注入層，其中該晶體管電容的源極連接于金屬一，該金屬一連接PiP電容的第一層Poly；PiP電容的第二層Poly作為晶體管電容的柵極，該層Poly連接金屬二。本發明由于采用新的版圖設計將PIP電容和晶體管電容并聯，能大幅提高單位面積電容，并最終節省芯片面積。
文檔編號H01L27/06GK101197371SQ20061011919
公開日2008年6月11日 申請日期2006年12月6日 優先權日2006年12月6日
發明者徐向明, 龔順強 申請人:上海華虹Nec電子有限公司