專利名稱：金屬布線結構的制作方法
技術領域：
本發明涉及半導體制作技術領域，特別涉及一種半導體器件中金屬布線 結構的制作方法。
背景技術：
通常，半導體制程是用淀積工藝、光刻工藝、刻蝕工藝等在硅晶片上形 成集成電路的器件。為了連接各個部件構成集成電路，通常使用具有相對高 導電率的金屬材料例如銅進行布線，也就是金屬布線。用于將半導體器件的 有源區與其它集成電路連接起來的結構一般為插塞結構。形成插塞的工藝是
用金屬材料填充通孔或者溝槽的工藝，例如申請號為CN98118290的中國專利 申請文件所提供的形成插塞結構的方法。
在半導體器件的制作過程中，半導體器件的有源區首先要與其它器件連 接起來，才能形成完整的電路結構。將半導體器件的有源區與其它器件連接 起來的主要方法是采用插塞，制作方法參考附圖1A至附圖1E。首先，如圖1A 所示，提供一半導體基體IO,所述半導體基體10具有隔離結構11和有源區12， 隨后，參考附圖1B，在半導體基體10上形成刻蝕阻擋層13，所述刻蝕阻擋層 13材料為氮化硅、氮氧化硅等材料；參考附圖1C，在刻蝕阻擋層13上形成層 間介電層14，所述層間介電層14的材料如氧化硅，以及其它低K值的絕緣材料； 之后，參考附圖1D，在層間介電層14上形成光刻膠層15，并曝光、顯影形成 光刻膠開口，光刻膠開口對應的位置即為需要形成插塞結構的位置；最后， 參考附圖1E，以光刻膠層15為掩膜刻蝕層間介電層14和刻蝕阻擋層13，形成 溝道17。在刻蝕完層間介電層14和刻蝕阻擋層13的工藝中， 一般來說，不可 能控制刻蝕工藝正好使刻蝕過程停留在刻蝕阻擋層與隔離結構11和有源區12
的界面處， 一般都會過刻蝕導致隔離結構11和有源區12的 一部分被刻蝕掉，
而且，由于隔離結構11一般高于有源區12，因此過刻蝕掉的隔離結構ll的高 度大子過刻蝕掉的有源區12的髙度。正常情況下，存在少量的過刻蝕是允許 的，而且在隔離結構11的過刻蝕高度與有源區12的過刻蝕高度之差不大于 500A的情況下，可以認為是工藝中的正常誤差，是允許的，但一般不允許使 刻蝕的高度差大于500A。
在SONOS半導體器件的制作過程中，存在另一種半導體結構，參考附圖2 所示，提供半導體基板200，所述半導體基體200具有隔離結構210和有源區 220,并且，在隔離結構210上形成有刻蝕阻擋層240,有源區220上形成有絕 緣氧化層230。當這種結構釆用附圖1A至附圖1E所述的工藝形成金屬布線結構 時，由于絕緣氧化層230的厚度一般大于刻蝕阻擋層240，而且隔離結構210的 表面一般高于有源區220,因此，當完全去除有源區220上的絕緣氧化層之后， 會導致隔離結構210的過刻蝕，如圖2B所示，為隔離結構被過刻蝕的半導體結 構的掃描電子顯微鏡圖，在附圖中，隔離結構210和有源區220都存在過刻蝕 現象，但是，對隔離結構的210過刻蝕遠遠大于對有源區220的過刻蝕，而且， 對隔離結構210的過刻蝕高度已經大于1000埃。
發明內容
本發明解決的問題是現有技術金屬布線結構的制作方法在刻蝕層間導電 層、刻蝕阻擋層形成作為金屬布線結構的溝道時，導致半導體基板具有的隔 離結構的過刻蝕，而且會導致過刻蝕隔離結構的高度大于器件的允許過刻蝕 高度。
為解決上述問題，本發明提供一種金屬布線結構的制作方法，包括
提供半導體基體，所述半導體基體具有隔離結構和位于隔離結構之間的 有源區，并且隔離結構上具有腐蝕阻擋層，有源區上具有絕緣隔離層；
在所述半導體基體上形成第 一刻蝕停止層；
在第 一刻蝕停止層上形成第二刻蝕停止層；
在第二刻蝕停止層上形成層間介電層；
在層間介電層上形成光刻膠圖案；
第一次刻蝕以光刻膠為掩膜刻蝕層間介電層，停止于第二刻蝕停止層；
第二次刻蝕以光刻膠為掩膜刻蝕第二刻蝕停止層，停止于第一刻蝕停 止層；
第三次刻蝕以光刻膠為掩膜，選用對第一刻蝕停止層和腐蝕阻擋層的 刻蝕速率選擇比大于1，并且對絕緣隔離層和腐蝕阻擋層的刻蝕速率選擇比大 于1的刻蝕試劑，刻蝕第一刻蝕停止層以及腐蝕阻擋層和絕緣隔離層，直至 完全去除絕緣隔離層。
與現有技術相比，本發明具有以下優點
1、 本發明在半導體基體上依次形成第一刻蝕停止層、第二刻蝕停止層、 層間介電層，然后分三次進行刻蝕，在第三次刻蝕工藝中選擇對第一刻蝕停 止層和腐蝕阻擋層的刻蝕速率選擇比大于1，并且對絕緣隔離層和腐蝕阻擋層 的刻蝕速率選擇比大于1的刻蝕試劑，可以降低對隔離結構的過刻蝕，并且 可以通過對刻蝕劑刻蝕選擇比的進一步選擇，例如使刻蝕速率選擇比為8~ 15，更好地控制對隔離結構過刻蝕。
2、 本發明在控制對隔離結構的過刻蝕之后，可以控制金屬布線結構內形 成的金屬插塞的均勻性，并能更好地控制接觸電阻。
圖1A至1E為現有技術形成金屬布線結構的不同工藝步驟的截面結構示 意圖2A為采用現有技術會導致隔離結構過刻蝕的半導體結構；
圖2B為隔離結構被過刻蝕的半導體結構的掃描電子顯微鏡圖3A至圖31是本發明形成金屬布線結構的不同工藝步驟的截面結構示意圖。
具體實施例方式
下面結合具體實施例對本發明的具體實施方式
做一詳細的說明。
本發明提供一種金屬布線結構的制作方法，包括提供半導體基體，所述 半導體基體具有隔離結構和位于隔離結構之間的有源區，并且隔離結構上具
有腐蝕阻擋層，有源區上具有絕緣隔離層；在所述半導體基體上形成第一刻 蝕停止層；在第一刻蝕停止層上形成第二刻蝕停止層；在第二刻蝕停止層上 形成層間介電層；在層間介電層上形成光刻膠圖案；第一次刻蝕以光刻膠 為掩膜刻蝕層間介電層，停止于第二刻蝕停止層；第二次刻蝕以光刻膠為 掩膜刻蝕第二刻蝕停止層，停止于第一刻蝕停止層；第三次刻蝕以光刻膠 為掩膜，選用對第一刻蝕停止層和腐蝕阻擋層的刻蝕速率選擇比大于1，并且 對絕緣隔離層和腐蝕阻擋層的刻蝕速率選擇比大于1的刻蝕試劑，刻蝕第一 刻蝕停止層以及腐蝕阻擋層和絕緣隔離層，直至完全去除絕緣隔離層。
首先，參考附圖3A,提供一半導體基體100,所述半導體基體100為硅 (Si)或硅鍺(SiGe)或者絕緣體上硅等半導體材料。所述半導體基體100 具有隔離結構110和位于隔離結構110之間的有源區120，所述隔離結構110 較好的是淺溝槽隔離結構(STI)，形成工藝為現有技術。所述半導體基體100 的隔離結構110上具有腐蝕阻擋層140,有源區120上具有絕緣隔離層130， 其中腐蝕阻擋層140的厚度一般在30至150埃，絕緣隔離層130的厚度為300 至800埃。所述腐蝕阻擋層140較好的是氮化硅、氮氧化硅中的一種或者兩 種，所述絕緣隔離層130為較好的是氧化硅或者正硅酸乙酯(TEOS)，本發
明中，所述的氧化硅包括采用常規沉積工藝形成的氧化硅以及本領域人員熟
知的另一種低溫氧化硅(LTO)，所述低溫氧化硅(LTO)是在較低的溫度條 件下沉積形成的氧化硅材料，例如在400。C左右的條件下淀積的氣化硅層。附 圖3A所示的結構可能用在氧化硅-氮化硅-氧化硅(SONOS)快閃存儲器 的制作過程中，當然，也可能用在其它半導體制程。
參考附圖3B所示，在半導體基體IOO上形成第一刻蝕停止層150，覆蓋 所述腐蝕阻擋層140以及絕緣隔離層130。所述第一刻蝕停止層150較好的是 氧化硅或者正硅酸乙酯(TEOS),較好的是選擇與隔離絕緣層130相同的材 料。所述第一刻蝕停止層150的厚度為100至500埃，較好的是200埃至400 埃。形成第一刻蝕停止層150的工藝為現有技術，較好的為化學氣相沉積法。
隨后，參考附圖3C，在第一刻蝕停止層150上形成第二刻蝕停止層160, 所述第二刻蝕停止層160材料為氮化硅、氮氧化硅中的一種或者兩種，較好 的是選擇與腐蝕阻擋層140相同的材料，使本發明金屬布線結構的制作工藝 變的簡單，在隨后的刻蝕工藝中，減少所使用的刻蝕劑的種類。第二刻蝕停 止層160的厚度較好的為300至500埃。
參考附圖3D，在第二刻蝕停止層160上形成層間介電層170，所述層間 介電層170的材料為氧化硅、氮氧化硅等絕緣材料，用于器件層或者金屬層 之間的絕緣隔離。形成的層間介電層170的工藝為現有技術，較好的為化學 氣相;兄積法。
之后，參考附圖3E,在層間介電層170上形成光刻膠層180，并通過曝 光、顯影工藝形成光刻膠開口 190,其中光刻膠開口 190的位置較好的是與有 源區對應的，但是在某些工藝制程中，為了提高單位面積的器件數量，有源 區會做的比較小，因此，光刻膠開口的位置在保證與有源區對應的前提下， 還可能有與部分隔離結構相對應，對應的部分區域應以保證不影響器件的隔 離性能為準，這種光刻膠開口與部分的隔離區域相對應，屬于半導體制程的正常誤差范圍。
參考附圖3F，進行第一次刻蝕以光刻膠層180為掩膜刻蝕層間介電層 170，當完仝去除光刻肢開口 190位置對應的層間介電層170后，停止刻蝕， 在第一次刻蝕過程中，允許有過刻蝕現象存在，但必須保證停止于所述第二 刻蝕停止層160,即刻蝕部分刻蝕第二刻蝕停止層160，但第一次刻蝕不能 完全去除光刻膠開口 190位置對應的第二刻蝕停止層160，刻蝕之后，形成溝 道190a。
為了使第一次刻蝕在去除光刻膠開口 190位置對應的層間介電層170后 較好的停止與第二刻蝕停止層160,應該選用對層間介電層以及第二刻蝕停止 層的刻蝕速率選擇比大于1的刻蝕劑，較好的是，刻蝕劑對層間介電層以及 第二刻蝕停止層的刻蝕速率選擇比為8至30。刻蝕劑的選擇屬于現有技術， 例如采用干法刻蝕，選用含有CsF8， Ar， 02,和C0的刻蝕氣體進行刻蝕，其中C5F8 的刻蝕氣體在刻蝕劑中的質量百分比含量為1%至10%。
例如，層間介電層170為氧化硅，第二刻蝕停止層160為氮化硅，選用 對氧化硅和氮化硅的刻蝕速率選擇比為15的刻蝕氣體，完全去除氧化硅層， 同時保證氮化硅層沒有被完全刻蝕掉。
隨后，參考附圖3G,進行第二次刻蝕以光刻膠層180為掩膜刻蝕第二 刻蝕停止層160,當完全去除光刻膠開口 190位置對應的第二刻蝕停止層160 后，停止刻蝕，形成溝道190b。與第一次刻蝕過程相同，第二次刻蝕過程也 允許有過刻蝕現象存在，刻蝕掉部分第一刻蝕停止層150，作為一種極端的情 況，本發明也可以完全刻蝕掉第一刻蝕停止層150，刻蝕至絕緣隔離層130, 但必須保證腐蝕阻擋層140不被刻蝕，由于絕緣隔離層130的厚度大于腐蝕 阻擋層140的厚度，因此，刻蝕至絕緣隔離層130但保證腐蝕阻擋層140不 被刻蝕是可能的。但是，本發明仍然比較優選第二次刻蝕工藝在完全去除第 二刻蝕層160后停止在第一刻蝕停止層150。因此，本發明所述的刻蝕工藝對
笫二次刻蝕的工藝要求較低，終點便于控制，降低了對設備以及操作人員的 要求。
但是，為了使第二次刻蝕在去除光刻膠開口 190位置對應的第一刻蝕停 止層150之后造成較小的過刻蝕，并避免過刻蝕至腐蝕阻擋層140,應該選用 對第二刻蝕停止層160和第一刻蝕停止層150以及絕緣隔離層130的刻蝕速 率選擇比大于1的刻蝕劑，較好的是，刻蝕劑對第二刻蝕停止層以及第一刻 蝕停止層的刻蝕速率選擇比為2至10 。刻蝕劑的選擇屬于現有技術，例如采 用干法刻蝕，選用含有CH2F2或者CHF3或者CH3F的刻蝕氣體進行刻蝕。
例如，第二刻蝕停止層160為氮化硅，第一刻蝕停止層150以及絕緣隔 離層130都為氧化硅，選用對氧化硅和氮化硅的刻蝕速率選擇比為8的刻蝕 氣體，完全去除氮化硅，并且使刻蝕終點停止在第一刻蝕停止層150。避免了 刻蝕至腐蝕阻擋層140，并使刻蝕終點的控制變的容易。
之后，參考附圖3H，進行第三次刻蝕以光刻膠層180為掩膜刻蝕第一 刻蝕停止層150、腐蝕阻擋層140和絕緣隔離層130,直至完全去除有源區120 上的絕緣隔離層130，形成溝道190c。此步驟為本發明的關鍵步驟，在現有 技術中，由于隔離結構100的實際高度高于有源區120,因此，將有源區120 上的絕緣隔離層130完全去除之后，半導體基體100上的隔離結構110已經 形成了過刻蝕，為了降低對隔離結構100的過刻蝕程度，本發明選用對第一 刻蝕停止層150和腐蝕阻擋層140的刻蝕速率選擇比大于1,并且對絕緣隔離 層130和腐蝕阻擋層140的刻蝕速率選擇比大于1的刻蝕試劑，更好的選用 對第一刻蝕停止層150和腐蝕阻擋層140的刻蝕速率選擇比為8-15，并且對 絕緣隔離層130和腐蝕阻擋層140的刻蝕速率選擇比為8-15的刻蝕試劑進 行刻蝕，在刻蝕過程中使刻蝕劑對腐蝕阻擋層140的刻蝕速率盡可能的慢， 以保證位于腐蝕阻擋層140下部的隔離結構IIO盡可能少的被過腐蝕。
在本發明的一個具體實施例中，設定腐蝕阻擋層140的厚度為50埃，設
定第一刻蝕停止層150和絕緣隔離層130的材料相同，選擇對第一刻蝕停止 層150和腐蝕阻擋層140的刻蝕速率選擇比為9的刻蝕劑，因此，選擇的刻 蝕劑對絕緣隔離層130和腐蝕阻擋層140的刻蝕速率選擇比也為9，則對隔離 結構110的過刻蝕高度可以減少50乘以(9-1 )埃，即400埃。因此，大大減 小了對隔離結構110的過刻蝕，避免了對器件性能的影響。
第三次刻蝕的刻蝕劑選擇為現有技術，本發明優選的刻蝕劑含有CtF8、 C5F8和QH6中的一種或者一種以上，輔助Ar、 02、 CO等氣體。
隨后，參考附圖31，去除光刻膠層180,去除光刻膠層180的工藝為現有 技術，例如采用灰化工藝。最后，在溝道190c中沉積導電金屬材料，例如金 屬鋁、銅、鴒，形成插塞結構。
雖然本發明己以較佳實施例披露如上，但本發明并非限定于此。任何本 領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改， 因此本發明的保護范圍應當以權利要求所限定的范圍為準。
權利要求
1.一種金屬布線結構的制作方法，其特征在于，包括提供半導體基體，所述半導體基體具有隔離結構和位于隔離結構之間的有源區，并且隔離結構上具有腐蝕阻擋層，有源區上具有絕緣隔離層；在所述半導體基體上形成第一刻蝕停止層；在第一刻蝕停止層上形成第二刻蝕停止層；在第二刻蝕停止層上形成層間介電層；在層間介電層上形成光刻膠圖案；第一次刻蝕以光刻膠為掩膜刻蝕層間介電層，停止于第二刻蝕停止層；第二次刻蝕以光刻膠為掩膜刻蝕第二刻蝕停止層，直至完全去除第二刻蝕停止層；第三次刻蝕以光刻膠為掩膜，選用對第一刻蝕停止層和腐蝕阻擋層的刻蝕速率選擇比大于1，并且對絕緣隔離層和腐蝕阻擋層的刻蝕速率選擇比大于1的刻蝕試劑，刻蝕第一刻蝕停止層以及腐蝕阻擋層和絕緣隔離層，直至完全去除絕緣隔離層；去除光刻膠圖案。
2. 根據權利要求1所述的金屬布線結構的制作方法，其特征在于，第三次刻 蝕的刻蝕劑對第一刻蝕停止層以及腐蝕阻擋層的刻蝕速率選擇比為8~ 15，對絕緣隔離層以及腐蝕阻擋層的刻蝕速率選擇比為8~ 15。
3. 根據權利要求1所述的金屬布線結構的制作方法，其特征在于，第一次刻 蝕的刻蝕劑對層間介電層以及第二刻蝕停止層的刻蝕速率選擇比大于1。
4. 根據權利要求3所述的金屬布線結構的制作方法，其特征在于，第一次刻 蝕的刻蝕劑對層間介電層以及第二刻蝕停止層的刻蝕速率選擇比為8~30。
5. 根據權利要求1所述的金屬布線結構的制作方法，其特征在于，第二次刻蝕的刻蝕劑對第二刻蝕停止層以及第 一刻蝕停止層的刻蝕速率選擇比大于
6. 根據權利要求5所述的金屬布線結構的制作方法，其特征在于，第二次刻 蝕的刻蝕劑對第二刻蝕停止層以及第 一刻蝕停止層的刻蝕速率選擇比為 2~10。
7. 根據權利要求1至6中任一項所述的金屬布線結構的制作方法，其特征在 于，所述第一刻蝕停止層為氧化硅或者正硅酸乙酯。
8. 根據權利要求1至6中任一項所述的金屬布線結構的制作方法，其特征在 于，所述第二刻蝕停止層為氮化硅、氮氧化硅中的一種或者兩種。
9. 根據權利要求1至6中任一項所述的金屬布線結構的制作方法，其特征在 于，所述腐蝕阻擋層為氮化硅、氮氧化硅中的一種或者兩種。
10. 根據權利要求1至6中任一項所述的金屬布線結構的制作方法，其特征在 于，所述絕緣隔離層為氧化硅或者正硅酸乙酯。
全文摘要
金屬布線結構的制作方法，包括提供具有隔離結構和位于隔離結構之間的有源區，并且隔離結構上具有腐蝕阻擋層，有源區上具有絕緣隔離層的半導體基體；在半導體基體上依次形成第一刻蝕停止層、第二刻蝕停止層、層間介電層；在層間介電層上形成光刻膠圖案；以光刻膠為掩膜刻蝕層間介電層，停止于第二刻蝕停止層；刻蝕第二刻蝕停止層，直至完全去除第二刻蝕停止層；以光刻膠為掩膜，選用對第一刻蝕停止層和腐蝕阻擋層的刻蝕速率選擇比大于1，并且對絕緣隔離層和腐蝕阻擋層的刻蝕速率選擇比大于1的刻蝕試劑，刻蝕第一刻蝕停止層以及腐蝕阻擋層和絕緣隔離層，直至完全去除有源區上的絕緣隔離層，去除光刻膠層。
文檔編號H01L21/70GK101197309SQ200610119049
公開日2008年6月11日 申請日期2006年12月4日 優先權日2006年12月4日
發明者洪中山 申請人:中芯國際集成電路制造(上海)有限公司