柵極側(cè)壁層的形成方法

專利名稱：柵極側(cè)壁層的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種柵極側(cè)壁層的形成方法。
技術(shù)背景半導(dǎo)體器件中，柵極側(cè)壁層(sidewall spacer) —般位于柵極的側(cè)壁上， 由氧化硅/氮化硅(ON)介質(zhì)薄膜或氧化硅/氮化硅/氧化硅(ONO)介質(zhì)薄膜 組合而成。圖1A至1E為說明現(xiàn)有的柵極側(cè)壁層形成方法的器件剖面示意圖。圖1A為 形成柵極以后的器件結(jié)構(gòu)示意圖，如圖1A所示，在襯底的各器件之間刻蝕填 充形成了隔離溝槽102，在硅襯底101上沉積了柵氧化硅層103 (Gate Oxide); 通過沉積、刻蝕多晶珪，在襯底上形成了柵極104;在柵極兩側(cè)的襯底上，具 有以柵極為掩膜進(jìn)行淺離子注入形成的淺摻雜區(qū)域110 (LDD, lightly doped drain )。圖1B為形成介質(zhì)層后的器件結(jié)構(gòu)示意圖，如圖1B所示，形成多晶硅柵極 后，利用化學(xué)氣相沉積(CVD, Chemical Vapor Deposition )方法在該襯底上 沉積介質(zhì)層。通常會先沉積一層氧化硅介質(zhì)層105,該氧化硅層可以實(shí)現(xiàn)與多 晶硅柵極之間的緊密連接，再沉積一層致密的氮化硅介質(zhì)層106,其可實(shí)現(xiàn)對 多晶硅柵極的良好保護(hù)。傳統(tǒng)方法中，本步CVD工藝是在700。C左右的溫度下， 利用反應(yīng)源四乙氧基硅烷(TEOS, Tetra Ethyl Ortho Silicate, C8H20O4Si)與氧 氣反應(yīng)形成氧化硅，二氯甲硅烷(DCS, dichloro-silane，SiCl2H2)與氨氣反應(yīng) 形成氮化硅而實(shí)現(xiàn)的。本圖中所示的是由氧化硅和氮化硅介質(zhì)層組成的ON結(jié) 構(gòu)的側(cè)壁層，也可以在沉積氧化硅和氮化硅介質(zhì)層后，再在其上沉積一層氧 化硅層，以形成ONO結(jié)構(gòu)的側(cè)壁層。圖1C為干法刻蝕介質(zhì)層后的器件結(jié)構(gòu)示意圖，如圖1C所示，各層介質(zhì)層 都生長完成后，利用干法刻蝕在柵極側(cè)壁處形成側(cè)壁層。因干法刻蝕的各向 異性，柵極側(cè)壁處的氧化硅/氮化硅介質(zhì)層105、 106會保留下來，而在柵極頂 部和柵極間硅襯底表面處的介質(zhì)層會被刻蝕去除，形成柵極側(cè)壁層。但是在 本步的干法刻蝕工藝中，通常不會將所有介質(zhì)層完全去除干凈，而是在襯底 表面留下一薄層氧化硅105,以防止干法刻蝕對硅襯底造成損傷，使得器件性
能衰退。故而，在干法刻蝕完成后，還需要再對該襯底進(jìn)行濕法腐蝕， 一則 是為了去除干法刻蝕后表面殘留的氧化硅介質(zhì)層，二則也可以去除因曝露于 空氣中而在硅襯底表面形成的自然氧化層。圖1D為濕法腐蝕后的器件結(jié)構(gòu)示意圖。本步濕法腐蝕所用的腐蝕液通常是配比為HF: H20= 1: 100的DHF濕法腐蝕液，在該腐蝕液中，由傳統(tǒng)CVD 方法形成的TEOS氧化硅層和氮化硅層的腐蝕速率較快，不易控制，結(jié)果導(dǎo)致 其橫向腐蝕較為嚴(yán)重。如圖1D所示， 一方面氮化硅層106因濕法腐蝕各向同性 的特點(diǎn)，會發(fā)生橫向腐蝕而變得較瘦，另一方面，氧化硅層105的濕法腐蝕速 率要遠(yuǎn)高于氮化硅，故而，側(cè)壁層中位于氮化硅層106下方的氧化硅層會被快 速橫向腐蝕，向內(nèi)形成凹陷120，實(shí)驗(yàn)測得，該凹陷寬度平均值可達(dá)26nm左右， 這必然會導(dǎo)致器件的漏電流增大，性能衰退。圖lE為形成源/漏極后的器件結(jié)構(gòu)示意圖，如圖1E所示，利用多晶硅柵極 及其側(cè)壁上保留的側(cè)壁層作為掩膜進(jìn)行離子注入形成了源/漏極摻雜區(qū)107和 108。其中，可以看到源/漏極到柵極間的距離與柵極側(cè)壁層的厚度密切相關(guān)， 而前面濕法腐蝕造成的側(cè)壁層中氮化硅變瘦和氧化硅凹陷，會導(dǎo)致器件的源/ 漏極到柵極間的距離的變短。且因氮化硅和氧化硅濕法腐蝕速率較快，這一 變化量無法得到精確控制，造成器件電參數(shù)的一致性和均勻性較差。除因濕法腐蝕速率較快，側(cè)向腐蝕嚴(yán)重，造成的側(cè)壁層尺寸不易控制和 易出現(xiàn)凹陷外，傳統(tǒng)的TEOS氧化膜所需的生長溫度也較高，與90nm以下 CMOS工藝中所要求的熱預(yù)算低不一致。根據(jù)按比例縮放的要求，90nm工藝 以下的CMOS器件具有的結(jié)深更淺，為了將線結(jié)區(qū)外的不可接受雜質(zhì)擴(kuò)散降至 最小，對工藝制作中的熱預(yù)算必須進(jìn)行嚴(yán)格的控制。此外，在形成柵極后， 為了改善短溝道效應(yīng)通常會以柵極為掩膜對襯底進(jìn)行輕摻雜處理，如果后面 進(jìn)行的介質(zhì)層生長所用的溫度過高，就可能會導(dǎo)致該輕摻雜區(qū)域的雜質(zhì)擴(kuò)散 至柵極下方，造成器件性能衰退。在柵極側(cè)壁層制作工藝中，如何在保證介 質(zhì)層的形成質(zhì)量的條件下，通過降溫或者減少工藝時(shí)間使沉積介質(zhì)層的熱預(yù) 算最小化是必須關(guān)注的重點(diǎn)問題之一 。申請?zhí)枮?00510065628.0的中國專利公開了 一種形成較低濕的氮化硅側(cè) 壁層的方法，該方法為了兼顧制作側(cè)壁層過程中的低溫及抗HF酸腐蝕性強(qiáng)的 要求，首先在較低的550。C下，使用六氯乙硅烷(HCD， Si2Cl6)和02，利用CVD
方法沉積并刻蝕形成氮化硅側(cè)壁層，因該低溫下生長的氮化硅HF酸腐蝕液中 腐蝕速率過快，在隨后又對該氮化硅進(jìn)行脈沖光照射的操作以改善其膜質(zhì)量，降低其在HF腐蝕液中的腐蝕速率，從而防止了側(cè)壁層凹陷的出現(xiàn)。該方法可 以實(shí)現(xiàn)在較低溫度下的介質(zhì)層的沉積，也可以改善側(cè)壁層出現(xiàn)凹陷的問題， 但是該方法需要增加光照射的步驟，增加了工藝的復(fù)雜性，加長了生產(chǎn)周期， 降低了生產(chǎn)效率。另外，光照射對被照射體是否會造成新的缺陷和應(yīng)力，目 前仍是未知。 發(fā)明內(nèi)容本發(fā)明提供了一種柵極側(cè)壁層的形成方法，在不增加工藝步驟的前提下， 改善了側(cè)壁層出現(xiàn)凹陷的問題，提高了器件性能。本發(fā)明提供的一種柵極側(cè)壁層的形成方法，包括步驟提供表面具有至少 一個(gè)柵極的襯底；在所述襯底上形成第一介質(zhì)層；在所述第一介質(zhì)層上形成第二介質(zhì)層；刻蝕所述第一和第二介質(zhì)層；對所述襯底進(jìn)行濕法腐蝕處理，形成側(cè)壁層。 其中，所述第一介質(zhì)層為氧化硅層，第二介質(zhì)層為氮化硅層或氮氧化硅層。其中，形成第一介質(zhì)層之前，先對所述襯底進(jìn)行輕摻雜處理。并且在形 成所述第一介質(zhì)層與所述第二介質(zhì)層步驟之間，對所述襯底進(jìn)行快速熱退火 處理。其中，形成所述第一或第二介質(zhì)層的過程類似，分別包括步驟 將所述襯底放入反應(yīng)室內(nèi)； 對所述反應(yīng)室進(jìn)行抽真空處理，以達(dá)到工作壓力； 加熱所述反應(yīng)室；向所述反應(yīng)室內(nèi)通入第 一反應(yīng)源和第二反應(yīng)源。 其中，所述工作壓力在0.05至3Torr之間，形成第一介質(zhì)層時(shí)所述的加 熱溫度在400至600°C之間；形成第二介質(zhì)層時(shí)所述的加熱溫度在500至600°C之間。其中，形成所述第一介質(zhì)層時(shí)通入的第 一反應(yīng)源為雙叔丁基氨基硅烷， 第二反應(yīng)源為氧氣、臭氧或水蒸汽。形成所述第二介質(zhì)層時(shí)通入的第一反應(yīng) 源為雙叔丁基氨基硅烷，第二反應(yīng)源為氨氣。其中，生成第一介質(zhì)層或第二介質(zhì)層時(shí)，所述第一反應(yīng)源的流量在25sccm 到500sccm之間，所述第二反應(yīng)源的流量在50sccm到1 OOOsccm。本發(fā)明具有相同或相應(yīng)"^支術(shù)特征的另 一種晶體管的形成方法，包括步驟 在襯底上形成至少一個(gè)柵極； 在所述襯底和柵極上形成第一介質(zhì)層； 在所述第一介質(zhì)層上形成第二介質(zhì)層； 刻蝕所述第一和第二介質(zhì)層； 對所述襯底進(jìn)行濕法腐蝕處理，形成側(cè)壁層； 以所述柵極和所述側(cè)壁層為掩膜進(jìn)行離子注入，形成源/漏區(qū)。 其中，形成第一介質(zhì)層之前，先對所述襯底進(jìn)行輕摻雜處理，且在形成 所述第一介質(zhì)層與所述第二介質(zhì)層步驟之間，對所述襯底進(jìn)行快速熱退火處 理。其中，形成所述第一介質(zhì)層是利用雙叔丁基氨基硅烷和氧氣，或者雙叔 丁基氨基硅烷和臭氧，或者雙叔丁基氨基硅烷和水蒸汽為反應(yīng)源，通過化氣 相沉積方法實(shí)現(xiàn)的。形成所述第二介質(zhì)層是利用雙叔丁基氨基硅烷和氨氣； 或者利用雙叔丁基氨基硅烷、氧氣和氨氣混合為反應(yīng)源，通過化氣相沉積方 法實(shí)現(xiàn)的。其中，晶體管中所述側(cè)壁層形成于所述柵極的側(cè)壁上。 與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明的柵^L側(cè)壁層的形成方法，利用BTBAS為反應(yīng)源，形成氧化硅/ 氮化硅介質(zhì)層，因其生長溫度較低，生長速率較快，可以明顯降低工藝制作 中的熱預(yù)算，有利于器件性能的提高。本發(fā)明的柵極側(cè)壁層的形成方法，在不增加工藝步驟的前提下，僅通過 對氧化硅和氮化硅介質(zhì)層工藝條件的改進(jìn)，實(shí)現(xiàn)了其在HF腐蝕液中的腐蝕速 率的減小，有效改善了側(cè)壁層在濕法腐蝕工藝中出現(xiàn)凹陷，造成器件性能衰 退的問題。


圖1A至1E為說明現(xiàn)有的柵極側(cè)壁層形成方法的器件剖面示意圖； 圖2為本發(fā)明的片冊才及側(cè)壁層形成方法的流程圖；圖3A至3F為說明本發(fā)明的柵極側(cè)壁層形成方法的器件剖面示意圖； 圖4為采用本發(fā)明方法和傳統(tǒng)方法形成的氧化硅層的折射率測試圖； 圖5為采用本發(fā)明方法和傳統(tǒng)方法形成的氮化硅層的折射率測試圖； 圖6是采用本發(fā)明方法和傳統(tǒng)方法形成ON結(jié)構(gòu)的柵極側(cè)壁層的器件結(jié) 特性測試圖；圖7為采用本發(fā)明方法和傳統(tǒng)方法形成ON結(jié)構(gòu)的柵極側(cè)壁層的器件電 特性測試圖。
具體實(shí)施方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖 對本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。本發(fā)明的處理方法可被廣泛地應(yīng)用到許多應(yīng)用中，并且可利用許多適當(dāng) 的材料制作，下面是通過較佳的實(shí)施例來加以說明，當(dāng)然本發(fā)明并不局限于 該具體實(shí)施例，本領(lǐng)域內(nèi)的普通技術(shù)人員所熟知的一般的替換無疑地涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。其次，本發(fā)明利用示意圖進(jìn)行了詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為 了便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，不應(yīng)以此 作為對本發(fā)明的限定，此外，在實(shí)際的制作中，應(yīng)包含長度、寬度及深度的 三維空間尺寸。為解決傳統(tǒng)柵極側(cè)壁層的形成過程中，沉積介質(zhì)層時(shí)的熱預(yù)算較大及濕 法腐蝕中側(cè)向鉆蝕較為嚴(yán)重的問題，本發(fā)明提出了新的柵極側(cè)壁層形成方法。 采用沉積溫度較低的BTBAS為反應(yīng)源，通過設(shè)置合適的工藝參數(shù)，形成了生 長速率快，濕法腐蝕速率低的氧化硅、氮化硅薄膜。既降低了工藝的熱預(yù)算， 又改善了側(cè)壁層出現(xiàn)凹陷的問題，有利于器件性能的提高。本發(fā)明的柵極側(cè)壁層的形成方法的具體工藝步驟為先利用反應(yīng)溫度較 低的CVD方法，在表面具有至少一個(gè)柵極的襯底上形成第一介質(zhì)層；再在該 第一介質(zhì)層上形成第二介質(zhì)層；對該第一和第二介質(zhì)層進(jìn)行干法刻蝕，刻蝕 時(shí)為了防止對襯底表面的損傷，在還殘留部分第一介質(zhì)層時(shí)就停止刻蝕；接 著對該襯底進(jìn)行濕法腐蝕處理，去除襯底表面殘留的介質(zhì)層和因曝露于空氣 中而在硅襯底表面形成的自然氧化層，形成柵極側(cè)壁層。
圖2為本發(fā)明的柵極側(cè)壁層形成方法的流程圖，圖3A至3F為說明本發(fā)明的柵極側(cè)壁層形成方法的器件剖面示意圖。下面結(jié)合圖2以及圖3A至3F對本發(fā)明 的柵極側(cè)壁層形成方法進(jìn)行詳細(xì)說明。首先，提供一具有至少一個(gè)柵極的襯底(S201 )。圖3A為形成柵極以后 的器件結(jié)構(gòu)示意圖，如圖3A所示，首先在該硅襯底上刻蝕溝槽，并填充氧化 硅以形成各器件間的隔離溝槽102,再在硅襯底101上沉積厚度在10到200A之 間的柵氣化硅層103 (Gate Oxide);接著沉積多晶硅，刻蝕形成多晶硅柵極 104。在形成柵極后，以柵極為掩膜，進(jìn)行淺離子注入，在對應(yīng)區(qū)域110處形 成淺摻雜區(qū)域(LDD， lightly doped drain),本實(shí)施例中注入的離子為硼(B ) 離子。圖3B為形成第一介質(zhì)層后的器件結(jié)構(gòu)示意圖，如圖3B所示，本實(shí)施例 中沉積的第一介質(zhì)層為氧化硅介質(zhì)層(S202)。在形成多晶硅柵極后，先沉積 一層氧化硅介質(zhì)層105，該氧化硅層可以實(shí)現(xiàn)與多晶硅柵極之間的緊密連接， 其厚度可以在100A到250A之間，如為150A。本實(shí)施例中，為4是高氧化硅 介質(zhì)層的形成質(zhì)量，并降低熱預(yù)算，采用了所需生長溫度較低的雙叔丁基氨 基硅烷(BTBAS)與氧氣(或臭氧或水蒸汽)為反應(yīng)源，利用CVD方法形成該 氧化硅層。本實(shí)施例中，該步工藝的具體實(shí)施步驟和工藝參數(shù)為將至少一 片襯底放入化學(xué)氣相反應(yīng)室內(nèi)；對反應(yīng)室進(jìn)行抽真空處理，當(dāng)反應(yīng)室壓力達(dá) 到一定值后，該值可在0.05至3Torr之間，如為0.5Torr、 1Torr、 2Torr等，對 反應(yīng)室進(jìn)行加熱，加熱的溫度一般可設(shè)置在400至600°C之間，如為450"C 、 530°C、 550°C或580°C等；當(dāng)?shù)竭_(dá)設(shè)置溫度后，向反應(yīng)室內(nèi)通入第一反應(yīng)源 BTBAS和第二反應(yīng)源氧氣，其中，BTBAS的流量可設(shè)置在25sccm到500sccm 之間，如為50sccm、 100sccm或300sccm等；氧氣的流量可設(shè)置在50sccm到 1000sccm之間.如為100sccm、 300sccm、 500sccm或800sccm等。當(dāng)沉積的 氧化硅層達(dá)到預(yù)計(jì)厚度后，取出該襯底片，完成氧化硅介質(zhì)層的CVD沉積。為了驗(yàn)證利用本發(fā)明利用BTBAS在較低溫度下生長的氧化硅膜的形成 質(zhì)量，對在530"C下用BTBAS生長的氧化硅膜、熱氧化形成的氧化硅膜以及 在680。C下，用TEOS生長的氧化硅膜分別進(jìn)行了折射率的測試。折射率是 常用于評價(jià)膜質(zhì)量的指標(biāo)之一，折射率的大小很大程度上依賴于膜的組成。 對于氧化硅，其折射率越接近1.49，表示膜的質(zhì)量越好，氧化硅純度越高，
反之，低的折射率則意味著膜中多孔，成膜質(zhì)量較差。圖4為采用本發(fā)明方法和傳統(tǒng)方法形成的氧化硅層的折射率測試圖。如圖4所示，圖中401為用BTBAS生長的氧化硅的折射率，為1.488; 402為 利用熱氧化法形成的氧化硅膜，其折射率為1.47， 403為利用LPCVD方法形 成的TEOS氧化硅，其折射率為1.459。由以上折射率的測試結(jié)果可以證實(shí)， 雖然用BTBAS生長的沉積溫度較低，但其形成的氧化硅膜質(zhì)量最好。降低器件制作中的熱預(yù)算，不僅包括降低工藝溫度，還需考慮其工藝時(shí) 間。本步工藝中，不僅沉積氧化硅時(shí)所用的溫度與傳統(tǒng)的TEOS氧化硅相比 較低，且其與高溫下沉積的TEOS氧化硅相比，沉積速率要快得多，大大減對提高90nm以下工藝制作的器件的性能很有利，能夠滿足其對熱預(yù)算方面的 要求。為驗(yàn)證這一點(diǎn)，對本發(fā)明的530°C下的BTBAS氧化硅和傳統(tǒng)的580°C 下的TEOS氧化硅沉積速率進(jìn)行了測試比較，結(jié)果表明利用BTBAS和氧氣沉 積氧化硅層的速率，其值約在30到60A/s左右，而采用傳統(tǒng)的TEOS和氧氣 為反應(yīng)源沉積氧化硅層的速率，其值約在7.5A/S左右，前者的沉積速率為后 者的4倍以上，大大減少了沉積時(shí)間，對降低器件制作的熱預(yù)算非常有利。此外，對本發(fā)明的BTBAS氧化硅和傳統(tǒng)TEOS氧化硅的濕法腐蝕速率也 進(jìn)行了比較測試。將兩種氧化硅膜均放入HF: H20= 1: 100的DHF濕法腐 蝕液中，對其腐蝕速率進(jìn)行測試，結(jié)杲表明采用本發(fā)明方法，利用BTBAS和 氧氣形成的氧化硅層的濕法腐蝕速率，其值約在200到240A/s左右，而采用 傳統(tǒng)的TEOS和氧氣為反應(yīng)源形成的氧化硅層的濕法腐蝕速率，其值約在 300A/s左右，前者的腐蝕速率要比后者低得多，這對緩解后面濕法腐蝕步驟 中，因側(cè)壁層中的氧化硅層向內(nèi)橫向鉆蝕形成凹陷，而使器件性能衰退的現(xiàn) 象有利。完成該氧化硅介質(zhì)層的生長后，本實(shí)施例中還對襯底進(jìn)行了快速熱退火 處理，以激活前面形成的淺摻雜區(qū)域LDD內(nèi)的雜質(zhì)。在本發(fā)明的其它實(shí)施例 中，該步熱退火工藝還可以在氧化硅介質(zhì)層生長前或者氮化硅介質(zhì)層生長后進(jìn)行。圖3C為形成第二介質(zhì)層后的器件結(jié)構(gòu)示意圖，如圖3C所示，本實(shí)施例 中沉積的第二介質(zhì)層為氮化硅介質(zhì)層(S203 )。為實(shí)現(xiàn)對多晶硅柵極的良好保
護(hù)，在氧化硅介質(zhì)層105上還需生長一層致密的氮化硅介質(zhì)層106，其厚度在200A到800A之間，如為300A。本步工藝的步驟與S202中形成氧化硅的步 驟基本一致，只是將其中能與第一反應(yīng)源BTBAS反應(yīng)生成氧化硅的第二反應(yīng) 源02,改為了能與第一反應(yīng)源BTBAS反應(yīng)生成氮化硅的含氮的反應(yīng)源，本 實(shí)施例中采用的是NH3。本實(shí)施例中，該步工藝的具體實(shí)施步驟和工藝參數(shù) 為將沉積了氧化硅介質(zhì)層的襯底放入化學(xué)氣相反應(yīng)室內(nèi)；對反應(yīng)室進(jìn)行抽 真空處理，當(dāng)反應(yīng)室壓力達(dá)到一定值后，該值可在0.05至3Torr之間，如為 1Torr、 2Torr等，對反應(yīng)室進(jìn)行加熱，加熱的溫度一般可設(shè)置在500至600°C 之間，如為530。C、 550。C或580。C等；當(dāng)?shù)竭_(dá)設(shè)置溫度后，向反應(yīng)室內(nèi)通入 第一反應(yīng)源BTBAS和第二反應(yīng)源氨氣，其中，BTBAS的流量可設(shè)置在25sccm 到500sccm之間，如為50sccm、 100sccm或300sccm等；氨氣的流量可設(shè)置 在50sccm到1000sccm之間，如為100sccm、 300sccm、 500sccm或800sccm 等。同樣地，為了驗(yàn)證利用BTBAS在較低溫度下生長的氮化硅膜的形成質(zhì) 量，對在550°C下，利用BTBAS生成的氮化硅膜和在650°C下，利用DSC 生長的氮化硅膜分別進(jìn)行了折射率的測試。對于氮化硅膜，其折射率越高， 抗HF酸腐蝕能力就越強(qiáng)，在后面的濕法腐蝕中，側(cè)壁層中的氮化硅層變瘦的 量就越小，對源/漏極到柵極間的距離影響越小。圖5為采用本發(fā)明方法和傳 統(tǒng)方法形成的氮化硅層的折射率測試圖。如圖5所示，圖中501為利用BTBAS 生成的氮化硅膜的折射率，為2.013; 502為利用DSC生成的氮化硅膜的折射 率，為1.958。由以上折射率的測試結(jié)果可以證實(shí)，雖然BTBAS的沉積溫度 較低，但其形成的氮化硅膜的反射率更高，即腐蝕速率更低，在后面的濕法 腐蝕中受到的損傷會更小。為進(jìn)一步驗(yàn)證這一點(diǎn)，對本發(fā)明的BTBAS氮化硅 和傳統(tǒng)DCS氮化硅的濕法腐蝕速率也進(jìn)行了比較測試。將上述兩種氮化硅膜 均放入HF: H20= 1: 100的DHF濕法腐蝕液中，對其腐蝕速率進(jìn)行測試， 結(jié)果表明采用本發(fā)明方法，利用BTBAS和氨氣形成的氮化硅層的濕法腐蝕速 率，其值約在3到5A/s左右，而采用傳統(tǒng)的DCS和氨氣為反應(yīng)源形成的氮化 硅層的濕法腐蝕速率，其值約在5到8A/s左右，前者的腐蝕速率要低于后者, 這進(jìn)一步驗(yàn)證了利用BTBAS生成的氮化硅膜在后面的濕法腐蝕中受到的損 傷會更小，增加了對橫向鉆蝕造成的器件側(cè)壁層尺寸的變化的可控性，對提
高器件性能的一致性、均勻性有利。為驗(yàn)證本發(fā)明的氮化硅介質(zhì)層的生長同樣對減小器件制作中的熱預(yù)算有利，對本發(fā)明的550°C下的BTBAS氮化硅和傳統(tǒng)的650°C下的DCS氮化硅 沉積速率進(jìn)行了測試比較，結(jié)果表明利用BTBAS和氨氣沉積氮化硅層的速 率，其值約在3到5A/s左右，而采用傳統(tǒng)的DCS和氨氣為反應(yīng)源沉積氮化硅 層的速率，其值約在1.5到2A/s左右，前者的沉積速率為后者的2倍以上， 不僅生長溫度降低了，所需的沉積時(shí)間也減少了，從兩個(gè)方面確?？梢越档?器件制作的熱預(yù)算。本實(shí)施例中，采用BTBAS和NH3為反應(yīng)源形成了氮化硅作為第二介質(zhì) 層，在本發(fā)明的其他實(shí)施例中，還可以采用BTBAS為第一反應(yīng)源、NH3和氧 氣(或臭氧或水等)混合為第二反應(yīng)源，形成由氮氧化硅組成的第二介質(zhì)層。 如果在形成過程中，NH3和氧氣(或臭氧或水等)間的流量比為變化的量， 則還可以形成組份漸變的氮氧化硅介質(zhì)層來作為第二介質(zhì)層。至此，在襯底上已沉積形成了氧化硅和氮化硅兩層介質(zhì)層，其在刻蝕后 就可以形成常用的ON結(jié)構(gòu)的柵極側(cè)壁層。在本發(fā)明的其他實(shí)施例中，還可 以在氮化硅介質(zhì)層上再沉積形成一層氧化硅介質(zhì)層，該層厚度可以根據(jù)器件 對形成源/漏極的要求，設(shè)置在200 1000 A左右,如600A左右，其在刻蝕后形 成的是另一種常用的ONO柵極側(cè)壁層結(jié)構(gòu)，該層氧化硅的形成方法與前面氣 化硅的形成方法一致，不再贅述。另外，對于65nm以下的CMOS工藝，因 其柵極到源/漏極間的距離進(jìn)一步縮小，ON或ONO介質(zhì)層的總厚度進(jìn)一步減 小， 一般不能再采用ONO結(jié)構(gòu)，只采用ON結(jié)構(gòu)的介質(zhì)層來刻蝕形成柵極側(cè) 壁層。圖3D為干法刻蝕介質(zhì)層后的器件結(jié)構(gòu)示意圖，如圖3D所示，各層介質(zhì) 層都生長完成后，利用干法刻蝕在柵極側(cè)壁上初步形成側(cè)壁層(S204)。因干 法刻蝕的各向異性，柵極側(cè)壁處的氧化硅/氮化硅介質(zhì)層105、 106會保留下來， 而在柵極頂部和柵極間硅襯底表面處的介質(zhì)層會被刻蝕去除。通常在本步中， 為了防止千法刻蝕對硅襯底造成損傷，使得器件性能衰退，不會將所有介質(zhì) 層完全去除干凈，而是在襯底表面留下一薄層第一介質(zhì)層氧化硅105。干法刻蝕完成后，對該襯底進(jìn)行濕法腐蝕，以去除干法刻蝕未去除的氧 化硅介質(zhì)層和因曝露于空氣中而在硅襯底表面形成的自然氧化層(S205 )。圖
3E為濕法腐蝕后的器件結(jié)構(gòu)示意圖，本步濕法腐蝕所用的腐蝕液通常是配比為HF: H20= 1: 100的DHF濕法腐蝕液，在該腐蝕液中，因本發(fā)明方法形 成的BTBAS氣化硅層和氮化硅層的腐蝕速率較慢，其與傳統(tǒng)工藝相比，在濕 法腐蝕工藝中更容易控制。如圖3E所示， 一方面，氮化硅層106的濕法腐蝕 速率的變慢，使其在HF酸腐蝕液中受到的橫向腐蝕量也相應(yīng)變小了，其變瘦 的程度有所減輕；另一方面，氧化硅層105的濕法腐蝕速率也明顯減小，對 其濕法腐蝕量的控制會更好，可實(shí)現(xiàn)側(cè)壁層中的氧化硅層的鉆蝕較輕，即形 成的凹陷310要小得多，實(shí)驗(yàn)測得，利用本發(fā)明方法形成的側(cè)壁層的凹陷寬 度平均值為5nm左右，明顯改善了傳統(tǒng)工藝中的凹陷問題，有效降低了器件 的漏電流。至此，形成了本發(fā)明的柵極側(cè)壁層。在晶體管的制作中，接著就可以利 用柵極和柵極側(cè)壁層作為掩膜，進(jìn)行離子注入，形成源/漏極摻雜區(qū)(S206)。 圖3F為形成源/漏極后的器件結(jié)構(gòu)示意圖，如圖3F所示，利用多晶硅柵極及其 側(cè)壁上保留的側(cè)壁層作為掩膜進(jìn)行離子注入形成了源/漏極摻雜區(qū)107和108。 因本發(fā)明的側(cè)壁層形成方法改善了側(cè)壁層中氮化硅變痩和氧化硅凹陷的問 題，可以實(shí)現(xiàn)較好地控制器件的源/漏極到柵極間的距離，也就改善了器件性 能的一致性和均勻性。衡量器件性能好壞的一個(gè)重要指標(biāo)的器件的結(jié)特性，尤其對于小于90nm 工藝的CMOS器件，其結(jié)深較淺，需要更嚴(yán)格地將線結(jié)區(qū)外的不可接受雜質(zhì)擴(kuò) 散降至最小，因而對器件制作工藝中的熱預(yù)算也有更嚴(yán)格的要求。為證實(shí)本 發(fā)明的柵極側(cè)壁層形成方法所用的熱預(yù)算更小，形成的淺結(jié)更好，對采用不 同方法形成柵極側(cè)壁層的器件的結(jié)特性進(jìn)行了測試。圖6是采用本發(fā)明方法和傳統(tǒng)方法形成ON結(jié)構(gòu)的柵極側(cè)壁層的器件結(jié) 特性測試圖。如圖6所示，其橫坐標(biāo)為結(jié)深度，縱坐標(biāo)為測得的雜質(zhì)濃度。 其中601為對采用本發(fā)明方法形成的ON結(jié)構(gòu)4冊極側(cè)壁層的器件進(jìn)行測試的 結(jié)果曲線，602為對采用傳統(tǒng)的680°C下的TEOS氧化硅和650°C下的DCS 氮化硅組成的ON結(jié)構(gòu)柵極側(cè)壁層的器件進(jìn)行測試的結(jié)果曲線，可以看到， 前者的曲線更為陡峭，結(jié)特性更好。尤其對于通常關(guān)注的雜質(zhì)濃度在1E+18 和1E+19之間時(shí)所對應(yīng)的結(jié)深，前者明顯要小一些，表明其器件的結(jié)較淺， 結(jié)特性更好。這對于小于90nm工藝的器件而言，尤為關(guān)鍵。 對于小尺寸器件，尤其對于進(jìn)入65nm工藝后的集成電路，器件結(jié)構(gòu)尺寸 的急劇減小，可能會誘發(fā)諸多導(dǎo)致器件特性蛻化、失效的效應(yīng)。如，當(dāng)器件 的溝道長度與源襯、漏村pn結(jié)耗盡區(qū)寬度可比擬時(shí)，將產(chǎn)生短溝道效應(yīng)。而 短溝道效應(yīng)的出現(xiàn)會使器件的工作情況變得復(fù)雜化，器件特性變差。如器件 的輸出阻抗變小，閾值電壓隨柵長度減小而急劇地下降，進(jìn)一步增加亞閾值 泄漏電流，結(jié)果導(dǎo)致器件特性的可控性很差。因而，能更好地抑制小尺寸器 件中的短溝道效應(yīng)是器件制作中要追求的主要目標(biāo)之一。采用本發(fā)明柵極側(cè) 壁層的形成方法制作的器件，在抑制短溝道效應(yīng)方面也具有一定的優(yōu)勢。為 驗(yàn)證此點(diǎn)，對采用不同方法制備的同 一芯片上不同尺寸的器件的閾值電壓隨 飽和漏電流的變化情況進(jìn)行了測試。圖7為采用本發(fā)明方法和傳統(tǒng)方法形成ON結(jié)構(gòu)的柵極側(cè)壁層的器件電特 性測試圖。如圖7所示，圖中的橫坐標(biāo)為飽和漏電流，縱坐標(biāo)為器件閾值電壓 值。圖中的三角形數(shù)據(jù)點(diǎn)為對采用本發(fā)明方法形成柵極側(cè)壁層的器件的飽和 漏電流與閾值電壓的測試結(jié)果，701曲線為該方法的數(shù)據(jù)點(diǎn)集合的擬合曲線； 圖中的菱形數(shù)據(jù)點(diǎn)為對采用傳統(tǒng)的680°C下的TEOS氧化硅和650°C下的DCS 氮化硅組成的()N結(jié)構(gòu)柵極側(cè)壁層的器件的飽和漏電流與閾值電壓的測試結(jié) 果，702曲線為該方法的數(shù)據(jù)點(diǎn)集合的擬合曲線?？梢钥吹剑?dāng)器件尺寸減小 時(shí)，器件的飽和漏電流逐漸增大，對應(yīng)地，器件的閾值電壓也發(fā)生了變化。 在器件尺寸較大時(shí)，器件的閾值電壓隨著飽和漏電流的增大而增大，但隨著 器件尺寸進(jìn)一步減小，當(dāng)這兩條曲線達(dá)到頂峰后，閾值電壓卻隨著飽和漏電 流的增大而開始減小，即由此時(shí)開始，短溝道效應(yīng)開始顯現(xiàn)。眾所周知，增 大器件閾值電壓可以增強(qiáng)抑制短溝道效應(yīng)的作用，由圖中可以看到，采用本 發(fā)明形成柵極側(cè)壁層的器件的測試曲線位于傳統(tǒng)方法曲線的上方，其閾值電 壓與傳統(tǒng)方法相比要較高，具有對短溝道效應(yīng)的更強(qiáng)的抑制作用，使得器件 的性能衰減較慢。本實(shí)施例中，利用BTBAS為反應(yīng)源，采用CVD方法形成ON結(jié)構(gòu)的介 質(zhì)層時(shí)，是分兩次完成的，即在形成氧化硅后，將襯底取出，進(jìn)行了快速熱 退火處理，然后再進(jìn)行氮化硅的生長。在本發(fā)明的其他實(shí)施例中，也可以采 用合適的條件， 一次性完成ON結(jié)構(gòu)的介質(zhì)層的生長。在一次性完成的生長 中，所用的第一反應(yīng)源均可選用BTBAS，所用的第二反應(yīng)源在生長氧化硅時(shí) 選用02、 03或1~120,生長氮4匕石圭時(shí)選用含氮物質(zhì)，如NH3即可。本發(fā)明的柵極側(cè)壁層的形成方法，在不增加工藝步驟的前提下，僅通過 對氧化硅和氮化硅介質(zhì)層工藝條件的改進(jìn)，降低了介質(zhì)層的生長溫度，縮短 了介質(zhì)層的生長時(shí)間，明顯減小了工藝制作中的熱預(yù)算，對器件性能的進(jìn)一步提高有利。并因本發(fā)明方法形成的介質(zhì)層在HF腐蝕液中的腐蝕速率較低， 改善了側(cè)壁層在濕法腐蝕工藝中易出現(xiàn)凹陷，造成器件性能衰退的問題。本發(fā)明雖然以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何 本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和 修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1、一種柵極側(cè)壁層的形成方法，其特征在于，包括步驟提供表面具有至少一個(gè)柵極的襯底；在所述襯底上形成第一介質(zhì)層；在所述第一介質(zhì)層上形成第二介質(zhì)層；刻蝕所述第一和第二介質(zhì)層；對所述襯底進(jìn)行濕法腐蝕處理，形成側(cè)壁層。
2、 如權(quán)利要求1所述的形成方法，其特征在于所述第一介質(zhì)層為氧化 硅層，第二介質(zhì)層為氮化硅層或氮氧化硅層。
3、 如權(quán)利要求1所述的形成方法，其特征在于形成第一介質(zhì)層之前， 先對所述襯底進(jìn)行輕摻雜處理。
4、 如權(quán)利要求1或3所述的形成方法，其特征在于在形成所述第一介 質(zhì)層與所述第二介質(zhì)層步驟之間，對所述襯底進(jìn)行快速熱退火處理。
5、 如權(quán)利要求1所述的形成方法，其特征在于，形成所述第一或第二介 質(zhì)層，包括步驟將所述襯底i欠入反應(yīng)室內(nèi)； 對所述反應(yīng)室進(jìn)行抽真空處理，以達(dá)到工作壓力； 力口熱所述反應(yīng)室；向所述反應(yīng)室內(nèi)通入第 一反應(yīng)源和第二反應(yīng)源。
6、 如權(quán)利要求5所述的形成方法，其特征在于所述工作壓力在0.05至 3Torr之間。
7、 如權(quán)利要求5所述的形成方法，其特征在于形成第一介質(zhì)層時(shí)所述 的加熱溫度在400至600°C之間；形成第二介質(zhì)層時(shí)所述的加熱溫度在500 至600。C之間。
8、 如權(quán)利要求5所述的形成方法，其特征在于形成所述第一介質(zhì)層時(shí) 的第一反應(yīng)源為雙叔丁基氨基硅烷，第二反應(yīng)源為氧氣、臭氧或水蒸汽。
9、 如權(quán)利要求5所述的形成方法，其特征在于形成所述第二介質(zhì)層時(shí) 的第一反應(yīng)源為雙叔丁基氨基硅烷，第二反應(yīng)源為氨氣。
10、 如權(quán)利要求5所述的形成方法，其特征在于所述第一反應(yīng)源的流 量在25sccm到500sccm之間，所述第二反應(yīng)源的流量在50sccm到1000sccm。
11、 一種晶體管的形成方法，其特征在于，包括步驟在襯底上形成至少 一 個(gè)柵極； 在所述襯底和4冊+及上形成第一介質(zhì)層； 在所述第一介質(zhì)層上形成第二介質(zhì)層； 刻蝕所述第一和第二介質(zhì)層； 對所述襯底進(jìn)行濕法腐蝕處理，形成側(cè)壁層； 以所述柵極和所述側(cè)壁層為掩膜進(jìn)行離子注入，形成源/漏區(qū)。
12、 如權(quán)利要求11所述的形成方法，其特征在于形成第一介質(zhì)層之前， 先對所述襯底進(jìn)行輕摻雜處理。
13、 如權(quán)利要求11或12所述的形成方法，其特征在于在形成所述第 一介質(zhì)層與所述第二介質(zhì)層步驟之間，對所述襯底進(jìn)行快速熱退火處理。
14、 如權(quán)利要求11所述的形成方法，其特征在于所述形成第一介質(zhì)層， 是利用雙叔丁基氨基硅烷和氧氣，或者雙叔丁基氨基硅烷和臭氧，或者雙叔 丁基氨基硅烷和水蒸汽為反應(yīng)源，通過化氣相沉積方法實(shí)現(xiàn)的。
15、 如權(quán)利要求11所述的形成方法，其特征在于所述形成第二介質(zhì)層， 是利用雙叔丁基氨基硅烷和氨氣；或者利用雙叔丁基氨基硅烷、氣氣和氨氣 混合為反應(yīng)源，通過化氣相沉積方法實(shí)現(xiàn)的。
16、 如權(quán)利要求11所述的形成方法，其特征在于所述側(cè)壁層位于所述 柵才及的側(cè)壁上。
全文摘要
公開了一種柵極側(cè)壁層的形成方法，包括步驟提供表面具有至少一個(gè)柵極的襯底；在所述襯底上形成第一介質(zhì)層；在所述第一介質(zhì)層上形成第二介質(zhì)層；刻蝕所述第一和第二介質(zhì)層；對所述襯底進(jìn)行濕法腐蝕處理，形成側(cè)壁層。本發(fā)明的柵極側(cè)壁層的形成方法，在不增加工藝步驟的前提下，減小了工藝制作中的熱預(yù)算，改善了側(cè)壁層在濕法腐蝕工藝中易出現(xiàn)凹陷，造成器件性能衰退的問題。
文檔編號H01L21/02GK101154574SQ200610116909
公開日2008年4月2日 申請日期2006年9月30日 優(yōu)先權(quán)日2006年9月30日
發(fā)明者何有豐, 樸松源, 杰 白 申請人:中芯國際集成電路制造(上海)有限公司