模封陣列處理的半導體封裝構造與其模封陣列處理制程的制作方法

專利名稱：模封陣列處理的半導體封裝構造與其模封陣列處理制程的制作方法
技術領域：
本發明涉及一種半導體封裝構造，特別是涉及一種模封陣列處理的半導體封裝構造(MAP type semiconductor package)及其模封陣列處理制程。
技術背景在半導體封裝領域中，使用模封陣列處理(Mold Array Process, MAP) 可以大幅降低封膠體的制造成本并提升封裝效率。復數個晶片栽體是一體 包含在一基板條內，在粘貼半導體晶片之后，使用模封技術將一封膠體覆 蓋一基板條的大部分表面，港著該些晶片載體的邊界切割該封膠體與該基 板條，可以得到方塊形的MAP半導體封裝構造。請參閱圖1所示， 一種現有習知模封陣列處理的半導體封裝構造100 主要包含一晶片栽體IIO、 一晶片120與一封膠體130。其與傳統單顆模封 的半導體封裝構造最大差異在于，該封膠體130是具有四周切割面，其是 與該晶片載體110的切割邊緣為縱向對齊。該晶片120是設置于該晶片栽 體110上。打線形成的復數個焊線140電性連接該晶片120的焊墊121至 該晶片載體110，該封膠體130是以模封方式形成于該晶片載體110上，而 該晶片載體110的下方可以設有復數個例如焊球的外接端子150。該封膠體 130是具有與該晶片載體110對齊的切割面。然而沖莫封陣列處理(MAP)制程 容易在晶片120的一側邊形成一封裝氣泡131。請參閱圖2所示，這是由于 在模封陣列處理(MAP)制程中，復數個晶片載體110是陣列配置并一體連接 成一基板條, 一封膠體130在熟化前的前驅材料依模封方向132以模封方式 大面積覆蓋該些晶片栽體110，由于該些晶片120會阻擋前驅材料的模流速 度，故該封膠體130的前驅材料在該些晶片12Q的模流速度會小于在該些 晶片載體110兩側的模流速度，且在g段排列的晶片120部分，在該些 晶片載體110中央(具有晶片120的部位)的模流速度與在該些晶片載體110 兩側的模流速度差異會越來越大，晶片側邊的空氣來不及排出，會有MAP 封裝氣泡131的問題。臺灣發明專利證書號數第1240395 r陣列型態^^上封膠方法J提出一 種解決MAP封裝氣泡的半導體封裝技術。在MAP制程中，在每一晶片栽體 的上表面兩側設有障礙物(obstruction),以減緩兩側模流速度，而與晶片 載體的上表面具有晶片^的模流速度相當，以解決MAP封裝氣泡的問題。然 而該些障礙物是為額外附加在晶片載體上,會增加制程步驟與封裝成本。當
采用厚膜焊罩層，則其厚度不足，減緩模流速度的效果有限。由此可見，上述現有的模封陣列處理的半導體封裝構造在產品結構、制造方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為 了解決上述存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久 以來一直未見適用的設計被發展完成，而一般產品及方法又沒有適切的結 構及方法能夠解決上述問題，此顯然是相關業者急欲解決的問題。因此如 何能創設一種新的模封陣列處理的半導體封裝構造，實屬當前重要研發課 題之一，亦成為當前業界極需改進的目標。有鑒于上述現有的模封陣列處理的半導體封裝構造存在的缺陷，本發 明人基于從事此類產品設計制造多年豐富的實務經驗及專業知識，并配合 學理的運用，積極加以研究創新，以期創設一種新的模封陣列處理的半導 體封裝構造，能夠改進一般現有的模封陣列處理的半導體封裝構造，使其 更具有實用性。經過不斷的研究、設計，并經反復試作樣品及改進后，終 于創設出確具實用價值的本發明。 -發明內容本發明的主要目的在于，克服現有的模封陣列處理的半導體封裝構造 存在的缺陷，而提供一種新型結構的模封陣列處理的半導體封裝構造與模 封陣列處理制程，所要解決的技術問題是使其能刪減先前技術中的障礙物 并仍具備延緩該封膠體在晶片載體兩側的局部流動速度，達到中央與側邊模流平衡，不會在晶片旁邊產生MAP封裝氣泡，故能以原有元件的封膠體 形狀變化達到現有習知障礙物技術特征省略的功效。本發明的目的及解決其技術問題是采用以下技術方案來實現的。本發 明揭示一種模封陣列處理的半導體封裝構造，主要包含一晶片載體、至少 一晶片以及一封膠體。該晶片載體是具有一上表面、 一下表面及復數個在 該上表面與該下表面之間的切割邊緣。該晶片是設置于該晶片載體的上表 面并與該晶片載體電性連接。該封膠體是實質覆蓋該晶片栽體的上表面并 密封該晶片，其中該封膠體的其中兩側是各形成為一模流限制部，其是較 低于該封膠體的中央頂面且對齊至該晶片載體的對應切割邊緣。另揭示該 半導體封裝構造之模封陣列處理制程。本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。在前述的模封陣列處理的半導體封裝構造中，其中該些模流限制部是 具有一側頂面，由該些側頂面至該晶片載體的上表面的一第 一高度是降低 而接近至由該封膠體的中央頂面至該晶片的主動面的一第二高度。在前述的模封陣列處理的半導體封裝構造中，其中該封裝構造是概呈 矩形方塊體，該兩模流限制部是為條狀，而該封膠體的其余兩側則不形成 有模流限制部。在前述的模封陣列處理的半導體封裝構造中，其中該些模流限制部的 寬度是不超過該晶片的側面，且該些模流限制部至該晶片側面的間隙是大 致等同或小于前述第一高度。在前述的才莫封陣列處理的半導體封裝構造中，另包含有復數個焊線，其 是電性連接該晶片與該晶片栽體。在前述的才莫封陣列處理的半導體封裝構造中，其中該晶片的一主動面 是貼附于該晶片栽體的上表面，且該晶片的復數個焊墊是對準在該晶片栽 體的一槽孔內，該些焊線是通過該槽孔電性連接該些焊墊至該晶片載體。在前述的才莫封陣列處理的半導體封裝構造中，其中該晶片的一主動面 是遠離該晶片載體的上表面，并以該些焊線將該晶片在該主動面上的焊墊 電性連接至該晶片載體。在前述的模封陣列處理的半導體封裝構造中，另包含有復數個外接端 子，其是接合在該晶片載體的下表面。在前述的模封陣列處理的半導體封裝構造中，其中該些外接端子是包 含焊球。借由上述技術方案，本發明模封陣列處理的半導體封裝構造至少具有下列優點本發明4莫封陣列處理的半導體封裝構造與其模封陣列處理制程，其能 刪減先前技術中的障礙物并仍具備延緩該封膠體在晶片載體兩側的局部流 動速度，達到中央與側邊，莫流平衡，不會在晶片旁邊產生MAP封裝氣泡,故效。藉由封膠體的形狀變化，能在不需要增加緩流障礙物元件的條件下達 到中央與側邊模流平衡，在晶片旁邊不會有MAP封裝氣泡。綜上所述，本發明新穎的模封陣列處理的半導體封裝構造具有上述諸 多優點及實用價值，其不論在產品結構、方法或功能上皆有較大的改進，在 技術上有顯著的進步，并產生了好用及實用的效果，且較現有的模封陣列 處理的半導體封裝構造具有增進的突出功效，從而更加適于實用，并具有 產業的廣泛利用價值，誠為一新穎、進步、實用的新設計。上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的 技術手段，而可依照說明書的內容予以實施，并且為了讓本發明的上述和 其他目的、特征和優點能夠更明顯易懂，以下特舉較佳實施例，并配合附 圖，詳細說明如下。


圖1是一種現有習知模封陣列處理的半導體封裝構造的截面示意圖。
圖2是在現有習知模封陣列處理過程中一封膠體在陣列型態基板上流 動速度差異的示意圖。圖3是依據本發明的第一具體實施例， 一種模封陣列處理的半導體封 裝構造的截面示意圖。圖4是依據本發明的第一具體實施例，該半導體封裝構造的頂面示意圖。圖5A至圖5D是^l據本發明的第一具體實施例，在該半導體封裝構造的模封陣列處理過程中其晶片載體截面示意圖。圖6是依據本發明的第一具體實施例，繪示在模封陣列處理過程中一 封膠體在陣列型態基板上流動速度一致化的示意圖。圖7是依據本發明的第二具體實施例，另一種模封陣列處理的半導體 封裝構造的截面示意圖。10 :上模具20 :下才莫具100:半導體封裝構造110:晶片載體120:晶片121:焊墊130:封膠體131:氣泡132:才莫流方向140:焊線150:外接端子200:才莫封陣列處理的半導體封裝構造210:晶片載體211:上表面212:下表面213:切割邊緣220:晶片221:主動面222:背面223:焊墊230:封膠體231:模流限制部232:才莫:流方向233:中央頂面234:側頂面240:焊線250:外接端子300:模封陣列處理的半導體封裝構造310:晶片栽體311:上表面312:下表面313:槽孔314:切割邊緣 v320:晶片321:主動面322:焊墊330:封膠體331:才莫流限制部332:中央頂面340:焊線350:外接端子Hl :第一高度H2 :第二高度Sl :間隙
具體實施例方式
為更進一步闡述本發明為達成預定發明目的所采取的技術手段及功 效，以下結合附圖及較佳實施例，對依據本發明提出的模封陣列處理的半導 體封裝構造其具體實施方式
、結構、制造方法、步驟、特征及其功效，詳細 說明如后。實施方式在本發明的第一具體實施例中， 一種模封陣列處理的半導體封裝構造200主要包含一晶片載體210、至少一晶片220以及一封膠體230。由于該 半導體封裝構造200是以模封陣列處理制程形成該封膠體230,故該封膠體 2 3 0大致覆蓋于該晶片載體210之上且該封膠體2 3 0的四周邊緣是與該晶片 載體210的四邊切割邊緣213為切齊。該晶片載體210是具有一上表面211、 一下表面212及復數個在該上表 面211與該下表面212之間的切割邊緣213。在本實施例中，該晶片載體 210是可為一印刷電路板，其內部設有線路結構，但亦可為一陶資電路板、一 導線架或一金屬載板。該晶片220是設置于該晶片栽體210的上表面211并與該晶片栽體210 電性連接。具體而言，該晶片220是具有一主動面221與一相對向的背面 222,復數個焊墊223是形成于該主動面221上，并可利用現有習知的打線 或覆晶接合方式電性連接至該晶片栽體210。在本實施例中，該晶片220的 該主動面221是遠離該晶片載體210的上表面211,可利用已知粘晶材料將 該晶片220的背面222粘著在該晶片載體210的上表面211或其它晶片(圖 未繪出)上，并可采用傳統的打線電性連接，以復數個打線形成的焊線240 連接該些焊墊223至該晶片載體210的內接指(圖未繪出)。請參閱圖3所示，該封膠體230是實質覆蓋該晶片載體210的上表面211 并密封該晶片220。該封膠體230是以模封陣列處理(MoldArrayProcess, MAP) 技術制作。其中，配合參閱圖4所示，該封膠體230的其中兩側是各形成為 一模流限制部231，其是較低于該封膠體230的中央頂面233且對齊至該晶 片載體210的對應切割邊緣213。在本實施例中，該封裝構造200是概呈矩 形方塊體，兩模流限制部231是為條狀，而該封膠體230的其余兩側則不形 成有才莫流限制部231。較佳地，再如圖3所示，該些側頂面234至該晶片載 體210的上表面211的一第一高度Hl是降低而接近至由該封膠體230的中 央頂面233至該晶片220的主動面221的一第二高度H2，故在才莫封陣列處 理以形成該封膠體230的過程中，兩側模流限制部231的降低高度可以相 同或接近該晶片220的厚度，依如圖6所示的模流方向232在該晶片載體 210的兩側模;腿度將會緩慢至與該晶片載體210受晶片220阻擋的中央模 流速度相當，故能防止在較后段晶片220的側面產生MAP封裝氣泡。請參閱圖3與圖4所示，該些模流限制部231的寬度是不超過該晶片220的側面，且該些模流限制部231至該晶片220側面的間隙Sl是大致等 同或小于前述第一高度H1，使得該封膠體330具有一帽形截面，在該晶片 載體210的兩側模流速度與中央模流速度將更為一致化。此外，該半導體封裝構造200是可另包含有復數個外接端子250，其是 接合在該晶片載體210的下表面212。在本實施例中，該些外接端子250是 包含焊球。因此，在上述的半導體封裝構造200中，能在模封陣列處理(MAP)過程 中達到晶片載體210在中央與側邊模流的平衡，不會在晶片220旁邊產生 MAP封裝氣泡，僅以原有元件的封膠體230的形狀變化便可達到現有習知障 礙物技術特征省略且仍具備延緩該封膠體230在晶片載體210兩側的局部流動速度的功效。該半導體封裝構造200的模封陣列處理制程進一步說明如后。首先，請 參閱圖5A與6圖所示，提供一基板條，其是包含復數個陣列且一體連接的 晶片載體210。接著如圖5B所示，設置復數個晶片220于該些晶片載體210 的上表面211。并以該些焊線240電性連接該些晶片220與該些晶片載體 210。如圖5C與6圖所示，以轉移模制(transfer molding)方式形成一封膠 體230，其是以一上模具10與一下模具20夾合該基板條，該上模具10是 具有一非平面模穴，以成形該封膠體230。該封膠體230是能一體實質覆蓋 該些晶片載體210的上表面211以密封該些晶片2 2 0 。其中該封膠體2 3 0對 應在每一晶片栽體210的其中兩側各形成為一模流限制部231，其是較低于 該封膠體230的中央頂面233，以減緩兩側才莫^i4度。如圖6所示,依溪流方 向232,該封膠體230在每一晶片載體210兩側模流速度將被減緩而大致與 該封膠體230在該些晶片220上方的中央才莫^il;l相當。如圖5D所示，在 脫模之后，在不附加現有習知障礙物的情況下能解決現有習知MAP封裝氣泡 的問題。最后，可以鋸切(sawing)方式切割該封膠體230與該_|41條，得到 復數個如圖3與圖4所示的半導體封裝構造200，以使每一晶片栽體210是 具有復數個在該上表面211與該下表面212之間的切割邊緣213，故切割單 離后的封膠體230的模流限制部231是對齊至對應晶片載體210的對應切 割邊緣213。請參閱圖7所示，在本發明的第二具體實施例中， 一種模封陣列處理 的半導體封裝構造300是主要包含一晶片栽體310、至少一晶片320以及一 封膠體330。該晶片載體310是具有一上表面311、 一下表面312及復數個 在該上表面311與該下表面312之間的切割邊緣314。該晶片320是設置于 該晶片載體310的上表面311并與該晶片載體310電性連接。在本實施例 中，其封裝型態是為窗口珎恭陣列(WindowBGA)，該晶片320的主動面321 是貼附于該晶片載體310的上表面311,且該晶片320的復數個焊墊322是 對準在該晶片載體310的一槽孔313內，復數個焊線340是通過該槽孔313 電性連接該些焊墊322至該晶片載體310。該封膠體330是實質覆蓋該晶片載體310的上表面311并填滿該槽孔 313,以密封該晶片320與該些焊線340，其中該封膠體330在該上表面311 的其中兩側是各形成為一模流限制部331,其是較低于該封膠體330的中央 頂面332且對齊至該晶片載體310的對應切割邊》彖314。因此，能在不需要 增加緩流障礙物元件的條件下達到中央與側邊才莫流平衡，在晶片320旁邊 不會有MAP封裝氣泡。此外，由于兩側的模流限制部331相對于該封膠體 330的中央更低，故其切割面較小，可以降低鋸切刀具的磨耗。以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式 上的限制，雖然本發明已以較佳實施例揭露如上，然而并非用以限定本發 明，任何熟悉本專業的技術人員，在不脫離本發明技術方案范圍內，當可利 用上述揭示的方法及技術內容作出些許的更動或修飾為等同變化的等效實 施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以 上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發明技術方 案的范圍內。
權利要求
1、一種模封陣列處理的半導體封裝構造，其特征在于其主要包含一晶片載體，其是具有一上表面、一下表面及復數個在該上表面與該下表面之間的切割邊緣；至少一晶片，其是設置于該晶片載體的上表面并與該晶片載體電性連接；以及一封膠體，其是實質覆蓋該晶片載體的上表面并密封該晶片，其中該封膠體的其中兩側是各形成為一模流限制部，其是較低于該封膠體的中央頂面且對齊至該晶片載體的對應切割邊緣。
2、 根據權利要求l所述的模封陣列處理的半導體封裝構造，其特征在 于其中所述的該些模流限制部是具有一側頂面，由該些側頂面至該晶片栽 體的上表面的一第一高度是降低而接近至由該封膠體的中央頂面至該晶片 的主動面的一第二高度。
3、 根據權利要求l所述的模封陣列處理的半導體封裝構造，其特征在 于其中該封裝構造是概呈矩形方塊體，該兩模流限制部是為條狀，而該封 膠體的其余兩側則不形成有模流限制部。
4、 根據權利要求2所述的模封陣列處理的半導體封裝構造，其特征在 于其中所述的該些模流限制部的寬度是不超過該晶片的側面，且該些模流 限制部至該晶片側面的間隙是大致等同或小于前述第一高度。
5、 根據權利要求l所述的模封陣列處理的半導體封裝構造，其特征在 于其另包含有復數個焊線，其是電性連接該晶片與該晶片載體。
6、 根據權利要求5所述的模封陣列處理的半導體封裝構造，其特征在 于其中所述的晶片的一主動面是貼附于該晶片載體的上表面，且該晶片的 復數個焊墊是對準在該晶片載體的一槽孔內，該些焊線是通過該槽孔電性 連接該些焊墊至該晶片載體。
7、 根據權利要求5所述的模封陣列處理的半導體封裝構造，其特征在 于其中所述的晶片的一主動面是遠離該晶片載體的上表面，并以該些焊線 將該晶片在該主動面上的焊墊電性連接至該晶片栽體。
8、 根據權利要求l所述的模封陣列處理的半導體封裝構造，其特征在 于其另包含有復數個外接端子，其是接合在該晶片栽體的下表面。
9、 根據權利要求8所述的模封陣列處理的半導體封裝構造，其特征在 于其中所述的該些外接端子是包含焊球。
10、 一種半導體封裝構造的模封陣列處理制程，其特征在于其至少包 含以下步驟提供一基板條，其是包含復數個陣列且一體連接的晶片載體，該些晶片載體是具有一上表面與 一下表面；設置復數個晶片于該些晶片載體的上表面； 電性連接該些晶片與該些晶片載體；以轉移模制方式形成一封膠體，其是一體實質覆蓋該些晶片載體的上 表面以密封該些晶片，其中該封膠體對應在每一晶片載體的其中兩側各形 成為一模流限制部，其是較低于該封膠體的中央頂面，以減緩兩側模流速 度；以及切割該封膠體與該基板條，以使每一晶片載體是具有復數個在該上表 面與該下表面之間的切割邊緣，切割單離后的封膠體的模流限制部是對齊 至對應晶片載體的對應切割邊緣。
11、 根據權利要求10所述的半導體封裝構造的模封陣列處理制程，其 特征在于其中所述的每一模流限制部是具有一側頂面，由該些側頂面至該 些晶片載體的上表面的一第一高度是降低而接近至由該封膠體的中央頂面 至對應晶片的主動面的一第二高度。
12、 根據權利要求10所述的半導體封裝構造的模封陣列處理制程,其 特征在于其中在切割后的復數個封裝構造是概呈矩形方塊體，該些模流限 制部是為條狀，而該些封膠體的其余兩側則不形成有^f莫流限制部。
13、 根據權利要求12所述的半導體封裝構造的模封陣列處理制程，其 特征在于其中所述的該些模流限制部的寬度是不超過對應該些晶片的側 面，且該些模流限制部至對應晶片側面的間隙是大致等同或小于前述第一 高度。
14、 根據權利要求10所述的半導體封裝構造的才莫封陣列處理制程,其 特征在于其中所述的電性連接步驟中是以復數個焊線電性連接該些晶片與 該些晶片栽體。
15、 根據權利要求14所述的半導體封裝構造的模封陣列處理制程，其 特征在于其中所述的晶片的一主動面是貼附于該晶片載體的上表面，且該 晶片的復數個焊墊是對準在該晶片栽體的一槽孔內，該些焊線是通過該槽 孔電性連接該些焊墊至該晶片載體。
16、 根據權利要求14所球的半導體封裝構造的模封陣列處理制程，其 特征在于其中所述的晶片的一主動面是遠離該晶片載體的上表面，并以該些焊線將該晶片在該主動面上的焊墊電性連接至該晶片栽體。
17、 根據權利要求10所述的半導體封裝構造的模封陣列處理制程，其 特征在于其另包含有接合復數個外接端子在該些晶片載體的下表面。
18、 根據權利要求17所述的半導體封裝構造的模封陣列處理制程，其 特征在于其中所述的該些外接端子是包含焊球。
全文摘要
本發明是有關于一種模封陣列處理的半導體封裝構造與模封陣列處理制程。該模封陣列處理(Mold-Array-Process，MAP)的半導體封裝構造，主要包含一晶片載體、至少一晶片以及一封膠體。該晶片是設置于該晶片載體上并與該晶片載體電性連接。該封膠體是實質覆蓋該晶片載體的一上表面并密封該晶片，其中該封膠體的其中兩側是各形成為一模流限制部，其是較低于該封膠體的中央頂面且對齊至該晶片載體的對應切割邊緣。因此藉由封膠體的形狀變化，能在不需要增加緩流障礙物元件的條件下達到中央與側邊模流平衡，在晶片旁邊不會有MAP封裝氣泡。
文檔編號H01L21/02GK101131971SQ20061011147
公開日2008年2月27日 申請日期2006年8月22日 優先權日2006年8月22日
發明者范文正 申請人:力成科技股份有限公司