半導體器件的制作方法

專利名稱：半導體器件的制作方法
技術領域：
本發明涉及一種半導體器件。
背景技術：
就常規半導體器件而論，例如，日本特許-公開專利公報號2004-297022和2004-311930中公開了一種半導體器件。在這種半導體器件中，為了防止濕氣或離子從外面進入電路形成區，設置圍繞電路形成區的密封環。密封環通常由與電路形成區相同的互連、通孔栓塞等形成。
但是，根據本發明人的知識，在常規半導體器件中，存在某些電路形成區中產生的噪聲通過密封環傳送到其他電路形成區的情況。在此情況下，密封環變為噪聲傳播路徑。

發明內容
本發明提供一種改進的密封環結構。
根據本發明，提供一種具有電路形成區的半導體器件，包括半導體襯底，設置在半導體襯底上并由第一絕緣材料形成的第一絕緣間層組，設置在第一絕緣間層組上并由第二絕緣材料形成的第二絕緣間層組，第二絕緣材料的介電常數低于第一絕緣材料，以及圍繞該電路形成區的保護環。該保護環穿過第一絕緣間層組和第二絕緣間層組之間的界面并離開半導體襯底設置。
此外，第一絕緣間層組是由第一絕緣材料形成的一個絕緣間層，或由第一絕緣材料形成并連續地設置的多個絕緣間層。第二絕緣間層組也相同。此外，使絕緣間層連續是這些絕緣間層不必互相接觸，而是可以在其間插入其他層，如蝕刻停止層。亦即，當僅僅關注絕緣間層時，如果它們互相鄰近，那么可以說該絕緣間層連續的。
在該半導體器件中，保護環離開半導體襯底設置，由此防止保護環成為噪聲傳播路徑。此外，保護環穿過由不同的絕緣材料形成的第一和第二絕緣間層組之間的界面。由此，即使當濕氣等從外面進入該界面時，也可以通過保護環切斷達到電路形成區的路徑。
根據本發明，實現一種半導體器件，該半導體器件能夠有效地防止通過保護環傳輸噪聲和濕氣等進入電路形成區。


從下面結合附圖的詳細說明將使本發明的上述及其他目的、優點和特點更明顯，其中圖1示出了根據本發明的半導體器件的第一實施例的剖面圖。
圖2示出了圖1的半導體器件的平面圖。
圖3是根據比較例子的半導體器件的剖面圖。
圖4是用于說明圖3的半導體器件的問題的平面圖。
圖5示出了根據改進例子的半導體器件的剖面圖。
具體實施例方式
現在將參考說明性實施例描述本發明。所屬領域的技術人員將認識到，使用本發明的教導可以完成許多選擇性實施例，以及本發明不局限于用于說明性目的而說明的實施例。
下面將根據附圖，詳細描述根據本發明的半導體器件的優選實施例。此外，在附圖的描述中，相同元件被指定相同數字，且它們的描述將不被重復。
圖1示出了根據本發明的半導體器件的第一實施例的剖面圖。圖2示出了圖1的半導體器件的平面圖。圖1是沿圖2所示的線IA-IA或IB-IB的剖面圖。半導體器件1包括半導體襯底10、絕緣間層組20(第一絕緣組)、絕緣間層組30(第二絕緣間層組)以及密封環40(保護環)。此外，該半導體器件1包括兩個電路形成區D11和D12，以及圍繞該電路形成區D11和D12的密封環區D2。電路形成區D11是，例如，構成為數字電路的邏輯部分。另一方面，電路形成區D12是，例如，構成為模擬電路的模擬部分。
半導體襯底10是，例如，P型硅襯底。在半導體襯底10中形成N型阱區12、P型阱區14以及元件隔離區16。此外，在N型阱區12中形成用作源區和漏區的P+型擴散層122以及用作N型阱區12的接觸層的N+型擴散層128。通過柵氧化膜124，在半導體襯底10的N型阱區12上形成柵電極126。擴散層122、柵氧化膜124以及柵電極126構成P型MOSFET。
此外，在P型阱區14中形成用作源區和漏區的N+型擴散層142以及用作P型阱區14的接觸層的P+型擴散層148。通過柵氧化膜144，在半導體襯底10的P型阱區14上形成柵電極146。擴散層142、柵氧化膜144以及柵電極146構成N型MOSFET。
接觸栓塞220分別被連接到擴散層122、柵電極126、擴散層128、擴散層142、柵電極146以及擴散層148。互連240(第一互連)被連接到接觸栓塞220。互連240是多層互連中的最低層互連。
在半導體襯底10上設置絕緣間層組20。絕緣間層組20包括絕緣間層22(接觸絕緣間層)和絕緣間層24(第一互連絕緣間層)。在半導體襯底10上設置絕緣間層22。上述接觸栓塞220被嵌入絕緣間層22中。在絕緣間層22上設置另一絕緣間層24。上述互連240被嵌入絕緣間層24中。
在絕緣間層組20上設置絕緣間層組30。絕緣間層組30包括絕緣間層32(第一通孔絕緣間層)、絕緣間層34(第二互連絕緣間層)、絕緣間層36(第二通孔絕緣間層)以及絕緣間層38(第三互連絕緣間層)。在絕緣間層24上設置絕緣間層32。在絕緣間層32中嵌入連接到互連240的通孔栓塞320(第一通孔栓塞)。在絕緣間層32上設置絕緣間層34。在絕緣間層34中嵌入連接到通孔栓塞320的互連340(第二互連)。在絕緣間層34上設置絕緣間層36。在絕緣間層36中嵌入連接到互連340的通孔栓塞360(第二通孔栓塞)。在絕緣間層36上設置絕緣間層38。在絕緣間層38中嵌入連接到通孔栓塞360的互連380(第三互連)。此外，例如，銅或鋁可以被包括，作為上述接觸栓塞220、互連240，340和380以及通孔栓塞320和360的材料。
絕緣間層組30由具有比絕緣間層組20更低介電常數的絕緣材料形成。構成絕緣間層組20的絕緣材料(第一絕緣材料)的相對介電常數是，例如，不少于4.0。其間，例如，構成絕緣間層組30的絕緣材料(第二絕緣材料)的相對介電常數是，例如，不超過3.5。此外，例如，可以包括氧化硅，作為第一絕緣材料。其間，例如，可以包括低介電常數材料，作為第二絕緣材料。
作為低介電常數材料，例如，可以使用聚有機硅氧烷如引入碳的氧化硅(稱為SiOC)、氫倍半硅氧烷(稱為HSQ)、甲基倍半硅氧烷(稱為MSQ)、或甲基氫倍半硅氧烷(稱為MHSQ)、包含芳香族的有機材料如聚芳醚(稱為PAE)、二乙烯基硅氧烷-雙-苯并環丁烯(BCB)或Silk(注冊商標)、旋涂玻璃(稱為SOG)、可流動的氧化物(稱為FOX)等等。此外，可以使用多孔狀材料，作為低介電常數材料。由此，可以進一步降低該薄膜的相對介電常數。
密封環40被設置為圍繞電路形成區D11和D12。密封環40穿過絕緣間層組20和絕緣間層組30之間的界面。更具體地說，密封環40在絕緣間層38和之后將描述的鈍化膜50之間的界面處具有其開端，并延伸至絕緣間層22和絕緣間層24之間的界面。換句話說，密封環40的一端(半導體襯底10側面的端部)停止在絕緣間層22和絕緣間層24之間的界面。當相對于半導體器件1的高度方向(垂直于半導體襯底10的表面的方向)觀看時，密封環40在整個絕緣間層組30上延伸，而密封環40僅僅在部分絕緣間層組20(在該實施例中，絕緣間層24)延伸。此外，該密封環40離開半導體襯底10設置。在該實施例中，特別地，整個密封環40離開半導體襯底10。
密封環40由導電部件41至45構成。導電部件41被嵌入絕緣間層24中，并由與互連240相同的材料形成。導電部件42被嵌入絕緣間層32中，并由與通孔栓塞320相同的材料形成。導電部件43被嵌入絕緣間層34中，并由與互連340相同的材料形成。導電部件44被嵌入絕緣間層36中，并由與通孔栓塞360相同的材料形成。導電部件45被嵌入絕緣間層38中，并由與互連380相同的材料形成。可以與互連240、通孔栓塞320、互連340、通孔栓塞360以及互連380同時形成每個導電部件41至45。
在該實施例中，密封環40包括多個數目(具體，三個)。亦即，電路形成區D11和D12被密封環40三重圍繞。
絕緣間層組30的上表面覆蓋有鈍化膜50。鈍化膜50是保護半導體器件1的表面的保護膜。例如，可以包括氮化硅作為鈍化膜50的材料。
接著，將描述半導體器件1的效果。在半導體器件1中，離開半導體襯底10形成密封環40，由此防止密封環40成為噪聲傳播路徑。
在這方面，在圖3中將示出根據半導體器件1的比較例子的半導體器件。在相同繪圖的半導體器件中，密封環40a由上述導電部件41至45和導電部件46構成。導電部件46被嵌入絕緣間層22并由與接觸栓塞220相同的材料形成。此外，P型阱區14延伸至密封環區D2并且在密封環區D2內的P型阱區14中形成P+型擴散層18。導電部件46被連接到擴散層18。
在這種配置的半導體器件中，如圖4所示，在電路形成區D11或電路形成區D12之一處產生的噪聲通過密封環40a傳送到另一電路形成區。在相同的圖中由虛線箭頭表示噪聲傳播路徑。這是因為密封環40a和半導體襯底10被電連接，因此密封環40a用作噪聲傳播路徑。
另一方面，根據半導體器件1，密封環40離開半導體襯底10，由此可以切斷通過密封環40的噪聲傳播路徑。特別地，在電路形成區D11和電路形成區D12分別構成為數字電路和模擬電路的情況下，在前者產生的噪聲可能在后者引起誤操作。因此，在此情況下，半導體器件1是特別有用的。
此外，密封環40穿過由不同的絕緣材料形成的絕緣間層組20和30之間的界面。由此，即使當濕氣等從外面進入該界面時，濕氣等到達電路形成區D11和D12的路徑可以被密封環40切斷。如上所述，實現能有效地防止通過密封環40傳送噪聲和濕氣等進入電路形成區D11和D12的半導體器件1。
此外，當在半導體器件1的制造步驟中切割切割區時，密封環40還具有能抑制在電路形成區D11和D12中產生裂縫的功能。亦即，當切割時，在切割區中有裂縫產生，但是，在切割區和電路形成區D11和D12之間存在密封環40，因此可以防止裂縫達到電路形成區D11和D12。
密封環40相對于半導體器件1的高度方向在絕緣間層組30的整個長度上延伸，由此有效地防止濕氣等從絕緣間層組30的側面進入電路形成區D11和D12。在絕緣間層組30中使用低介電常數材料的情況下，低介電常數材料具有容易吸收濕氣的性能，因此它對于防止濕氣等從絕緣間層組30進入是特別必要的。
整個密封環40離開半導體襯底10設置。由此，密封環40的整個底表面距半導體襯底10的高度可以是均勻的，因此，密封環40的制造，最終，半導體器件1的制造可以更便利。此外，整個密封環40沒有必要離開半導體襯底10，而是，部分密封環40可以達到半導體襯底10。但是，即使在此情況下，為了防止密封環40成為連接電路形成區D11和電路形成區D12的噪聲傳播路徑，它被配置為僅僅與電路形成區D11和電路形成區D12的任意一個的半導體襯底10接觸。
密封環40的一端停止在絕緣間層22和絕緣間層24之間的界面。如上所述，使用不低于第一互連層(絕緣間層24)的互連和通孔栓塞形成密封環40，由此可以容易地實現其中密封環40穿過絕緣間層組20和絕緣間層組30之間的界面并離開半導體襯底10的結構。
不高于絕緣間層24的絕緣間層(絕緣間層22和24)由具有較高介電常數的第一絕緣材料形成，而不低于絕緣間層32的絕緣間層(絕緣間層32，34，36和38)由具有較低介電常數的第二絕緣材料形成。由此，用于較居中或長距離互連的、不低于絕緣間層32的絕緣間層中的寄生電容可以被抑制的較小。
根據本發明的半導體器件不局限于上述實施例，而是可以進行各種改進。例如，上述實施例例示了在絕緣間層組20和絕緣間層組30之間的界面位于絕緣間層24和絕緣間層32之間，但是，該界面可以位于其他連續的兩個絕緣間層之間。例如，上述界面可以位于絕緣間層32和絕緣間層34之間，另外可以位于絕緣間層22和絕緣間層24之間。
此外，在后一種情況下，密封環40的下端停止在絕緣間層22的中間高度，如圖5所示。在相同的圖中，除導電部件41至45之外，密封環40還包括導電部件47。導電部件47在半導體器件1的高度方向上嵌入部分絕緣間層22中。通過這種結構，實現其中密封環40貫穿絕緣間層組20和絕緣間層組30之間的界面并與半導體襯底10離開的結構。
此外，上述實施例例示了在被密封環40圍繞的區域中設置多個電路形成區(電路形成區D11和D12)，但是，被密封環40圍繞的區域中設置的電路形成區的數目可以是一個。
很顯然本發明不局限于上述實施例，在不脫離本發明的范圍和精神的條件下可以進行修改和改變。
權利要求
1.一種具有電路形成區的半導體器件，包括半導體襯底；第一絕緣間層組，其設置在所述半導體襯底上并由第一絕緣材料形成；第二絕緣間層組，其設置在所述第一絕緣間層組上并由第二絕緣材料形成，所述第二絕緣材料的介電常數低于所述第一絕緣材料的介電常數；以及保護環，其圍繞所述電路形成區，其中所述保護環穿過所述第一絕緣間層組和所述第二絕緣間層組之間的界面并離開所述半導體襯底設置。
2.根據權利要求1的半導體器件，其中所述第一絕緣間層組包括接觸絕緣間層，其設置在所述半導體襯底上并且其中嵌入接觸栓塞；以及第一互連絕緣間層，其設置在所述接觸絕緣間層上并且其中嵌入第一互連，以及其中所述保護環具有在所述接觸絕緣間層和所述第一互連絕緣間層之間的界面處停止的一個端部。
3.根據權利要求2的半導體器件，其中所述第二絕緣間層組包括通孔絕緣間層，該通孔絕緣間層被設置在所述第一互連絕緣間層上，并且其中嵌入通孔栓塞。
4.根據權利要求1的半導體器件，其中所述第一絕緣材料是氧化硅，以及其中所述第二絕緣材料是低介電常數材料。
5.根據權利要求1的半導體器件，其中整個所述保護環離開所述半導體襯底設置。
6.根據權利要求1的半導體器件，其中所述電路形成區包括第一和第二電路形成區。
7.根據權利要求6的半導體器件，其中所述第一電路形成區構成為數字電路，以及其中所述第二電路形成區構成為模擬電路。
8.一種半導體器件，包括保護環，其離開半導體襯底設置并且圍繞產生噪聲的電路和容易受所述噪聲影響的其它電路。
9.一種具有電路形成區的半導體器件，包括半導體襯底；第一絕緣間層，其設置在所述半導體襯底上并且其中嵌入接觸栓塞，該接觸栓塞連接到擴散層或柵電極；第二絕緣間層，其設置在所述第一絕緣間層上并且其中嵌入連接到所述接觸栓塞的第一互連；第三絕緣間層，其設置在所述第二絕緣間層上并且其中嵌入連接到所述第一互連的通孔栓塞，所述第三絕緣間層由介電常數低于所述第一絕緣間層和所述第二絕緣間層的介電常數的絕緣材料形成；以及保護環，其圍繞所述電路形成區，其中所述保護環穿過所述第二絕緣間層和所述第三絕緣間層，以便至少到達所述第一絕緣間層和所述第二絕緣間層之間的界面，并離開所述半導體襯底設置。
全文摘要
半導體器件(1)包括半導體襯底(10)、第一絕緣間層組(20)、第二絕緣間層組(30)以及密封環(40)(保護環)。第一絕緣間層組(20)形成在半導體襯底(10)上。第二絕緣間層組(30)形成在第一絕緣間層組(20)上。第二絕緣間層組(30)由具有比第一絕緣間層組(20)更低介電常數的絕緣材料形成。密封環(40)被設置為圍繞電路形成區D11和D12。密封環(40)穿過第一絕緣間層組(20)和第二絕緣間層組(30)之間的界面，并離開半導體襯底(10)設置。
文檔編號H01L23/532GK1901171SQ20061010575
公開日2007年1月24日 申請日期2006年7月21日 優先權日2005年7月21日
發明者長谷川三惠子, 中柴康隆 申請人:恩益禧電子股份有限公司