專利名稱：齊納二極管的制作方法
技術領域：
本發明涉及齊納二極管，特別涉及介由柵極氧化膜在齊納結上設置有柵電極的齊納二極管。
背景技術：
圖5是整體以500表示的現有的齊納二極管的剖面結構(例如，參照專利文獻1)。齊納二極管500包含n型的硅襯底51。在硅襯底51上設置p型阱區52。在p型阱區52上設置深注入的p+陽極區53和n+陰極區54，該n+陰極區54以與p+陽極區53重疊，與p+陽極區53相比注入深度較淺(各區域的濃度和深度的關系在圖5的右面示出)。
此外，在硅襯底51的表面形成表面氧化膜55，并在其上形成絕緣膜56。
進而，設置陽極57和陰極58，分別與p型阱區52和n+陰極區54連接。
專利文獻1特開平3-87072號公報在齊納二極管500中，與p+陽極區53重疊的n+陰極區54的底面變成二極管的pn結面(在圖5中，注有二極管的電路符號)，由與pn結面相鄰的p+陽極區53、n+陰極區54的雜質濃度決定齊納電壓(耐壓)。
但是，因為利用離子注入法或擴散法形成p+陽極區53或n+陰極區54，故在pn結面附近難以以高精度控制雜質濃度。因此，存在會在齊納二極管500之間產生齊納電壓離散的問題。
另一方面，當較淺地形成p+陽極區53或n+陰極區54時，因為在表面附近形成pn結(齊納結)，所以，因齊納擊穿(zener breakdown)產生的電子被表面氧化膜55俘獲(充電現象)，存在齊納電壓變化的問題。
發明內容
本發明的目的在于提供一種能夠以很好的精度決定齊納電壓、而且沒有齊納電壓變化的齊納二極管。
本發明是一種齊納二極管，是一種包括半導體襯底；在該半導體襯底的表面上形成的第1導電型的第1區域；和以包含在該第1區域中的方式形成在該半導體襯底表面上的第2導電型的第2區域，將該第1區域和該第2區域的接合面作為pn結面的齊納二極管，該第1區域中的該第1導電型的雜質濃度在該半導體襯底的表面最高，該第2區域中的該第2導電型的雜質濃度在該半導體襯底的表面最高。
由以上的說明可知，本發明的齊納二極管可以高精度地決定齊納電壓的值。
圖1是本實施方式的齊納二極管的剖面圖。
圖2是本實施方式的齊納二極管的柵極電壓和齊納電壓的關系。
圖3是本實施方式的齊納二極管的控制電路。
圖4是本實施方式的齊納二極管的制造工序的剖面圖。
圖5是現有的齊納二極管的剖面圖。
具體實施例方式
圖1是整體以100表示的本發明的實施方式的齊納二極管的剖面圖。
齊納二極管100包含n型硅襯底1。其n型區也可以是形成在硅襯底1上的阱區。
在硅襯底1上設置p+陽極區5，進而設置n+陰極區10，使其包含在p+陽極區5中。
在硅襯底1的表面設置表面氧化膜(柵極氧化膜)2，并在其上設置例如由多晶硅構成的柵電極6。進而，在柵電極6上設置柵極布線14。
另一方面，分別在p+陽極區5上連接陽極布線12，在n+陰極區10連接陰極布線13。
陽極布線12、陰極布線13和柵極布線14例如由鋁等金屬構成。進而，硅襯底1的表面被氧化硅等絕緣膜11、BPSG膜等表面保護膜15覆蓋。
如圖1的右圖所示，在齊納二極管100中，p+陽極區5和n+陰極區10都以雜質濃度在硅襯底1的表面最高的方式形成。
其結果是，如圖1中的虛線所示，從n+陰極區10向p+陽極區5延伸的耗盡層在n+陰極區10的底面變厚，越靠近硅襯底1的表面越薄。
在齊納二極管100中，在耗盡層的薄區即硅襯底1的表面附近(在圖1中，注有二極管電路符號)容易發生齊納擊穿，由該部分的p+陽極區5和n+陰極區10的雜質濃度決定齊納電壓(耐壓)。
當利用離子注入法或擴散法向硅襯底1注入雜質時，若在硅襯底1的表面附近，可以以高精度控制雜質的濃度。在本實施方式的齊納二極管100中，如上所述，因為硅襯底1的表面附近決定齊納電壓(耐壓)，故齊納電壓的值也可以高精度地決定。
進而，在本實施方式的齊納二極管100中，在硅襯底1的齊納結(p+陽極區5和n+陰極區10的邊界)上，介由表面氧化膜2設置柵電極6。柵電極6的電壓可以通過柵極布線14來控制。
當在硅襯底1的表面附近形成齊納結時，因齊納擊穿產生的電子被表面氧化膜2俘獲，發生齊納電壓變化的充電現象，但是，在齊納二極管100中，通過在齊納結上設置柵布線14，可以防止這樣的充電。
即，在齊納二極管100中，通過對柵電極6施加預定的正電壓，可以消除表面氧化膜2中積蓄的電子，可以防止充電現象。其結果是，可以防止因充電現象引起的齊納電壓變化。
此外，通過改變施加給柵電極6的電壓，可以控制齊納電壓。即，當對柵電極6施加正電壓時，耗盡層從硅襯底1的表面向p+陽極區延伸。其結果是，在決定齊納二極管100的齊納電壓的硅襯底1的表面附近的齊納結上，難以發生齊納擊穿。
相反，當對柵電極6加負電壓時，向p+陽極區延伸的耗盡層變薄，容易發生齊納擊穿。
圖2是齊納二極管100中的柵極電壓和齊納電壓的關系，橫軸是施加給柵電極6的柵極電壓，縱軸是齊納二極管100的齊納電壓。
由圖2可知，當向柵電極6施加正電壓時，齊納電壓變小，相反，當向柵電極6施加負電壓時，齊納電壓變大。因此，在齊納二極管100中，可通過改變施加給柵極6的電壓控制齊納電壓。
圖3是齊納二極管100中使用了柵極電壓的齊納電壓控制電路圖的一例。在齊納二極管的A(陽極)和K(陰極)之間，與齊納二極管并聯地連接控制器。控制器一邊對A(陽極)和K(陰極)之間的電壓(齊納電壓)進行電壓監視，一邊按照該監測值控制G(柵極)的電壓。
在齊納二極管100中，通過使用該控制電路，一邊監視齊納電壓一邊使柵極電壓變化，可以將齊納電壓設定在所要的值上。
其次，使用圖4說明本實施方式的齊納二極管100的制造方法。制造方法包含以下的工序1～4。
工序1如圖4(a)所示，準備n型硅襯底1。該n型區域也可以是在硅襯底1上形成的阱區。其次，利用例如熱氧化法，在硅襯底1的表面形成由氧化硅膜構成的表面氧化膜2。
接著，形成抗蝕劑掩模3，并將其用作注入掩模，向硅襯底1注入硼(B)等p型離子4。p型離子4的離子注入的注入能量例如是10～30KeV，劑量例如是1×1014～1×1015cm-2。離子注入后，必要時進行退火工序。
通過在該條件下進行離子注入，形成p+陽極區5，以使雜質濃度在硅襯底1的表面附近最高，隨著深度的增加逐漸減小。
工序2如圖4(b)所示，例如，利用CVD法，在表面氧化膜2上形成多晶硅層，使用抗蝕劑掩模7進行構圖。其結果是，在p+陽極區5上形成由多晶硅構成的柵電極6。
工序3如圖4(c)所示，以覆蓋柵電極6及其外部的方式形成抗蝕劑掩模8，將該抗蝕劑掩模8用作注入掩模，向p+陽極區5中注入砷(As)等n型離子9。n型離子9的離子注入的注入能量例如是10～30KeV，劑量例如是1×1015～1×1016cm-2。離子注入后，必要時進行退火工序。
通過在該條件下進行離子注入，形成n+陰極區10，以使雜質濃度在硅襯底1(p+陽極區5)的表面附近最高，隨著深度的增加逐漸減小。并且，n+陰極區10包含在p+陽極區5之內。
工序4如圖4(d)所示，利用CVD法，制作例如由氧化硅構成的層間絕緣膜11。層間絕緣膜11的膜厚例如是3000～10000。
最后，對層間絕緣膜11進行開口，形成與p+陽極區5連接的陽極布線12、與n+陰極區10連接的陰極線13和與柵電極6連接的柵極布線14。陽極布線12、陰極布線13和柵極布線14例如可以通過蒸鍍鋁來形成。
并且，必要時，也可以在層間絕緣膜11上形成由BPSG等構成的表面保護膜(未圖示)。
通過以上工序，完成本實施方式的齊納二極管100。
權利要求
1.一種齊納二極管，其特征在于，是一種包括半導體襯底；在該半導體襯底的表面上形成的第1導電型的第1區域；和以包含在該第1區域中的方式形成在該半導體襯底表面上的第2導電型的第2區域，將該第1區域和該第2區域的接合面作為pn結面的齊納二極管，該第1區域中的該第1導電型的雜質濃度在該半導體襯底的表面最高，該第2區域中的該第2導電型的雜質濃度在該半導體襯底的表面最高。
2.如權利要求1所述的齊納二極管，其特征在于，在上述半導體襯底的表面上設置絕緣膜，并包含柵電極，該柵電極介由該絕緣膜以與在該表面露出的上述pn結面的端部對置的方式設置。
3.如權利要求2所述的齊納二極管，其特征在于，對上述柵極施加正電壓。
4.如權利要求2所述的齊納二極管，其特征在于，改變施加給上述柵極的電壓，使上述pn結面的耐壓變化。
全文摘要
本發明提供一種能夠以很好的精度決定齊納電壓且齊納電壓不變的齊納二極管。該齊納二極管包括半導體襯底、在半導體襯底的表面上形成的第1導電型的第1區域和以包含在第1區域中的方式形成在半導體襯底表面上的第2導電型的第2區域，將第1區域和第2區域的接合面作為pn結面，第1區域中的第1導電型的雜質濃度在半導體襯底的表面最高，第2區域中的第2導電型的雜質濃度在半導體襯底的表面最高。
文檔編號H01L29/866GK1901233SQ20061010149
公開日2007年1月24日 申請日期2006年7月10日 優先權日2005年7月19日
發明者藤井秀紀 申請人:三菱電機株式會社