專利名稱：：集成電路和制作存儲單元的方法
技術領域：
：本發明涉及一種制作集成電路結構的方法，尤其涉及一種制作以晶閘管為基體的隨機存取存儲器(thyristor-basedrandomaccessmemory，T-RAM)的方法。
背景技術：
：晶閘管(thyristor)為一種開關元件(switchingapplication)，因為晶閘管的結構具有四層的P1-N1-P2-N2，因此共有三個串連(inseries)的P-N結(junction)，其中與位于最外面的P1層電連接的電極被定義為陽極(anode)，而與最外面的N2層電連接的電極被定義為陰極(cathode)，而另外一個位于中間的P2層，則與一柵極(gate)結構相連接，具有這樣結構的晶閘管即為一硅控整流器(silicon-controlledrectifier，SCR)。而晶閘管作用上的特性是，當正電位被加至陽極，而負電位被加至陰極時，因為中間的結為逆偏(reversebiased)，所以晶閘管將不會有任何電流流過。但是，當正電壓加至柵極時，晶閘管將會被導通，使晶閘管導通的電壓稱為超崩電壓(breakovervoltage)。當電壓到達此值時，電流會跨過結而從陰極至陽極持續流動，這個電流被稱為維持電流(holdingcurrent)。晶閘管被導通之后，柵極就不再被晶閘管控制，電流將持續流動，除非電路斷開或是外加電壓降至零，電流的流動才會停止，所以，晶閘管具有保持電壓(holdingvoltage)的特性。另外，晶閘管也是一種雙極性元件(bipolardevice)，具有雙穩(bistable)特性與負電阻特性(negativedifferentialresistance，NDR)，所以，亦被應用于靜態隨機存取存儲器(staticrandomaccessmemory，SRAM)中，而這種具有晶閘管的存儲器被稱為T-RAM。美國專利6,528,356即揭露一種制作T-RAM的方法，此T-RAM包括一垂直式的晶閘管和一金屬氧化物半導體(metaloxidesemiconductor，MOS)。所謂垂直式的晶閘管指晶閘管的P1-N1-P2-N2結構，成上、下堆疊的方式排列，雖然，這種T-RAM具有穩定的電流、較高的熱穩定性等優點。但是，由于垂直式的晶閘管需要進行多次的多晶硅(polysilicon)沉積(deposition)，所以對現行的互補式金屬氧化物半導體工藝來說，工藝整合不易，而且，必須額外增加諸多步驟來完成垂直式晶閘管的制作。相對地，制作一水平式P1N1P2N2結的晶閘管，即不需要多增加任何擴散(diffusion)或者沉積的工藝。但是，因為水平式的晶閘管必須設置于硅覆絕緣(silicononinsulator，SOI)的基板上，以避免水平式的晶閘管發生漏電流的情況，進而能維持保持電壓的效果。可是，目前互補式金屬氧化物半導體(complementarymetal-oxidesemiconductor，COMS)工藝一般是使用硅基底為主，并非使用硅覆絕緣基板，所以，現有技術中制作T-RAM的方式，還是無法完全和目前的互補式金屬氧化物半導體工藝結合。因此，如何研發出一種工藝，以利用現行的互補式金屬氧化物半導體工藝來制作T-RAM，實為重要課題。
發明內容本發明的目的為提供一集成電路結構，以解決現有技術的問題。本發明揭露一種集成電路結構設置于基底上，此集成電路定義為一邏輯區，以及一存儲單元區。此存儲單元區包括一儲存電荷區和一非儲存電荷區，此儲存電荷區的基底上具有一絕緣層，而絕緣層上方具有一晶閘管，以及一非儲存電荷區，具有一晶體管位于基底上。本發明還揭露一種制作存儲單元的方法，包括提供一基底，此基底定義有一儲存電荷區和一非儲存電荷區，接著形成一淺溝隔離于儲存電荷區的基底中，并形成一硅層于淺溝隔離上以及非儲存電荷區的基底上，最后再形成一晶閘管于淺溝隔離上、一晶體管于非儲存電荷區。由于本發明為將水平式的晶閘管，制作于現行互補式金屬氧化物半導體工藝中最常使用的硅基底上。因此，本發明可以直接應用于現行的互補式金屬氧化物半導體工藝中，再者，由于設置晶體管的非儲存電荷區不具有淺溝隔離，所以晶體管還是可以維持較佳漏電流的特性。圖1至5為本發明的工藝示意圖。簡單符號說明100半導體晶片102硅基底104淺溝隔離106硅層302、304摻雜多晶硅層306、308柵極絕緣層316、318柵極結構310、312、314輕摻雜區402間隙壁404、406、408、410、412摻雜區502自對準金屬硅化物阻擋層504金屬硅化物506接觸插塞508介電層510晶閘管512晶體管A儲存電荷區B非儲存電荷區C保留區具體實施方式請參考圖1至5，圖1至5為本發明的優選實施例的工藝示意圖。如圖1所示，本發明的集成電路結構制作于一半導體晶片100上，半導體晶片100包括有一硅基底102，且硅基底102定義有一儲存電荷區A以及一非儲存電荷區B，而儲存電荷區A還具有一淺溝隔離104。以現行技術來說，形成淺溝隔離104的方法，為先于硅基底100表面形成一圖案化硬掩模(hardmask)層(未顯示)，例如一含有墊氧化層(padoxide)以及氮硅化合物層的堆疊結構層，接下來進行一蝕刻工藝，以于未被硬掩模層覆蓋的硅基底102的表面，形成一淺溝(trench)(未顯示)。接著，進行一旋涂玻璃(SOG)、化學氣相沉積(chemicalvapordeposition，CVD)等工藝，以于淺溝中填入一介電物質，如二氧化硅(siliconoxide)等非導體物質，并且進行一化學機械拋光(chemicalmechanicalpolishing，CMP)工藝，以將多余的介電物質去除，則剩余位于淺溝中的二氧化硅，即形成淺溝隔離104。最后再去除圖案化硬掩模層。請參考圖2，淺溝隔離104完成后，接下來，于淺溝隔離104和非儲存電荷區B的硅基底102表面上，利用一低壓化學氣相沉積(lowpressurechemicalvapordeposition，LPCVD)工藝，形成一硅層106。然后，再視工藝及產品的需求，對半導體晶片100進行一離子注入(ionimplantation)工藝，使半導體晶片100形成一摻雜井于硅層106和硅基底102中，而在本實施例中，形成于硅層106和硅基底102的摻雜井為一P型摻雜井。值得一提的是，其中，硅層106也可以利用外延生長法(epitaxialgrowthmethod)來制成，也就是說，將完成淺溝隔離104制作的半導體晶片100，放入反應容器(未顯示)中，加溫至攝氏1200度左右，并將反應氣體通入反應容器中，以于儲存電荷區A的淺溝隔離104表面上，和非儲存電荷區B的硅基底102表面上形成硅層106。之后，再進行一離子注入工藝，產生摻雜井于硅層106和硅基底102中。另外，為省略形成摻雜井的離子注入工藝，亦可于形成硅層106時，直接沉積或者外延含有摻雜成分的硅，來形成硅層106，這樣做法形成的硅層106，在形成時即為一摻雜硅層。隨后請參考圖3，形成一介電層(未顯示)和一覆蓋摻雜多晶硅層(未顯示)于硅層106上方，接著，進行一蝕刻工藝，以于儲存電荷區A和非儲存電荷區B上分別形成柵極結構316、318，其中介電層被蝕刻成柵極絕緣層306、308，而覆蓋摻雜多晶硅層則被蝕刻成為摻雜多晶硅層302、304，用來當作柵極導電層。所以，柵極結構316、318分別包括有柵極絕緣層306、308，以及摻雜多晶硅層302、304設置于柵極絕緣層306、308上方。在本優選實施例中，柵極結構316為之后制成的晶閘管的柵極，而柵極結構318則為之后制成的晶體管的柵極。為了制作后續形成的晶閘管的P1N1P2N2結，所以，先在儲存電荷區A中定義一保留區C，保留區C為之后制成的晶閘管的P1層，亦即陽極(anode)，的位置。接著，于保留區C上方設置一掩模層或者一光致抗蝕劑層，以遮蔽保留區C，然后再進行一離子注入工藝，以于柵極結構316、318兩側的硅層106中，形成輕摻雜(lightlydopeddrain，LDD)區310、312、314。請參考圖4，然后，于半導體晶片100表面均勻地形成一厚度均勻的氮化硅(SiN)層(未顯示)，覆蓋于硅層106與柵極結構316、318上，接著，進行一各向異性干蝕刻(anisotropicdryetching)工藝，以回蝕刻氮化硅層(未顯示)，而于柵極結構316、318兩側形成間隙壁402。接續，同樣地，再利用一掩模層或者一光致抗蝕劑層遮蔽保留區C，并進行一離子注入工藝，以形成摻雜區404、406、408。其中，由于本優選實施例的摻雜區404、406、408為一N型摻雜區，因此P型的硅層106，便會因為N型的摻雜區404、406的形成，而將硅層106區隔出P型的摻雜區410、412。請參考圖5，接著利用一沉積和一蝕刻工藝，于部分的柵極結構316、摻雜區404和部分摻雜區410的上方，形成一自對準金屬硅化物阻擋層(salicideblock，SAB)502。接下來，進行一自對準金屬硅化物(salicide)工藝，以于未被自對準金屬硅化物阻擋層502遮蔽的柵極結構316、摻雜區410上方，以及柵極結構318、摻雜區406、408上方分別形成金屬硅化物504。而柵極結構316和水平式排列的P型摻雜區410-N型摻雜區404-P型摻雜區412-N型摻雜區406結構即形成晶閘管510，且P型摻雜區410為陽極(anode)，N型摻雜區406為陰極(cathode)。而柵極結構318和摻雜區406、408則形成N型晶體管512。之后，形成一介電層508于半導體晶片100上方，最后，再形成所需的各接觸插塞(contactplug)506，以連接后續的金屬內連線電路，以完成整個集成電路的工藝。根據上述工藝，本優選實施例另揭露一種集成電路結構，其包括有一晶閘管510設于基底102的淺溝隔離104上，以及一晶體管512設于基底102上。其中，晶閘管510包括柵極結構316和水平式排列的P型摻雜區410-N型摻雜區404-P型摻雜區412-N型摻雜區406結構，而晶體管512包括柵極結構318和用來當作漏極/源極的摻雜區406、408，而且晶閘管510的N型摻雜區406即為晶體管512的漏極/源極。而本發明的集成電路結構可應用于一存儲器，一般來說，存儲器包括一邏輯區和一存儲單元(memorycell)區，以上述實施例為例，本發明的存儲單元區包括儲存電荷區A和非儲存電荷區B，而儲存電荷區A中具有晶閘管510，且非儲存電荷區B中具有晶體管512。因為本發明的儲存電荷區A中具有晶閘管510，且晶閘管510為存儲器的存儲單元區的一部份，所以本發明制作完成一T-RAM，另外，本發明的晶閘管510的制作過程與晶體管512一并完成，故本發明的制作方法可應用于現行的互補式金屬氧化物半導體工藝中。值得一提的是，在本發明的變化型中，本發明的硅層或者是硅基底亦可為N型的摻雜區，而輕摻雜區310、312、314和摻雜區404、406、408則為P型的摻雜區。由于現有技術中，具有水平式晶閘管的T-RAM都必須設置上硅覆絕緣上，但是，硅覆絕緣并非現行互補式金屬氧化物半導體工藝所用的基底材料，所以現有技術無法真正應用于現行的互補式金屬氧化物半導體工藝中。但是，本發明為將水平式的晶閘管，制作于現行互補式金屬氧化物半導體工藝中最常使用的硅基底上。其中，制作方法先于儲存電荷區的基底表面形成一淺溝隔離，再于儲存電荷區和非儲存電荷區的基底表面形成一硅層。接下來，再通過形成晶體管的工藝，一并形成晶閘管，即可完成本發明的T-RAM。綜合以上所述，本發明可以直接應用于現行的互補式金屬氧化物半導體工藝中，再者，由于設置晶體管的非儲存電荷區不具有淺溝隔離，所以晶體管還是可以維持較佳漏電流的特性。以上所述僅為本發明的優選實施例，凡依本發明權利要求所做的均等變化與修飾，皆應屬本發明的涵蓋范圍。權利要求1.一種集成電路，位于基底上，該基底又定義為邏輯區和存儲單元區，且該基底上方又具有硅層，該存儲單元區包括儲存電荷區，位于該儲存電荷區的該基底中具有絕緣層，該絕緣層上方具有晶閘管，該晶閘管有部分位于該硅層中；以及非儲存電荷區，具有晶體管位于該硅層上。2.如權利要求1所述的集成電路，其中該集成電路為存儲器。3.如權利要求1所述的集成電路，其中該絕緣層為淺溝隔離。4.如權利要求3所述的集成電路，其中該晶閘管包括第一柵極結構位于該硅層上；二空穴(P)擴散區、二電子(N)擴散區，分別交錯且水平排列，以形成PNPN排列結構于該硅層中。5.如權利要求3所述的集成電路，其中該晶體管為金屬氧化物半導體晶體管。6.如權利要求5所述的集成電路，其中該金屬氧化物半導體晶體管包括柵極位于該硅層上；以及漏極/源極位于該硅層中。7.一種制作存儲單元的方法，包括提供基底，該基底定義為儲存電荷區和非儲存電荷區；形成淺溝隔離于該儲存電荷區的該基底中；形成硅層于該淺溝隔離上以及該非儲存電荷區的該基底上；以及形成晶閘管于該淺溝隔離上的該儲存電荷區、晶體管于該非儲存電荷區。8.如權利要求7所述的方法，其中該硅層為摻雜硅層。9.如權利要求7所述的方法，其中形成該硅層后，又包括第一離子注入工藝，使得該基底以及該硅層形成摻雜井。10.如權利要求7所述的方法，其中形成該晶閘管和該晶體管的步驟包括形成二柵極結構分別于該儲存電荷區和該非儲存電荷區的該硅層上；進行第二離子注入，于該些柵極結構兩側的該硅層中，形成多個輕摻雜區；分別形成間隙壁于該些柵極結構周圍；以及進行第三離子注入，于該些柵極結構兩側的硅層中，形成多個摻雜區。11.如權利要求10所述的方法，其中該儲存電荷區又包括保留區，且該進行該第二離子注入時，還包括利用第一掩模遮蔽住該保留區。12.如權利要求11所述的方法，其中進行該第三離子注入之前還包括利用第二掩模遮蔽住該保留區。13.如權利要求10所述的方法，其中形成該些摻雜區后，又包括下列步驟形成自對準金屬硅化物阻擋層于該儲存電荷區的部分該柵極結構和部分該硅層上；以及進行自對準金屬硅化物工藝，于該些摻雜區上方、未被該自對準金屬硅化物阻擋層覆蓋的該些柵極結構上方，形成多個金屬硅化物。14.如權利要求10所述的方法，其中該存儲單元應用于T-RAM存儲器中。全文摘要一種集成電路結構設置于基底上，此集成電路包括邏輯區，以及存儲單元區。此存儲單元區包括儲存電荷區和非儲存電荷區，而在儲存電荷區的基底上具有一絕緣層，而絕緣層上方則具有一晶閘管，而非儲存電荷區則具有一晶體管位于基底上。文檔編號H01L21/70GK101079424SQ20061008447公開日2007年11月28日申請日期2006年5月23日優先權日2006年5月23日發明者郭建利申請人:聯華電子股份有限公司