專利名稱：閃存器件的制造方法
技術領域：
本發明涉及一種閃存器件的制造方法。更具體而言，本發明涉及一種閃存器件的制造方法，在該閃存器件中可以防止兩個相鄰單元之間的干擾。
背景技術：
隨著閃存器件變得更小，單元之間的距離變窄，且單元之間的耦合電容增加。
耦合電容的增加意味著相鄰單元之間的干擾增加。這意味著在編程和擦除特定的單元之后閾值電壓根據相鄰單元的操作而變化。
如此的干擾導致了閾值電壓的分布的增加。它還產生了單元操作中的誤差，比如編程擾動、傳遞擾動和讀取擾動。
由于干擾引起的閾值電壓的分布的增加使得難于制造多級單元(MLC)，與單級單元(SLC)相比多級單元需要小的閾值電壓分布。
發明內容
本發明的實施例涉及一種閃存器件的制造方法，其中單元之間的干擾可以被減小。
本發明的另一實施例涉及一種閃存器件的制造方法，其中可以防止閾值電壓的分布的增加。
本發明的又一實施例涉及一種閃存器件的制造方法，其中可以防止單元操作中的誤差。
本發明的再一實施例涉及一種閃存器件的制造方法，其中可以有利于制造MLC。
根據本發明的實施例的閃存器件的制造方法包括的步驟為在半導體襯底上方形成用于浮置柵極的多晶硅膜，該多晶硅膜具有條形式且在一個方向上排列，在其之間具有隧道氧化物膜；在整個表面上順序形成緩沖膜和掩模膜；在垂直于所述一個方向的另一個方向構圖掩模膜、緩沖膜和用于浮置柵極的多晶硅膜，由此形成具有島形狀的浮置柵極，且使得緩沖膜和掩模膜保留為在所述另一方向排列的條圖案；在包括緩沖膜和掩模膜的條圖案之間形成層間絕緣膜；剝離掩模膜來暴露層間絕緣膜的橫向部分；凹入暴露的層間絕緣膜的橫向部分且剝離緩沖膜；減小層間絕緣膜的凹槽且在層間絕緣膜和浮置柵極之間形成凹槽；以及在整個表面上形成層間介質膜和以自對準方式形成浮置柵極中的控制柵極和層間絕緣膜。
在一個實施例中，一種閃存器件的制造方法包括在半導體襯底上方形成第一和第二多晶硅膜，第一和第二多晶硅膜具有條形式且在第一方向上排列；順序形成緩沖膜和掩模膜；在第二方向上構圖掩模膜、緩沖膜以及第一和第二多晶硅膜，由此形成具有島形狀的浮置柵極，且使得緩沖膜和掩模膜保留為在第二方向上排列的條圖案；在緩沖膜和掩模膜上方形成層間絕緣膜，層間絕緣膜具有在包括緩沖膜和掩模膜的條圖案之間延伸的垂直結構；去除掩模膜來暴露層間絕緣膜的垂直結構的上部；蝕刻暴露的層間絕緣膜的垂直結構的上部；各向異性蝕刻層間絕緣膜的垂直結構以形成隔離垂直結構和浮置柵極的溝槽，從而每個垂直結構與隔離垂直結構和相鄰浮置柵極的第一和第二溝槽相關；在浮置柵極和垂直結構上方形成層間介質膜，層間介質膜延伸入溝槽并覆蓋溝槽的側壁；以及在層間介質膜上方形成控制柵極層，控制柵極層填充溝槽。
在另一實施例中，非易失存儲器件的制造方法包括在半導體襯底上方形成第一多晶硅膜；在第一多晶硅膜上方形成緩沖膜；在緩沖膜上方形成掩模膜；蝕刻掩模膜、緩沖膜和第一多晶硅膜來形成界定第一和第二浮置柵極的第一溝槽；在掩模膜上方形成層間膜，該層間膜填充第一溝槽來形成垂直結構；各向異性蝕刻層間膜的垂直結構來形成第二和第三溝槽，該第二溝槽設置于第一浮置柵極和蝕刻的垂直結構之間，該第三溝槽設置于第二浮置柵極和蝕刻的垂直結構之間；在第一和第二浮置柵極以及垂直結構上方形成介質膜，該介質膜覆蓋第二和第三溝槽的側壁；以及在介質膜上方形成控制柵極層，該控制柵極層填充第一和第二溝槽。
所述方法還包括去除掩模膜來暴露垂直結構的上部分，且蝕刻絕緣膜的垂直結構的上部分來減小上部分的寬度，從而垂直結構提供有第一和第二輪廓，其中第二和第三溝槽分別通過蝕刻第一和第二輪廓來形成。
當結合附圖時通過參考以下的詳細描述，本發明變得更好地被理解，對本發明更完全的理解和存在的優點將更加顯見，在附圖中相似參考標記指示相同和相似的元件，其中圖1A到1F是示出根據本發明實施例的閃存器件的制造方法的平面圖；圖2A到2I是圖1A到1F的Y-Y方向上的閃存器件的剖面圖；以及圖3A到3C是圖1A、1B和1F的X-X方向上的閃存器件的剖面圖。
具體實施例方式
在以下的詳細描述中，簡單地通過舉例僅顯示和描述了本發明的某些示范性實施例。如本領域的技術人員將認識的，所描述的實施例可以以各種不同的方式實現，所有的這些均不脫離本發明的精神或范圍。因此，附圖和描述將被認為本質上是說明性的而不是限定性的。相似的附圖標記指示相似的元件。
圖1A到1F是根據本發明的實施例的閃存器件的制造方法的剖面圖。圖2A到2I是圖1A到1F的Y-Y方向上的閃存器件的剖面圖。圖3A到3C是圖1A、1B和1F的X-X方向上的閃存器件的剖面圖。
為了制造根據本發明的實施例的閃存器件，首先在半導體襯底10上形成隧道氧化物膜11、第一多晶硅膜12和硬掩模膜(未顯示)，如圖1A、2A和3A所示。通過光刻工藝來構圖硬掩模膜，從而界定場區。使用構圖的硬掩模膜作為蝕刻掩模來蝕刻第一多晶硅膜12、隧道氧化物膜11和半導體襯底10，由此形成溝槽。
其后，剝離硬掩模膜。這些溝槽分別用絕緣膜來填埋以形成隔離膜30，從而將半導體襯底10分為有源區和場區。
然后在整個表面上形成第二多晶硅膜13。使用光刻工藝來構圖第一多晶硅膜12和第二多晶硅膜13，從而第二多晶硅膜13保留在與第一多晶硅膜12相鄰的區域上。
因此，隔離膜30以條形式在Y方向排列，如圖1A所示。多晶硅層或疊層14具有第一多晶硅膜12和第二多晶硅膜13，且形成于隔離膜30之間的有源區上。多晶硅層14隨后被用于界定浮置柵極。多晶硅層14的邊緣部分與隔離膜30的邊界部分重疊。
如圖1B、2B和3B所示，在整個表面上沉積500厚的氧化物膜，由此形成緩沖膜15。在緩沖膜15上形成掩模膜16。
掩模膜16是絕緣膜，比如氮化物膜或氧化氮化物膜，其相對于將在后形成的層間絕緣膜具有1或更高的蝕刻選擇性。
如圖1C和2C，通過光刻工藝來形成掩模膜16，從而它保留為在垂直于Y方向的X方向上的條形式。
然后使用構圖的掩模膜16作為蝕刻掩模，蝕刻緩沖膜15和多晶硅層14，形成具有島形狀的浮置柵極14a。以X方向的條圖案排列的緩沖膜15和掩模膜16形成于包括浮置柵極14a的半導體襯底10上。
然后使用掩模膜16作為掩模形成低濃度(或輕摻雜的)源極/漏極離子，由此在有源區的半導體襯底10中形成LDD結17。
在整個結構上沉積氧化物膜來形成層間絕緣膜18，如圖1D和2D所示。整個表面經過化學機械拋光(CMP)，從而暴露掩模膜16。
去除掩模膜16來暴露層間絕緣膜18的上部，如圖2E所示。此刻，由于掩模膜16和緩沖膜15之間的蝕刻選擇性差別，以及掩模膜16和層間絕緣膜18之間的蝕刻選擇性的差別，在襯底上方保留了緩沖膜15和層間絕緣膜18。
使用各向同性蝕刻工藝來蝕刻暴露的層間絕緣膜18的上部，如圖2F所示。暴露的上部分在尺寸上減小且變得更薄。剝離緩沖膜15。
此刻，由于這些膜和浮置柵極14a之間的蝕刻選擇性的差異，當去除緩沖膜15和層間絕緣膜18時，浮置柵極14a基本不受影響。
如圖1E和2G所示，使用各向異性蝕刻工藝來蝕刻層間絕緣膜18，從而在浮置柵極14a和層間絕緣膜18之間形成凹槽。
如圖2H所示，在半導體襯底10的整個表面上形成層間介質膜19。然后形成將被用于控制柵極的多晶硅膜20，從而完全覆蓋浮置柵極14a和層間絕緣膜18。此刻，浮置柵極14a和層間絕緣膜18之間的凹槽完全被多晶硅膜20覆蓋。
使用CMP拋光或去除多晶硅膜20，從而暴露了層間絕緣膜18。已經被拋光的多晶硅膜20變為控制柵極。多晶硅膜/控制柵極20包括在浮置柵極14a和層間絕緣膜18之間自對準的部分。
通過層間絕緣膜18將控制柵極20彼此分離。每個控制柵極20具有在X方向排列的多個條圖案。另外，控制柵極20完全(或基本)圍繞浮置柵極14a的頂表面和橫向部分。
其后，雖然在圖中未顯示，可以在控制柵極20上進行使用難熔金屬的硅化工藝來減小控制柵極20的電阻，所述難熔金屬比如鎢(W)、鈷(Co)或鈦(Ti).
如圖1F、2I和3C所示，去除層間絕緣膜18。
已經在以上描述了本實施例可以應用于自對準的淺溝槽隔離(STI)工藝。然而，可以理解該實施例可以應用于其它類型的工藝，比如常規的STI工藝和自對準的浮置柵極(SA-FG)工藝。
如上所述，本發明具有以下的優點。
首先，因為控制柵極完全圍繞浮置柵極的橫向部分，所以可以基本防止來自相鄰的浮置柵極或控制柵極的干擾。因此，可以防止閾值電壓的分布的增加，且可以因此改善單元的操作的穩定性。
第二，因為可以防止閾值電壓的分布的增加，所以可以有利于需要小的閾值電壓分布的MLC的制造。
第三，因為控制柵極完全圍繞浮置柵極的橫向部分，所以增加了浮置柵極和控制柵極之間的重疊部分。因此，可以提高耦合率。
雖然本發明結合目前認為的實際示范性實施例得到了說明，但是可以理解本發明不限于所公開的實施例，相反旨在覆蓋包括在權利要求的精神和范圍內的各種修改和等同方案。
權利要求
1.一種閃存器件的制造方法，所述方法包括(a)在半導體襯底上方形成第一和第二多晶硅膜，所述第一多晶硅膜和第二多晶硅膜具有條形式且在第一方向上排列；(b)順序形成緩沖膜和掩模膜；(c)在第二方向上構圖所述掩模膜、緩沖膜以及第一多晶硅膜和第二多晶硅膜，由此形成具有島形狀的浮置柵極，且使得所述緩沖膜和掩模膜保留為在第二方向上排列的條圖案；(d)在所述緩沖膜和掩模膜上方形成層間絕緣膜，所述層間絕緣膜具有在包括所述緩沖膜和掩模膜的條圖案之間延伸的垂直結構；(e)去除所述掩模膜來暴露所述層間絕緣膜的垂直結構的上部；(f)蝕刻所述暴露的層間絕緣膜的垂直結構的上部；(g)各向異性蝕刻所述層間絕緣膜的垂直結構，以形成將所述垂直結構從所述浮置柵極隔離的溝槽，從而每個垂直結構與將所述垂直結構從相鄰的浮置柵極隔離的第一溝槽和第二溝槽相關；(h)在所述浮置柵極和垂直結構上方形成層間介質膜，所述層間介質膜延伸入所述溝槽并覆蓋溝槽的側壁；以及(i)在所述層間介質膜上方形成控制柵極層，所述控制柵極層填充所述溝槽。
2.根據權利要求1所述的方法，還包括在已經形成所述控制柵極之后，去除所述垂直結構來界定從彼此分開的多個控制柵極。
3.根據權利要求1所述的方法，其中所述緩沖膜使用氧化膜沉積為30到500的厚度
4.根據權利要求1所述的方法，其中使用相對于所述緩沖膜具有1或更大的蝕刻選擇性的絕緣膜來形成所述掩模膜。
5.根據權利要求4所述的方法，其中使用氮化物膜或者氧氮化物膜來形成所述掩模膜。
6.根據權利要求1所述的方法，還包括在已經形成所述控制柵極層之后硅化所述控制柵極層。
7.根據權利要求1所述的方法，還包括在進行所述步驟(d)之前在所述步驟(c)之后，使用所述掩模膜作為掩模，通過將離子注入所述襯底，在所述半導體襯底中形成LDD結。
8.根據權利要求1所述的方法，其中所述步驟(d)包括形成所述層間絕緣膜；以及在所述層間絕緣膜上進行CMP，從而暴露所述掩模膜。
9.根據權利要求1所述的方法，其中所述步驟(h)包括形成所述層間介質層；在所述層間介質層上形成至少一層多晶硅膜；以及在所述多晶硅膜上進行CMP，從而暴露所述層間絕緣膜。
10.根據權利要求1所述的方法，其中所述緩沖膜和層間絕緣膜使用氧化物膜形成。
11.根據權利要求1所述的方法，其中在所述步驟(f)中，當使用各向同性蝕刻工藝來蝕刻所述層間絕緣膜的上部時，去除所述緩沖膜。
12.根據權利要求1所述的方法，其中在所述步驟(g)中，所述溝槽暴露形成于所述襯底上的隧穿氧化物膜。
13.一種非易失存儲器件的制造方法，所述方法包括在半導體襯底上方形成第一多晶硅膜；在所述第一多晶硅膜上方形成緩沖膜；在所述緩沖膜上方形成掩模膜；蝕刻所述掩模膜、緩沖膜和第一多晶硅膜來形成界定第一浮置柵極和第二浮置柵極的第一溝槽；在所述掩模膜上方形成層間膜，所述層間膜填充所述第一溝槽來形成垂直結構；各向異性蝕刻所述層間膜的垂直結構來形成第二溝槽和第三溝槽，所述第二溝槽設置于所述第一浮置柵極和所述被蝕刻的垂直結構之間，所述第三溝槽設置于所述第二浮置柵極和所述被蝕刻的垂直結構之間；在所述第一浮置柵極和第二浮置柵極以及所述垂直結構上方形成介質膜，所述介質膜覆蓋所述第二溝槽和第三溝槽的側壁；以及在所述介質膜上方形成控制柵極層，所述控制柵極層填充所述第一溝槽和第二溝槽。
14.根據權利要求13所述的方法，還包括在已經形成所述控制柵極之后去除所述垂直結構來界定從彼此分開的多個控制柵極。
15.根據權利要求14所述的方法，其中所述第一控制柵極基本覆蓋所述第一浮置柵極的側壁，以及所述第二控制柵極基本覆蓋所述第二浮置柵極的側壁。
16.根據權利要求13所述的方法，還包括去除所述掩模膜來暴露所述垂直結構的上部分；以及蝕刻所述暴露的絕緣膜的垂直結構的上部分來減小所述上部分的寬度，從而所述垂直結構提供有第一輪廓和第二輪廓，其中所述第二構成和第三溝槽分別通過蝕刻所述第一輪廓和第二輪廓來形成。
17.根據權利要求13所述的方法，還包括在所述第一多晶硅膜上方形成第二多晶硅膜，從而所述第一浮置柵極和第二浮置柵極包括所述第一多晶硅膜和第二多晶硅膜。
全文摘要
本發明公開了一種非易失存儲器件的制造方法。所述方法包括在半導體襯底上方形成第一多晶硅膜；在第一多晶硅膜上方形成緩沖膜；在緩沖膜上方形成掩模膜；蝕刻掩模膜、緩沖膜和第一多晶硅膜來形成界定第一和第二浮置柵極的第一溝槽；在掩模膜上方形成層間膜，層間膜填充第一溝槽來形成垂直結構；各向異性蝕刻層間膜的垂直結構來形成第二和第三溝槽，第二溝槽設置于第一浮置柵極和蝕刻的垂直結構之間，第三溝槽設置于第二浮置柵極和蝕刻的垂直結構之間；在第一和第二浮置柵極以及垂直結構上方形成介質膜，介質膜覆蓋第二和第三溝槽的側壁；以及在介質膜上方形成控制柵極層，控制柵極層填充第一和第二溝槽。
文檔編號H01L21/336GK1855447SQ20061008011
公開日2006年11月1日 申請日期2006年4月28日 優先權日2005年4月28日
發明者嚴在哲 申請人:海力士半導體有限公司