專利名稱：驅動電路的制作方法
技術領域：
本發明涉及一種在半導體基板上被集成，對其它電氣電路進行驅動的驅動電路，尤其涉及驅動能力的提高和小型化。
背景技術：
CCD(Charge Couple Device，)影像傳感器的像素的高像素化、高密度化取得了進步。伴隨而來，由于構成CCD移位寄存器的傳送電極的個數增加，并且電極寬度縮小，因此關于對該CCD移位寄存器進行驅動的驅動電路，要求脈沖振幅以及驅動能力的增加。尤其，在幀傳送型CCD影像傳感器中，為了進行從攝像部向儲存部的高速幀傳送動作，在驅動電路中需要較高的驅動能力。
圖3，為表示以往的驅動電路的構成的示意電路圖。定時(timing)電路2，在CCD影像傳感器的動作相應的時刻生成各種時鐘。定時電路2的輸出脈沖向前段電路4輸入。各前段電路4，是由在正電壓源VDD以及負電壓源VLOW之間連接的p溝道MOS晶體管(以下為p-MOS)和n溝道MOS晶體管(以下為n-MOS)組成的反相器(inverter)電路，對于從定時電路2向各MOS晶體管的柵極輸入的脈沖，生成對電壓的大小關系進行翻轉后的脈沖并輸出。前段電路4的輸出脈沖，向輸出段電路6輸入。輸出段電路6，也是在VDD以及VLOW之間連接p-MOS以及n-MOS的反相器電路，對于來自前段電路4的輸入脈沖，生成對電壓的大小關系進行翻轉后的脈沖，并向CCD影像傳感器供給。
具體來說，前段電路4a、4b，分別在從定時電路2輸入Vh時，將源極與VLOW連接的n-MOS導通，將VLOW相應的電壓輸出；另一方面，當從定時電路2輸入VL(＜VH)時，將源極與VDD連接的p-MOS導通，將VDD相應的電壓輸出。輸出段電路6，在從前段電路4b輸入VDD相應的電壓時，將源極與VLOW連接的n-MOS導通，令與CCD影像傳感器連接的輸出端子的電壓成為與VLOW相應的電壓，同時，該n-MOS將柵極-源極之間電壓Vgs相應的電流，向該輸出端子供給。并且，輸出段電路6，在從前段電路4a輸入VLOW相應的電壓時，將源極與VDD連接的p-MOS導通，令與CCD影像傳感器連接的輸出端子的電壓成為與VDD相應的電壓，同時該p-MOS將Vgs相應的電流向該輸出端子供給。
即，以往的驅動電路的輸出電壓的振幅，為從VLOW至VDD為止，并且，輸出段電路6的各晶體管的Vgs為(VDD-VLOW)。
以往的驅動電路中，在仍然將輸出段電路6的晶體管的Vgs維持在(VDD-VLOW)，要提高驅動能力的情況下，使該輸出段電路6的晶體管的溝道寬變大等，使晶體管大小增大。因此，產生晶體管電路的芯片尺寸(chip size)增大的問題。
發明內容
本發明，就是為了解決上述問題而提出的，其目的在于提供一種在對CCD影像傳感器等進行驅動的驅動電路中，可對芯片尺寸進行抑制，同時提高驅動能力的技術。
有關本發明的驅動電路，是一種在半導體基板上被集成的電路，在對與該電路連接的外部電路進行驅動的驅動電路中，具有控制段電路，其與第1高電壓的電壓源以及比上述第1高電壓低的第1低電壓的電壓源連接，基于依據輸入電壓所選擇的上述第1高電壓或者上述第1低電壓中的任一種，將控制電壓輸出；輸出段電路，其與第2高電壓的電壓源以及比上述第2高電壓低的第2低電壓的電壓源連接，基于依據上述控制電壓所選擇的上述第2高電壓或者上述第2低電壓中的任一種，將輸出電壓輸出；上述輸出段電路，具有第1輸出晶體管，其基于上述第1低電壓施加上述控制電壓，令上述第2高電壓的電壓源和輸出端子之間的溝道為導通狀態，在基于上述第1高電壓施加上述控制電壓時，令該溝道為截止狀態；第2輸出晶體管，其基于上述第1高電壓施加上述控制電壓，令上述第2低電壓的電壓源和上述輸出端子之間的溝道為導通狀態，在基于上述第1低電壓施加上述控制電壓時，令該溝道為截止狀態，上述第1高電壓與上述第1低電壓之間的電壓差，比上述第2高電壓與上述第2低電壓之間的電壓差更大。
在有關另一本發明的驅動電路中，上述第1高電壓在上述第2高電壓以上，且上述第1低電壓在上述第2低電壓以下。
本發明的驅動電路的適當的形式為，上述控制段電路，具有第1控制晶體管，其在上述輸入電壓為規定的低輸入電壓時，令上述第1高電壓的電壓源與對上述控制電壓進行輸出的控制端子之間的溝道為導通狀態，當上述輸入電壓為規定的高輸入電壓時，令該溝道為截止狀態；和第2控制晶體管，其在上述輸入電壓為上述高輸入電壓時，令上述第1低電壓的電壓源與上述控制端子之間的溝道為導通狀態，當上述輸入電壓為上述低輸入電壓時，令該溝道為截止狀態。
本發明的驅動電路的另一適當的形式為，上述第1控制晶體管，比上述第1輸出晶體管尺寸小，上述第2控制晶體管，比上述第2輸出晶體管尺寸小。
在有關另一本發明的驅動電路中，上述第1高電壓的電壓源，具有正升壓電路，其將作為正電壓的上述第2高電壓升壓規定倍數；和調壓器，其基于上述正升壓電路的輸出電壓，生成上述第1高電壓，上述第1低電壓以及上述第2低電壓的電壓源，具有負升壓電路，其將上述第2高電壓向負電壓方向升壓規定倍數；調壓器，其基于上述負升壓電路的輸出電壓，生成上述第1低電壓；和調壓器，其基于上述負升壓電路的輸出電壓，生成上述第2低電壓。
根據本發明，例如，在由MOS晶體管構成輸出段電路的第1輸出晶體管以及第2輸出晶體管的情況下，可使當它們成為導通狀態時的Vgs，比第2高電壓與第2低電壓之間的差更大，能夠仍然維持晶體管尺寸，使驅動能力增大。并且，當驅動能力相同時，根據本發明，能夠使輸出段電路的晶體管的尺寸縮小，抑制芯片尺寸。
圖1為表示實施方式的驅動電路的構成的示意電路圖。
圖2為實施方式的驅動電路中的電源電路的示意構成圖。
圖3為表示以往的驅動電路的構成的示意電路圖。
圖中20-定時電路，22-電平移動電路，24-前段電路，26-輸出段電路，40-正升壓電路，42、46、48-調壓器，44-負升壓電路。
具體實施例方式
以下，關于本發明的實施方式(以下稱作實施方式)，參照附圖進行具體說明圖1，為表示本實施方式的驅動電路的構成的示意電路圖。本驅動電路，用于CCD影像傳感器的驅動，定時電路20，在CCD影像傳感器的動作相應的時刻，生成各種時鐘。定時電路20，例如將表示邏輯值“0”的規定的低電壓VL、或者表示邏輯值“1”的規定的高電壓VH選擇性地輸出。例如，將VL、VH分別設定為0V、2V。
電平移動電路22，是將定時電路20的輸出電壓電平VL、VH，變換成適于前段電路24的驅動的電平的電路。
前段電路24，是由連接在正電壓源VDD2及負電壓源VLOW2之間的p-MOS和n-MOS組成的反相器電路，對于從定時電路20向各MOS晶體管的柵極輸入的脈沖，生成對電壓的大小關系進行翻轉后的脈沖并輸出。在此，前段電路24a，作為對構成后述的輸出段電路26的p-MOS的柵極電壓進行控制的控制電路發揮功能，前段電路24b，作為對構成輸出段電路26的n-MOS的柵極電壓進行控制的控制電路發揮功能。
具體來說，前段電路24a，由分別將漏極與其輸出端子連接，源極與VDD2連接，以及將柵極與定時電路20連接的p-MOS晶體管QPa、和將漏極與輸出端子連接，將源極與VLOW2連接，以及將柵極與定時電路20連接的n-MOS晶體管QNa構成。QPa，在將通過移位電平電路22a對VL進行移位后的電壓VL’施加給柵極時為導通；在將通過移位電平電路22a對VH進行移位后的電壓VH’施加給柵極時為截止。相反，QNa，在VH’時為導通；在VL’時為截止。
即，前段電路24a，與定時電路20的輸出電壓VL對應，將VDD2相應的電壓輸出，與定時電路20的輸出電壓VH對應，將VLOW2相應的電壓輸出。在此，雖然導通狀態的晶體管的漏極電壓基本為源極電壓，但嚴格來說根據因內部電阻等導致的電壓降等，會導致作為源極電壓的VDD2和VLOW2存在不一致。所謂“VDD2相應的電壓”、和“VLOW2相應的電壓”，雖然是考慮該漏極電壓和源極電壓之間的差的表現，但以下為了將表現簡單化，忽略該差值，令導通狀態下的MOS晶體管的漏極電壓和源極電壓相等。
前段電路24b，由分別將漏極與其輸出端子連接，將源極與VDD2連接，以及將柵極與定時電路20連接的p-MOS晶體管QPb、和將漏極與輸出端子連接，將源極與VLOW2連接，以及將柵極與定時電路20連接的n-MOS晶體管QNb構成。并且，前段電路24b，與前段電路24a同樣產生動作，與定時電路20的輸出電壓VL對應將VDD2輸出，與定時電路20的輸出電壓VH對應，將VLOW2輸出。
輸出段電路26，是在VDD以及VLOW之間連接p-MOS以及n-MOS的反相器電路，對于來自前段電路24的輸入脈沖，生成將電壓的大小關系翻轉后的脈沖，并向CCD影像傳感器供給。
具體來說，輸出段電路26，由分別將漏極與輸出端子Vout連接，將源極與VDD連接，以及將柵極與前段電路24a連接的p-MOS晶體管QPd、和分別將漏極與輸出端子Vout連接、將源極與VLOW連接，將柵極與前段電路24b連接的n-MOS晶體管QNd構成。QPd，在從前段電路24a將VLOW2向柵極施加時成為導通，在將VDD2向柵極施加時成為截止。相反，QNd，在VDD2時為導通，在VLOW2時為截止。
即，輸出段電路26，與定時電路20的輸出電壓VL對應，將VLOW相應的電壓輸出，與定時電路20的輸出電壓VH對應，將VDD相應的電壓輸出。
當QPd處于導通狀態時，該Vgs為(VDD-VLOW2)，當QNd為導通狀態時，該Vgs為(VDD2-VLOW)。在此，VDD2被設定為比VDD更高，VLOW2被設定為比VLOW更低。從而，當QPd以及QNd分別為導通狀態時的Vgs，比具有以VDD和VLOW產生動作的前段電路4的以往電路中的(VDD-VLOW)更大，如果輸出段電路的MOS晶體管的尺寸相同，則本電路有更多的電流在源極-漏極之間流動，從Vout向CCD影像傳感器供給。
圖2，為本驅動電路的電源電路的示意構成圖。該電源電路，根據例如從電池供給的VDD，生成VDD2、VLOW以及VLOW2，并向前段電路24以及輸出段電路26供給。正升壓電路40，是向正電壓方向的升壓電路，例如，按照通過被脈沖驅動后的電荷泵(charge pump)，將電源電壓累積，得到所希望的正電壓的方式構成。例如，正升壓電路40，生成VDD的2倍電壓，并輸出。調壓器(regulator)42，利用正升壓電路40的輸出，生成VDD2。負升壓電路44，是向負電壓方向的升壓電路，例如，按照通過被脈沖驅動后的電荷泵，生成與VDD極性相反的脈沖，將其累積，得到所希望的負電壓的方式構成。例如，負電壓電路44，生成絕對值為VDD的3倍的負電壓，并輸出。調壓器46，利用負升壓電路44的輸出，生成VLOW2。另外，調壓器48，利用負升壓電路44的輸出，生成VLOW。例如，當VDD＝+2.9V時，正升壓電路40輸出+5.8V；負升壓電路44輸出-8.7V。另外，調壓器42，生成比正升壓電路40的輸出稍低的+5.0V，將其作為VDD2被供給。調壓器46生成比負升壓電路44的輸出稍高的-8.0V，將其作為VLOW2供給。調壓器48，生成比調壓器46高的-6.0V，將其作為VLOW供給。
在上述構成中，關于QPd、QNd雙方，通過使導通狀態時的Vgs變大，雖然提高各個晶體管的驅動能力，實現了尺寸的縮小，但也可以僅對于任一方的晶體管，使Vgs變大。例如，使空穴(hole)為載體的QPd，對于相同的源極-漏極之間的電流，得到比QNd更大的尺寸。因此，如果按照以VDD和VLOW2使前段電路24產生工作的方式構成，則QPd在導通狀態時的Vgs為(VDD-VLOW2)，另一方面，QNd在導通狀態時的Vgs為(VDD-VLOW)。在該例中，雖然比QNd大，但能夠僅對QPd進行尺寸縮小。
另外，前段電路24，具有作為對于定時電路20與輸出段電路26之間的驅動能力差的緩沖的作用。即，由于需要較大驅動能力的輸出段電路26的晶體管的柵極電容較大，因此若以驅動能力較小的定時電路20的輸出對該晶體管直接進行驅動，則存在無法得到足夠的頻率特性等問題。因此，采用比輸出段電路26尺寸小的晶體管，構成前段電路24，通過該前段電路24進行電流放大，通過該輸出，對輸出段電路26的晶體管進行驅動。根據該宗旨，還可以將前段電路24設置成多個段，依次使晶體管尺寸變大，同時階段性地提高驅動能力。
權利要求
1.一種驅動電路，是在半導體基板上被集成的電路，對與該電路連接的外部電路進行驅動的驅動電路，具有控制段電路，其與第1高電壓的電壓源以及比所述第1高電壓低的第1低電壓的電壓源連接，基于依據輸入電壓所選擇的所述第1高電壓或者所述第1低電壓中的任一種，輸出控制電壓；和輸出段電路，其與第2高電壓的電壓源以及比所述第2高電壓低的第2低電壓的電壓源連接，基于依據所述控制電壓所選擇的所述第2高電壓或者所述第2低電壓中的任一種，輸出輸出電壓，所述輸出段電路，具有第1輸出晶體管，其基于所述第1低電壓施加所述控制電壓，令所述第2高電壓的電壓源與輸出端子之間的溝道為導通狀態，在基于所述第1高電壓施加所述控制電壓時，令該溝道為截止狀態；和第2輸出晶體管，其基于所述第1高電壓施加所述控制電壓，令所述第2低電壓的電壓源和所述輸出端子之間的溝道為導通狀態，在基于所述第1低電壓施加所述控制電壓時，令該溝道為截止狀態，所述第1高電壓與所述第1低電壓之間的電壓差，比所述第2高電壓與所述第2低電壓之間的電壓差更大。
2.根據權利要求1所述的驅動電路，其特征在于，所述第1高電壓為所述第2高電壓以上，且所述第1低電壓為所述第2低電壓以下。
3.根據權利要求1或2所述的驅動電路，其特征在于，所述控制段電路，具有第1控制晶體管，其在所述輸入電壓為規定的低輸入電壓時，令所述第1高電壓的電壓源與輸出所述控制電壓的控制端子之間的溝道為導通狀態，當所述輸入電壓為規定的高輸入電壓時，令該溝道為截止狀態；和第2控制晶體管，其在所述輸入電壓為所述高輸入電壓時，令所述第1低電壓的電壓源與所述控制端子之間的溝道為導通狀態，當所述輸入電壓為所述低輸入電壓時，令該溝道為截止狀態。
4.根據權利要求3所述的驅動電路，其特征在于，所述第1控制晶體管，比所述第1輸出晶體管尺寸小；所述第2控制晶體管，比所述第2輸出晶體管尺寸小。
5.根據權利要求1～4中任一項所述的驅動電路，其特征在于，所述第1高電壓的電壓源，具有正升壓電路，其將作為正電壓的所述第2高電壓升壓規定倍數；和調壓器，其基于所述正升壓電路的輸出電壓，生成所述第1高電壓，所述第1低電壓以及所述第2低電壓的電壓源，具有負升壓電路，其將所述第2高電壓向負電壓方向升壓規定倍數；調壓器，其基于所述負升壓電路的輸出電壓，生成所述第1低電壓；和調壓器，其基于所述負升壓電路的輸出電壓，生成所述第2低電壓。
全文摘要
在以V
文檔編號H01L29/762GK1842130SQ200610071709
公開日2006年10月4日 申請日期2006年3月16日 優先權日2005年3月30日
發明者谷本孝司 申請人:三洋電機株式會社