專利名稱：半導體裝置的制作方法
技術領域：
本發明是有關于半導體裝置，特別是關于可避免在熔絲熔斷制程中受損的半導體裝置。
背景技術：
過去的二十年間，互補式金屬氧化物半導體(complementarymetal oxide semiconductor；CMOS)元件尺寸的持續縮減激發了微電子工業與計算機工業的成長。隨著IC尺寸的縮小，是增加其元件密度。隨著數個時代的尺寸縮減，目前CMOS晶體管的尺寸已逼近納米尺度。其結果，在IC設計、發展、與制造的過程中，隨著元件密度的增加，集成電路的復雜度也因此而顯著增加，而使設計上與制造方面的失誤亦隨之增加。因此，在不額外造成成本負擔的情形下，需要改善IC某些方面的功能。
在IC設計上，例行性地會使用到熔絲，特別是用在存儲器元件或使某些電路結構具有存儲器的功能時。存儲器通常內建有可程序化的功能，其中會選擇性地以例如激光光束熔斷某些熔絲。上述熔絲元件通常包含鋁、銅、復晶硅、硅化物或其他導電性的金屬或合金等。
已知隨機存取存儲器通常會有冗余(redundancy)設計，包含備用的行或列的電氣元件。當有任何的元件失效時，會以對應的備用元件取代該失效的行或列。將熔絲遍布于整個IC的用意在于可使上述備用元件發揮功能、或移除上述備用元件的功能。
以激光光束熔斷熔絲來改變IC的電路架構時，會引發特定的失效模式。熔絲通常是置于IC的頂層金屬中，以方便激光的施用，將激光光束導向預定的熔絲，以熔化該處的金屬，直到發生開路(open)而達到預定的電路結構的改變。然而，僅有一小部分(約30％)的激光能量實際作用于熔絲上；大部分(約70％)的激光能量會穿透熔絲的下層結構(通常包含多個介電層)，而到達半導體基底，因此會在熔絲以外的地方造成重大傷害。
由熔斷熔絲制程所引發的失效模式之一是熔絲以下的基底因逸出的激光能量而受到傷害，因此傳統上熔絲底下的部分不會放置任何的電子元件或電路，上述基底上未被使用的區域的存在，造成元件密度的降低。傳統上減低上述失效模式的方法是在熔絲的下層結構放置具反射性的表面保護結構。上述具反射性的結構可保護其下各層結構與基底不受到激光的傷害。然而，此一反射性的結構，在防護集成電路的激光引發裂縫、低介電常數材料的熱收縮、或激光引發熔斷(burn out)的傷害方面的成效不顯著。
由熔斷熔絲制程所引發的另一失效模式是鄰近熔絲的元件的柵介電層會因為激光的能量而受到無法回復的損害，傳統上減低上述損害的方法是增厚該柵介電層。然而上述方法由于元件性能與尺寸上的限制，無法應用于次微米尺度的IC。另一種緩和上述柵介電層損害的方法是加入一個與熔絲并聯或串聯的保護二極管。上述保護二極管會在多余的激光能量作用在上述柵介電層之前，使該能量消散。
圖1A為一俯視圖，是顯示一傳統的熔絲100。熔絲100具有二個導體墊104連接于一熔絲鏈(fuse link)106，而激光光點108是顯示激光指向的位置，并顯示激光能量的發散情形。熔絲鏈106僅吸收一部分的激光能量，而使激光所傳遞的總能量必須大于熔斷熔絲100所需的能量。此多余的激光能量會造成IC結構的損壞例如基板與介電層等的損壞。
圖1B、圖1C為一系列的俯視圖，是顯示傳統的熔絲庫結構102與110。熔絲庫結構102與110具有多個平行配置的熔絲100，以便于激光機臺的使用。在熔絲庫結構110中，一虛置的(dummy)熔絲112可插入相鄰的熔絲100之間，可達成較好的平坦度。虛置的熔絲112通常置于相鄰兩熔絲100之間開放區域的中央處。虛置的熔絲112為熔絲庫結構110中的內連線的一部分，而在熔絲庫結構110中是與其他的熔絲100電性隔離。
通常傳統的熔絲100與激光光點108重合的面積僅小于激光光點108三分之一的面積。約百分之七十的激光能量會傳遞至此IC其他未被熔絲100占據的區域。因此，位于上述未被熔絲100占據區域的基底與IC元件會因對激光能量的高吸收率而受損。傳統的保護層結構可減低但無法完全避免上述潛在的基底損害機制。
圖1D為一剖面圖，是顯示一傳統的保護層結構114，其用于一傳統的IC結構116。保護層結構114為一反射式的結構，位于熔絲100的下方。保護層結構114通常包含導體材料例如鋁或其他具反射性的材料。一反射表面118是用于使被反射的激光能量120聚焦，該激光能量被導向既定的熔絲100上的激光光點108。在正常的情況下會傳遞至基底122的多余的激光能量，在此時會反射回熔絲100的底部，而使該多余的能量更有效率地利用于熔絲的熔斷方面。
保護層結構114可保護熔絲100下方的結構與基底122，而不受到激光能量的損壞。然而，保護層結構114在防護集成電路的激光引發裂縫、低介電常數材料的熱收縮、或激光引發熔斷(burn out)的傷害方面的成效不顯著。
圖2A為一剖面圖，是顯示一傳統的IC多層金屬內連線結構200。IC多層金屬內連線結構200包含一硅基底202及其上的保護二極管204與其他的IC電路(未繪示)。
一介電層206使基底202與第一層金屬M1電性隔離。在本例中有九個金屬層M1～M9，且分別有一介電層210于相鄰的兩金屬層之間。金屬層M1～M9通過導電性介層窗212而相連。多層絕緣層214則用于使IC多層金屬內連線結構200與外界絕緣。多個熔絲216一同置于熔絲組218處的頂金屬層M9中。熔絲組218置于頂金屬層M9中的用意在于方便使激光機臺以激光能量220熔斷既定的熔絲216，以改變IC電路的結構。
連接于金屬層M1～M9之間的導電性介層窗212形成圍繞熔絲組218的密封環222，以保護熔絲組218以外的IC電路不受激光損害。圍繞熔絲組218、且為多層金屬層與導電性介層窗212所建構的密封環222，可抑制激光引發的介電層裂隙與多余熱能的擴散。請注意在IC多層金屬內連線結構200中，任何的元件、電路、保護二極管、或其他電路均不得形成于熔絲組218的下方，以避免在熔絲熔斷的制程中受到傷害。因此，保護二極管204是位于熔絲組218下方以外的區域，而會占用額外的面積，而熔絲組218下方未使用到的區域則無法有效利用。同樣地，IC多層金屬內連線結構200中，位于熔絲組218下方的基底202也容易受到激光的傷害。
圖2B、圖2C為一系列的示意圖，是顯示傳統的熔絲保護電路224與226，其包含熔絲216與保護二極管204。保護二極管204連接于熔絲216，其可為具有高電容值與高介電層厚度的NP/PW或PP/NW二極管。在圖2A所示的IC多層金屬內連線結構200中，當保護二極管204為NP/PW二極管時，其面積大于0.5μm2；當保護二極管204為PP/NW二極管時，其面積大于1μm2。在熔絲保護電路224中，熔絲216是與保護二極管(NP/PW二極管)204并聯，而使穿過熔絲216的激光能量消散；在另一在熔絲保護電路226中，熔絲216是與保護二極管(PP/NW二極管)204串聯，而在熔絲熔斷的制程中，使穿過熔絲216的激光能量消散。
發明內容
有鑒于此，本發明的主要目的是提供一種半導體裝置，可以增加半導體基底的可用面積，并使設計于此的元件不會受到熔斷熔絲制程的影響而失效。
為達成本發明的上述目的，本發明是提供一種半導體裝置，包含一熔絲位于一半導體基底上的一元件之上；一密封環圍繞上述熔絲，上述密封環位于上述元件與上述熔絲之間的至少一金屬層中，用以局限熔斷上述熔絲時所使用的能量，避免上述能量對上述半導體裝置造成損害；以及至少一保護層位于上述密封環內，并位于上述元件與上述熔絲之間，以避免上述元件曝露于上述能量下。
本發明所述的半導體裝置，該能量為激光光束，其截面直徑大于該熔絲的寬度。
本發明所述的半導體裝置，該元件為一熔絲保護二極管。
本發明是又提供一種半導體裝置，包含一熔絲位于一半導體基底上的一元件之上；一密封環圍繞上述熔絲，上述密封環位于上述元件與上述熔絲之間的至少一金屬層中，用以局限熔斷上述熔絲時所使用的激光光束所傳遞的能量，避免上述能量對上述半導體裝置造成損害；以及至少一保護層位于上述密封環內，上述保護層實質上與上述半導體基底并聯、并位于上述元件與上述熔絲之間，以避免上述元件曝露于上述能量下。
本發明所述的半導體裝置，該保護層是連續性或非連續性地置于一金屬層上。
本發明所述的半導體裝置，該元件為一熔絲保護二極管。
本發明是又提供一種半導體裝置，包含一熔絲位于一半導體基底上的一元件之上；一密封環圍繞上述熔絲，上述密封環位于上述元件與上述熔絲之間的至少一金屬層中，用以局限熔斷上述熔絲時所使用的激光光束所傳遞的能量，避免上述能量對上述半導體裝置造成損害；一保護環結構垂直置于上述密封環內，并位于上述元件與上述熔絲之間的一或多個金屬層中，以強化上述一或多個金屬層的結構強度；以及至少一保護層位于上述密封環內，上述保護層實質上與上述半導體基底并聯、并位于上述元件與上述熔絲之間，以避免上述元件曝露于上述能量下。
本發明所述的半導體裝置，該保護層是連續性或非連續性地置于一金屬層上。
本發明所述的半導體裝置，該保護環結構包含一或多個環狀結構，與連接該一或多個金屬層中的一或多個介層窗。
本發明所述的半導體裝置，該元件為一熔絲保護二極管。
本發明所述半導體裝置，可以增加半導體基底的可用面積，并使設計于此的元件不會受到熔斷熔絲制程的影響而失效。
圖1A為一俯視圖，是顯示一傳統的熔絲；圖1B、圖1C為一系列的俯視圖，是顯示傳統的熔絲庫結構；圖1D為一剖面圖，是顯示一傳統的保護層結構；圖2A為一剖面圖，是顯示一傳統的IC多層金屬內連線結構；圖2B、圖2C為一系列的示意圖，是顯示傳統的熔絲保護電路；圖3A為一剖面圖，是顯示本發明較佳實施例的保護層結構；圖3B為一俯視圖，是顯示本發明較佳實施例的保護層結構；圖4A為一剖面圖，是顯示本發明另一實施例的水平式保護層結構；圖4B為一俯視圖，是顯示本發明另一實施例的水平式保護層結構；圖5A為一剖面圖，是顯示本發明另一實施例的垂直式保護層結構；圖5B為一俯視圖，是顯示本發明另一實施例的垂直式保護層結構；圖6A為一剖面圖，是顯示本發明另一實施例的非連續式保護層結構；圖6B為一俯視圖，是顯示本發明另一實施例的非連續式保護層結構。
具體實施例方式
為了讓本發明的上述和其他目的、特征和優點能更明顯易懂，下文特舉數個較佳實施例，并配合所附圖示，作詳細說明如下圖3A為一剖面圖，是顯示本發明較佳實施例的M1保護層結構300。M1保護層結構300具有一M1保護層302與具有較大熱容量的保護二極管204’。在本實施例中，M1保護層302實質上為銅，而亦可以是例如鋁或鋁合金。M1保護層302是為連續性、且為金屬層M1的一部分，可作為熔絲組218’下方的介電層206’與基底202’上的保護屏蔽，而不受激光能量220’的影響。M1保護層302在防護集成電路的激光引發裂縫、低介電常數材料的熱收縮、或激光引發熔斷(burn out)的傷害方面的成效卓著。除此之外，可將至少一保護二極管204’置于熔絲組218’的正下方，而其他的電路元件同樣可置于此區域中，因此可提升IC布局的空間利用率。
在本實施例中，與傳統的保護二極管相比，保護二極管204’具有較大的熱容量，因為在設計上其可以擁有較大的表面積(每個二極管最小1～2μm2)。具有較大的熱容量意味著在激光照射時具有較佳的散熱能力，而可更加提升保護二極管204’與相關的電路元件的保護能力。
激光能量220’是指向熔絲組218’中既定的熔絲216’，以執行熔絲熔斷。未受到熔絲阻礙的能量會傳遞到IC的下層結構中，直到接觸M1保護層302為止，且因為加熱與部分反射回熔絲216’的緣故，有部分被吸收與消散的情形。位于M1保護層302下方的部分基底202’并未受到傷害，因此可以安心地在此形成元件或電路。M1保護層結構300亦可以與已知的堆疊密封環222’結合，以保護熔絲組218’以外區域的IC電路不受到激光的傷害。在本實施例中是使用M1保護層302對基底202’提供堅實的保護，并以保護二極管204’來保護與熔絲216’連接的晶體管的柵介電層，亦使用密封環222’來保護熔絲組218’以外區域的IC電路。
圖3B為本發明較佳實施例的保護層結構的俯視圖304。M1保護層302是位于熔絲組218’中的各熔絲216’的下方，保護二極管204’則位于M1保護層302的下方。而如本實施例所述，堆疊密封環222’是保護熔絲組218’以外區域的IC電路不受到激光的傷害。
圖4A為一剖面圖，是顯示本發明另一實施例的水平式Mx保護層結構400。水平式Mx保護層結構400具有一保護層402、一Mx保護環結構404、與熱容量大于傳統元件的保護二極管204’。Mx保護環結構404具有通過介層窗408而連接于各金屬層之間的多重環406，可強化各金屬層之間的結構強度。在本實施例中，保護層402可以是金屬層M2～M8中的任一層的一部分，可作為熔絲組218’下方的介電層206’與基底202’上的保護屏蔽，而不會曝露于激光能量220’中。如圖4A所示，保護層402是位于金屬層M8中。保護層402可將大部分多余的激光能量反射回熔絲216’。水平式Mx保護層結構400亦可以選擇性地包含M1保護層302與密封環222’以強化保護的效能；亦可以將其省略以節省成本。保護層402與Mx保護環結構404在防護集成電路的激光引發裂縫、低介電常數材料的熱收縮、或激光引發熔斷(burn out)的傷害方面的成效卓著。如同前述的M1保護層結構300，水平式Mx保護層結構400亦可提供節省空間的效能。
圖4B為本發明較佳實施例的Mx保護層結構的俯視圖410。如圖所示，其保護機制是包含保護層402、Mx保護環結構404、選擇性的M1保護層302、與選擇性的密封環222’。保護二極管204’是位于熔絲組218’中的熔絲216’的下方。因為保護層402與Mx保護環結構404的保護，保護二極管204’不會受到激光的傷害。M1保護層302對保護二極管204’提供更進一步的保護，而密封環222’是選擇性地保護位于熔絲組218’正下方以外區域的IC區不受激光的傷害。
圖5A為一剖面圖，是顯示本發明另一實施例的垂直式My保護層結構500。垂直式My保護層結構500包含保護層402與一My保護結構502。My保護結構502具有通過介層窗508而連接于各金屬層之間的多重環406，可強化各金屬層之間的結構強度。在本實施例中，保護層402可以是金屬層M2～M8中的任一層的一部分，可作為熔絲組218’下方的介電層206’與基底202’上的保護屏蔽，而不會曝露于激光能量220’中。保護層402可將大部分多余的激光能量反射回熔絲216’。垂直式My保護層結構500亦可以選擇性地包含M1保護層302與密封環222’以強化保護的效能。保護層402與My保護結構502在防護集成電路的激光引發裂縫、低介電常數材料的熱收縮、或激光引發熔斷(burn out)的傷害方面的成效卓著。如同前述的M1保護層結構300，垂直式My保護層結構500亦可提供節省空間的效能。類似前述的實施例，本實施例亦可具有熱容量大于傳統元件的保護二極管204’，以增進對于與熔絲216’連接的晶體管的柵介電層的保護。
圖5B為本發明較佳實施例的My保護層結構的俯視圖504。如圖所示，該保護結構是包含保護層402、My保護結構502、選擇性的M1保護層302、與選擇性的密封環222’。請注意My保護結構502與圖4A所示的Mx保護環結構404的剖面圖看起來雖然很類似，但是兩者的俯視圖卻有所差別。
圖6A為一剖面圖，是顯示本發明另一實施例的保護層結構600，其具有非連續式的保護層604。非連續式的保護層604是經由介層窗602，電性并機械性地連接于保護層402。保護層402與非連續式的保護層604的結合是可利用多層的金屬層來建構出全面性的保護層。通過消除任何經由IC的層狀結構而到達熔絲下方的基板的激光路徑，密封環222’可額外提供對于激光傷害的防護。請注意在本實施例中可與M1保護層302作選擇性的結合，以強化其保護效能。
圖6B為本發明另一實施例的非連續式保護層結構的俯視圖606。在本實施例中，保護層結構600具有保護層402、選擇性的密封環222’、與選擇性的M1保護層302。
雖然本發明已通過較佳實施例說明如上，但該較佳實施例并非用以限定本發明。本領域的技術人員，在不脫離本發明的精神和范圍內，應有能力對該較佳實施例做出各種更改和補充，因此本發明的保護范圍以權利要求書的范圍為準。
附圖中符號的簡單說明如下100熔絲102熔絲庫結構104導體墊106熔絲鏈108激光光點110熔絲庫結構112虛置的熔絲114保護層結構116傳統的IC結構
118反射表面120被反射的激光能量122基底200IC多層金屬內連線結構202、202’基底204、204’保護二極管206、206’介電層210介電層212導電性介層窗214多層絕緣層216、216’熔絲218、218’熔絲組220、220’激光能量222、222’密封環224熔絲保護電路226熔絲保護電路300M1保護層結構302M1保護層304俯視圖400水平式Mx保護層結構402保護層404Mx保護環結構406多重環408介層窗410俯視圖500垂直式My保護層結構502My保護結構
504俯視圖600保護層結構602介層窗604非連續式的保護層606俯視圖M1～M9金屬層。
權利要求
1.一種半導體裝置，所述半導體裝置包含一熔絲位于一半導體基底上的一元件之上；一密封環圍繞該熔絲，該密封環位于該元件與該熔絲之間的至少一金屬層中，用以局限熔斷該熔絲時所使用的能量，避免該能量對該半導體裝置造成損害；以及至少一保護層位于該密封環內，并位于該元件與該熔絲之間，以避免該元件曝露于該能量下。
2.根據權利要求1所述的半導體裝置，其特征在于，該能量為激光光束，其截面直徑大于該熔絲的寬度。
3.根據權利要求1所述的半導體裝置，其特征在于，該元件為一熔絲保護二極管。
4.一種半導體裝置，所述半導體裝置包含一熔絲位于一半導體基底上的一元件之上；一密封環圍繞該熔絲，該密封環位于該元件與該熔絲之間的至少一金屬層中，用以局限熔斷該熔絲時所使用的激光光束所傳遞的能量，避免該能量對該半導體裝置造成損害；以及至少一保護層位于該密封環內，該保護層實質上與該半導體基底并聯、并位于該元件與該熔絲之間，以避免該元件曝露于該能量下。
5.根據權利要求4所述的半導體裝置，其特征在于，該保護層是連續性或非連續性地置于一金屬層上。
6.根據權利要求4所述的半導體裝置，其特征在于，該元件為一熔絲保護二極管。
7.一種半導體裝置，所述半導體裝置包含一熔絲位于一半導體基底上的一元件之上；一密封環圍繞該熔絲，該密封環位于該元件與該熔絲之間的至少一金屬層中，用以局限熔斷該熔絲時所使用的激光光束所傳遞的能量，避免該能量對該半導體裝置造成損害；一保護環結構垂直置于該密封環內，并位于該元件與該熔絲之間的一或多個金屬層中，以強化該一或多個金屬層的結構強度；以及至少一保護層位于該密封環內，該保護層實質上與該半導體基底并聯、并位于該元件與該熔絲之間，以避免該元件曝露于該能量下。
8.根據權利要求7所述的半導體裝置，其特征在于，該保護層是連續性或非連續性地置于一金屬層上。
9.根據權利要求7所述的半導體裝置，其特征在于，該保護環結構包含一或多個環狀結構，與連接該一或多個金屬層中的一或多個介層窗。
10.根據權利要求7所述的半導體裝置，其特征在于，該元件為一熔絲保護二極管。
全文摘要
本發明提供一種半導體裝置。上述半導體裝置具有一熔絲位于一半導體基底上的一元件之上；一密封環圍繞上述熔絲，上述密封環位于上述元件與上述熔絲之間的至少一金屬層中，用以局限熔斷上述熔絲時所使用的能量，避免上述能量對上述半導體裝置造成損害；以及至少一保護層位于上述密封環內，并位于上述元件與上述熔絲之間，以避免上述元件曝露于上述能量下。本發明所述半導體裝置，可以增加半導體基底的可用面積，并使設計于此的元件不會受到熔斷熔絲制程的影響而失效。
文檔編號H01L23/525GK1901170SQ20061005734
公開日2007年1月24日 申請日期2006年3月10日 優先權日2005年7月21日
發明者林建宏, 林綱正, 李慈莉 申請人:臺灣積體電路制造股份有限公司