半導體晶片中埋入式電阻器的制作方法

專利名稱：半導體晶片中埋入式電阻器的制作方法
技術領域：
本發明涉及半導體器件的制作方法，特別是涉及半導體晶片中埋入式 電阻器的制作方法。
背景技術：
在當前的半導體工業中，需要在襯底上形成導電凸點，具體是在半導 體器件上形成焊料凸點。焊料凸點通常形成在集成電路芯片上，由此形成
可以倒裝焊的半導體芯片(Flip chip)，而且，當前通用的半導體芯片倒 裝焊技術迅速地取代了芯片面朝上用導電絲連接芯片上的各個焊盤的傳 統的絲焊技術。
但是，當高速半導體器件安裝到印刷電路板(PCB)中時，需要在輸 入輸出(Input Output, 10)附近設置大量的電阻器作為終端電阻器，由此 形成防止半導體器件運行速度延遲的濾波結構。隨著10數量的增加，印 刷電路板上就沒有足夠的空間來安裝更接近IO的大量的終端電阻器。因 而導致IO速度延遲，從而損壞了整個半導體芯片的性能。

發明內容
為了克服現有的在印刷電路板上沒有足夠的空間來安裝更接近10的 大量的終端電阻器的困難，提出本發明。
本發明的目的是，在半導體晶片上形成具有所限定的大量埋入式電阻 器的導電凸點，代替在柵格焊料球陣列半導體芯片封裝印刷電路板(BGP) 上在10附近設置的大量的終端電阻器，大量的埋入式電阻器是在半導體 晶片上形成導電凸點的工藝過程中形成的。
本發明提供在半導體晶片上形成導電凸點的工藝過程中大量埋入式 電阻器的制造方法，按照本發明方法，只需要在半導體晶片上形成導電凸 點的工藝流程中增加一個光刻、刻蝕步驟，就能形成埋入式電阻器。
本發明的半導體晶片中埋入式電阻器的制造方法，包括如下步驟 在已經形成有半導體器件結構以及焊盤的半導體晶片上順序進行
1) 涂覆第一鈍化層，然后順序進行顯影、曝光、固化；
2) 濺射淀積多層金屬膜層；
3) 涂覆第一光刻膠層、曝光顯影、堅固膜層；
4) 在沒有被光刻膠覆蓋的位置上電鍍金屬層；
5) 剝離光刻膠層后進行形成埋入式電阻器進行的第一次刻蝕，刻蝕曾 被光刻膠層保護的多層金屬膜層，形成金屬導電帶；
6) 涂覆第二光刻膠層，確定要刻蝕形成埋入式電阻器的區域，刻蝕要 形成埋入式電阻器區域中的金屬層中的頂層電鍍金屬，確定埋入式電阻 器；
7) 涂覆第二鈍化層覆蓋電阻器；
8) 濺射金屬層作為凸點下金屬，形成焊料凸點的下金屬層；
9) 涂覆第三光刻膠層、曝光顯影、堅固膜層，為下一工藝步驟形成光 刻膠掩模；
10) 電鍍凸點金屬、剝離光刻膠；
11) 進行凸點下金屬UBM刻蝕； 形成焊料凸點和埋入式電阻器。
本發明中在已經形成半導體器件上形成的焊盤是鋁。
根據本發明，所述的第一和第二鈍化層材料是苯并環丁烯(以下簡稱 BCB)，或聚酰亞胺(以下簡稱PI)。
根據本發明，當所述的凸點金屬為金時，所述的濺射多層金屬膜層是 鈦鎢/金(TiW/Au)，所述的多層金屬膜層是用物理氣相淀積方法形成。
根據本發明，當所述的凸點為焊料金屬時，所述的多層金屬膜層是鉻 /銅(Cr/Cu)，所述的多層金屬膜層是用物理氣相淀積方法形成。而且最 好還包括回流凸點金屬和去除助焊劑的步驟。
根據本發明，所述的電鍍金屬層是(Au或焊料)，所述的凸點下金 屬為TiW/Au或Cr/Cu。
根據本發明，所述的凸點下金屬為(TiW/Au或Cr/Cu)。
從上述的本發明的技術方案中看到，在半導體晶片上形成埋入式電阻
器的主要技術措施是在刻蝕去除一形成埋入式電阻器的區域中多層金屬
層Cr/Cu或TiW/Au中的頂層銅層或頂層金(Au)層的Cu薄膜或金(Au) 薄膜。由于多層金屬層Cr/Cu的電阻率小于Cr金屬層的電阻率，多層金 屬層TiW/Au的電阻率小于多層金屬層TiW的電阻率，因此在半導體晶片 中形成了電阻器，所形成的電阻器在隨后的步驟中被鈍化膜掩埋，從而在 半導體晶片中制造出埋入式電阻器。
本發明的埋入式電阻器按照集成電路中的薄層電阻器的設計原則設 計，即，電阻值等于一個正方形導電層的薄層電阻值R。 (Q/口)與構成電 阻器的導電帶的長度除以導電帶的寬度所獲得的正方形(□)數量的乘積， 即"R。 (Q/口) x口的數量"。構成埋入式電阻器的導電帶的薄層電阻值R。 (Q/口)取決于導電帶的構成材料和膜層厚度。
按本發明的埋入式電阻器的電阻值的范圍是50 75Q (歐姆)。構成 埋入式電阻器的導電帶的寬度12 20nm。構成埋入式電阻器的導電帶的長 度是240~600,。
用本發明方法只是在半導體晶片上形成必不可少的導電凸點的工藝 過程中增加了一個刻蝕去除要形成埋入式電阻器的區域中的多層金屬層 的頂層子層的步驟，即步驟6。所用的刻蝕方法是本行業通用的刻蝕方法， 增加一個工藝步驟所造成的成本增加極少。但是用本發明方法，將要安裝 在封裝印刷電路板上的終端電阻器直接制造在半導體晶片中，減少了高速 半導體器件在封裝印刷電路板上占據的空間，提高了封裝密度，防止延遲 高速半導體器件的運行速度，能保證高速半導體器件的性能不受到損壞。


通過結合附圖進行的以下描述可以更好地理解本發明目的和本發明 的優點，附圖是說明書的一個組成部分，附圖與說明書的文字部分一起說 明本發明的原理和特征，附圖中顯示出代表本發明原理和特征的實施例。 附圖中
圖1是根據本發明的第一實施例，在形成有鋁焊盤的晶片上形成鈍化
層的半導體晶片結構的剖視圖2是根據本發明的第一實施例，在鈍化層上形成了 Cr/Cu層的半導
體晶片結構的剖視圖3是根據本發明的第一實施例，形成第一光刻膠圖案后的半導體晶
片結構的剖視圖4是根據本發明的第一實施例，在沒有光刻膠保護的區域電鍍金屬 后的半導體晶片結構的剖視圖5是根據本發明的第一實施例，剝離光刻膠后刻蝕曾被光刻膠保護 的金屬層后的半導體晶片結構的剖視圖6A是根據本發明的第一實施例，刻蝕形成電阻器后的半導體晶片 結構的剖視圖6B是根據本發明的第一實施例，制造的半導體晶片上的導電帶結 構的局部視圖6C是根據本發明的第一實施例，制造的半導體晶片上的埋入式電 阻器結構的局部視圖7是根據本發明的第一實施例，電阻器被鈍化層覆蓋的半導體晶片 結構的剖視圖8是根據本發明的第一實施例，濺射凸點下金屬后的半導體晶片結 構的剖視圖9是根據本發明的第一實施例，形成第三光刻膠圖案后的半導體晶 片結構的剖視圖IOA是根據本發明的第一實施例，電鍍形成焊料凸點金屬后的結構 剖視圖IOB是根據本發明的第一實施例，剝離光刻膠和進行凸點下金屬刻 蝕后的結構剖視圖IOC是根據本發明的第一實施例，進行回流和去除助焊劑后形成的 焊料凸點和埋入式電阻器的結構剖視圖IIA是根據本發明的第二實施例，制造的半導體晶片中電鍍形成金 凸點后的結構剖視圖IIB是根據本發明的第二實施例，剝離光刻膠和進行凸點下金屬刻 蝕后形成的金凸點和埋入式電阻器的結構剖視圖12是根據本發明的第一實施例在形成焊料凸點的工藝中形成的電
阻器的平面圖13A是根據本發明的另一實施例的埋入式電阻器的平面設計圖；和 圖13B是根據本發明的另一實施例的埋入式電阻器在電路圖中的示 意圖。
附圖標記說明
1
2焊盤
3鈍化層
4第一鉻銅(Cr/Cu)層
41鉻層
42 銅層
5光刻膠圖案
6電鍍金屬層
7電阻器
71電阻器
72電阻器
8鈍化層
9第二鉻銅(Cr/Cu)層
10第三光刻膠
11電鍍銅
12電鍍鎳
13焊料凸點金屬
4'第一鈦鎢/金(TiW/Au)層
4"多層金屬層
9'第二鈦鉤/金(TiW/Au)層
11'電鍍金
13'金凸點金屬
具體實施例方式
以下用具體實施例說明本發明的在半導體晶片中制造埋入式電阻器 的方法。本發明方法是在半導體晶片上形成導電凸點的工藝過程中制造埋 入式電阻器。
實施例 1
本實施例中，是在半導體晶片上形成焊料凸點的工藝過程中在半導體 晶片中制造埋入式電阻器。其制作過程如下
在己經形成有半導體器件器件結構以及鋁焊盤2的半導體晶片1上順 序進行
1) 如圖l所示，涂覆苯并環丁烯材料作為鈍化層3，然后順序進行曝 光、顯影、固化；
2) 如圖2所示，用物理氣相淀積方法，濺射淀積多層金屬膜層鉻/銅 (Cr/Cu)層4，其中，先淀積絡層41，然后淀積銅層42;
3) 如圖3所示，涂覆第一光刻膠層5，進行曝光、顯影、堅固膜層， 為下一工藝步驟形成光刻膠圖案；
4) 如圖4所示，在沒有被光刻膠覆蓋的位置上鍍金屬膜層6 (銅層)， 其他部分被光刻膠層保護；
5) 如圖5所示，剝離第一光刻膠層5后，進行形成埋入式電阻器進行 的第一次刻蝕，刻蝕金屬層4的曾被第一光刻膠層5保護的部分，形成金 屬導電帶，請參見圖6B中的6;
6) 如圖6A所示，進行另一個光刻工藝，確定要刻蝕形成埋入式電阻 器的區域，刻蝕要形成埋入式電阻器區域中的金屬層Cr/Cu層4中的頂層 銅，去除Cr/Cn多層金屬層中的銅(Cu)層中的銅薄金屬膜，經過該步驟 確定埋入式電阻器的形狀確定埋入式電阻器7，請同時參見圖6C中的7;
7) 如圖7所示，再涂覆苯并環丁烯材料作為第二鈍化層8，覆蓋電阻 器7，形成埋入式電阻器；
8) 如圖8所示，再濺射金屬(Cr/Cu)作為凸點下金屬層9，形成焊料 凸點的下金屬層；
9) 如圖9所示，涂覆第三光刻膠層IO，進行曝光、顯影、堅固膜層， 為下一工藝步驟形成光刻膠掩模；
10) 如圖10A所示，電鍍焊料13及需要時的助焊劑后，剝離光刻膠， 并對凸點下金屬9進行刻蝕，如圖10B所示；
11) 對焊料凸點進行回流和去除助焊劑，由此形成焊料凸點和埋入式 電阻器。
按本實施例制作的埋入式電阻器的電阻值的范圍是50 75Q (歐姆)。 構成埋入式電阻器的導電帶的寬度12 20Mm。構成埋入式電阻器的導電帶 的長度是240 600|am。
實施例2
本實施例中，是在半導體晶片上形成金凸點的工藝過程中，在半導體 晶片中制造埋入式電阻器，其制作過程如下
在已經形成有半導體器件結構以及鋁焊盤2的半導體晶片1上順序進
行
1) 可以參考實施例1的圖1所示，涂覆苯并環丁烯或聚酰亞胺材料作 為鈍化層3，然后順序進行曝光、顯影、固化；
2) 可以參考實施例1的圖2所示，只是與實施例1的淀積的材料不同，
本實施例是用物理氣相淀積方法，濺射淀積多層金屬膜層鈦鉤/金
(TiW/Au)層4'，其中，先淀積鈦鎢，然后淀積金；
3) 參考實施例1的圖3所示，涂覆第一光刻膠層5，進行曝光、顯影、 堅固膜層，為下一工藝步驟形成光刻膠圖案；
4) 參考實施例1的圖4所示，在沒有被光刻膠覆蓋的位置上電鍍金 (Au)膜層6'，其他部分被光刻膠層保護；
5) 參考實施例1的圖5所示，剝離第一光刻膠層5后，進行形成埋入 式電阻器進行的第一次刻蝕，刻蝕金屬層4'的曾被第一光刻膠層5保護 的部分，形成金屬導電帶，也可參考圖6B中的6;
6) 參考實施例1的圖6A所示，進行另一個光刻工藝，確定要刻蝕形 成埋入式電阻器的區域，刻蝕要形成埋入式電阻器區域中的金屬層 TiW/Au層4'中的頂層金，去除TiW/Au多層金屬層中的金(Au)層中的 金薄金屬膜，經過該步驟確定埋入式電阻器的形狀確定埋入式電阻器7， 也可參考圖6C中的7;
7) 參考實施例1的圖7所示，再涂覆苯并環丁烯或聚酰亞胺材料作為 第二鈍化層8，覆蓋電阻器7，形成埋入式電阻器；
8) 參考實施例1的圖8所示，只是所用材料不同，在本實施例中，濺 射金屬Au/TiW作為凸點下金屬層9'，形成焊料凸點的下金屬層；
9) 參考實施例1的圖9所示，涂覆第三光刻膠層10，進行曝光、顯影、 堅固膜層，為下一工藝步驟形成光刻膠掩模；
10) 如圖IIA所示，電鍍金材料13'后，剝離光刻膠10，并對未被 金凸點覆蓋的凸點下金屬9'進行刻蝕，如圖11B所示；
由此形成金凸點和埋入式電阻器。
按本實施例制作的埋入式電阻器的電阻值的范圍是50iK歐姆)到75fl (歐姆)。構成埋入式電阻器的導電帶的寬度12pm到2(Him。構成埋入式 電阻器的導電帶的長度是240pm到600nm。
其他實施例
根據對埋入式電阻器的電阻值的具體要求可以設計構成埋入式電阻 器的導電帶的圖形，如圖13A及圖13B所示，是另兩個實施例的結果，其 中埋入式電阻器71、 72都是折彎形，用這種方式可以得到具有較高電阻 值的埋入式電阻器。
以上用在半導體晶片上形成焊料凸點和金凸點的工藝過程中形成埋 入式電阻器的方法說明了在半導體晶片中制造埋入式電阻器的方法。但是 本發明不限于本文中的詳細描述。本行業的技術人員應了解，在不脫離本 發明的精神和范圍的前提下，本發明能以其他的形式實施，本發明還可以 有各種改進和變化，這些改進和變化都落入本發明要求保護的范圍內。因 此，按本發明的全部技術方案，所列舉的實施方式只是用于說明本發明而 不是限制本發明，并且，本發明不局限于本文中描述的細節。本發明要求 保護的范圍由所附的權利要求書界定。
權利要求
1.半導體晶片中埋入式電阻器的制作方法，包括如下步驟在已經形成有半導體器件結構以及焊盤的半導體晶片上順序進行1)涂覆第一鈍化層材料，然后順序進行顯影、曝光、固化；2)濺射淀積多層金屬膜層；3)涂覆第一光刻膠層、曝光顯影、堅固膜層；4)在沒有被光刻膠覆蓋的位置上電鍍金屬層；5)剝離光刻膠層后進行形成埋入式電阻器進行的第一次刻蝕，刻蝕曾被光刻膠層保護的多層金屬膜層，形成金屬導電帶；6)涂覆第二光刻膠層，確定要刻蝕形成埋入式電阻器的區域，刻蝕要形成埋入式電阻器區域中的金屬層中的頂層電鍍金屬，確定埋入式電阻器；7)涂覆第二鈍化層覆蓋電阻器；8)濺射金屬層作為凸點下金屬，形成焊料凸點下金屬層；9)涂覆第三光刻膠層、曝光顯影、堅固膜層，為下一工藝步驟形成光刻膠掩模；10)電鍍凸點金屬、剝離光刻膠；11)進行凸點下金屬UBM刻蝕；形成焊料凸點和埋入式電阻器。
7. 根據權利要求4或5所述的方法，其特征在于，所述的多層金屬 膜層是用物理氣相淀積方法形成。
8. 根據權利要求1所述的方法，其特征在于，所述的電鍍金屬層是 鈦鴇/金或鉻/銅。
9. 根據權利要求1所述的方法，其特征在于，當凸點金屬為金時， 所述的凸點下金屬為鈦鉤/金。
10. 根據權利要求l所述的方法，其特征在于，當凸點金屬為焊料金 屬時，所述的凸點下金屬為鉻/銅。
11. 根據權利要求1所述的方法形成的埋入式電阻器的導電帶長度為 240 600pm，寬度為12~20pm。
12. 根據權利要求1所述的方法形成的埋入式電阻器的電阻為 50 75Q 。
全文摘要
本發明提供一種在半導體晶片中埋入式電阻器的制作方法，具體是在半導體晶片上形成導電凸點的工藝過程中埋入式電阻器的制作方法。在工藝過程中增加一個要形成埋入式電阻器的區域中的多層導電層的頂層子金屬層的刻蝕步驟，去除了頂層金屬子層后的金屬層的電阻率大于沒有去除頂層金屬子層的金屬層的電阻率，由此在半導體晶片中形成電阻器，該電阻器在隨后的工藝步驟中被鈍化層覆蓋，由此形成埋入式電阻器。所制成的埋入式電阻器代替了安裝到半導體器件封裝印刷電路板上的終端電阻器。提高了封裝密度，保證了高速半導體器件的特性不受損壞。
文檔編號H01L21/02GK101114599SQ20061002951
公開日2008年1月30日 申請日期2006年7月28日 優先權日2006年7月28日
發明者丁萬春, 吳明鴻, 張璋炎 申請人:中芯國際集成電路制造(上海)有限公司