專利名稱：半導體器件與硅襯底的剝離方法
技術領域：
本發(fā)明涉及半導體器件制造方法，尤其涉及將生長在硅襯底上的半導體器件 結構層從硅襯底上剝離的方法。
背景技術：
ni—v族化合物等半導體材料外延時所釆用的襯底材料及相關工藝是一個值得關注的領域?，F(xiàn)有的成熟的半導體器件，比如GaN基發(fā)光半導體器件，大 多是以藍寶石或SiC異質(zhì)襯底為基礎的。但從晶格匹配和電導、熱導特性上看， 藍寶石并不是理想的異質(zhì)外延襯底，而SiC襯底與GaN之間雖然晶格失配小于 藍寶石襯底，但其加工困難以及昂貴的價格也限制了該襯底的進一步應用開 發(fā)。相對于藍寶石與碳化硅襯底而言，硅片作為GaN材料的襯底有許多優(yōu)點， 如良好的導電、導熱性(對于大功率LED而言非常重要)，晶體質(zhì)量高、尺 寸大(提高產(chǎn)率)、成本低、硬度低(易于進行劃片等加工)等。因此，硅被 認為是一種很有前途的制備半導體器件的襯底材料。盡管硅具有以上諸多優(yōu)勢，但是要將其作為III一V族化合物的外延襯底材料也面臨著如下挑戰(zhàn)在采用外延法在硅襯底上形成諸如發(fā)光二極管、光傳感 器等器件之后，為了減小襯底的光吸收，減小硅襯底引起的串聯(lián)電阻，并減小 半導體器件的熱阻，往往需要將在硅表面形成的半導體器件和硅襯底剝離分 開。然而，由于構成半導體器件的材料的和硅材料之間的熱膨脹系數(shù)不一致(通 常稱之為熱失配)，典型的，當一邊存在壓應力時，另一邊則存在張應力，可 能會導致外延片的彎曲。在采用傳統(tǒng)的方法減薄硅襯底，或者采用化學腐蝕方 法將硅襯底腐蝕掉時，由于半導體器件所受的應力不同，隨著襯底越來越薄， 半導體器件的器件層可能會發(fā)生開裂。發(fā)明內(nèi)容本發(fā)明著眼于克服現(xiàn)有技術的上述缺陷，提供一種將半導體器件結構和硅襯 底剝離的有效辦法。
根據(jù)本發(fā)明的第一實施例，采用硅汽相外延法在硅片在硅片表面外延腐蝕 阻擋層或腐蝕阻擋埋層，或者通過離子注入法在離子投影區(qū)域形成腐蝕阻擋埋 層；在所形成的具有腐蝕阻擋層的半導體襯底上生長中間層，并通過中間層生長半導體器件結構層；在分層多次減薄的初期，釆用物理研磨法或者化學物理研磨法減薄硅襯底直至接近腐蝕阻擋層；然后用化學腐蝕法腐蝕硅襯底的剩余部分，使對硅襯底的腐蝕停止在腐蝕阻擋層前，以保證硅襯底的剩余部分的厚度均勻一致；最后采用化學腐蝕法均勻腐蝕剩余的硅襯底和中間層，從而將半導體器件結構層從硅襯底上分離。根據(jù)本發(fā)明的第二實施例，釆用硅汽相外延法在硅片在硅片表面外延腐蝕 阻擋層或腐蝕阻擋埋層，或者通過離子注入法在離子投影區(qū)域形成腐蝕阻擋埋 層；在所形成的具有腐蝕阻擋層的半導體襯底上生長中間層，并通過中間層生長半導體器件結構層；在分層多次減薄的初期，采用物理研磨法或者化學物理研磨法減薄硅襯底直至接近腐蝕阻擋層；然后用化學腐蝕法腐蝕硅襯底的剩余部分，使對硅襯底的腐蝕停止在腐蝕阻擋層前，以保證硅襯底的剩余部分的厚度均勻一致；用光刻腐蝕法在腐蝕阻擋層的表面上腐蝕深度達中間層的多個微 L;最后采用 對中間層有選擇腐蝕性的化學劑來腐蝕中間層，從而將半導體器件結構層從硅襯底 上分離。根據(jù)本發(fā)明的第三實施例，采用硅汽相外延法在硅片在硅片表面外延腐蝕速 率高的易腐蝕層，或者通過離子注入法在離子投影區(qū)域形成腐蝕速率高的易腐 蝕層；在所形成的具有易腐蝕層的半導體襯底上生長中間層，并通過中間層生 長半導體器件結構層；在分層多次減薄的初期，采用物理研磨法或者化學物理研 磨法減薄硅襯底直至接近易腐蝕層；然后用光刻腐蝕法在剩余硅襯底的表面上腐蝕 深度達易腐蝕層的多個微孔，通過微孔腐蝕易腐蝕層使得易腐蝕層以下的硅襯底剝 離。然后采用化學腐蝕法均勻腐蝕剩下的硅襯底以及中間層，或者采用微孔腐蝕法 腐蝕中間層，從而將半導體器件結構層從硅襯底上分離。根據(jù)本發(fā)明， 一種剝離半導體層的方法包括首先形成由第一半導體層、第二 半導體層、第三半導體層堆疊而成的多層結構；然后在第一半導體層的表面形成深 度達第二半導體層的微孔；最后通過所述微孔腐蝕第二半導體層，從而釋放應力，將所需要的第三半導體層從多層結構上剝離。
本申請的附圖用于對于本申請的實施例提供示例性的說明。圖1A—1D是根據(jù)本發(fā)明的第一實施例的半導體硅襯底以及在其表面外延 生長的半導體器件結構層的縱剖面示意圖。圖2A是根據(jù)本發(fā)明的第二實施例的形成于襯底中的深度可達中間層的微孔 結構的縱剖面示意圖。圖2B是根據(jù)本發(fā)明的第二實施例的形成于襯底中的深度可達中間層的微孔 結構的橫截面示意圖。圖3是根據(jù)本發(fā)明的第三實施例的形成于襯底中的深度可達易于腐蝕的埋 層的微孔結構的橫截面示意圖。
具體實施方式
(實施例1)現(xiàn)在結合附圖對本發(fā)明的第一實施例進行描述。如圖1A所示，首先形成具有低腐蝕速率的腐蝕阻擋層的硅襯底。腐蝕阻擋 層可以是采用離子注入法形成腐蝕阻擋埋層2。采用這種方法時，腐蝕阻擋埋 層2形成于硅襯底表面以下一定深度，離子的投影射程區(qū)域內(nèi)(注入劑量的峰 值段)。如圖中所示，此時腐蝕阻擋埋層2位于未摻雜的硅襯底1和3之間。 也可以采用硅汽相外延方法來形成具有腐蝕阻擋層的硅襯底。例如，可以采用 硅汽相外延工藝在硅襯底1上生長具有摻雜質(zhì)的腐蝕阻擋表層2，其腐蝕速率 低于硅襯底l。然后，可進一步采用硅汽相工藝在腐蝕阻擋層2上進一步生長 與硅襯底1相同材料的硅襯底3。生長與硅襯底1相同的硅襯底3的意義在于 此后的外延中間層的工藝對晶格間的匹配有所要求。接下來，在硅襯底3上形成中間層4，優(yōu)選地，中間層為A1N。隨后通過中間層4來生長半導體器件結構層5。在半導體器件結構層5生長完成之后，對 其表面加以保護，優(yōu)選的，采用光刻膠對其進行保護。然后將半導體器件固定 在與半導體器件結構層5的形狀相適應的盤或圓環(huán)6上。優(yōu)選的，所采用的盤 或圓環(huán)6的熱膨脹系數(shù)和與半導體器件層5的熱膨脹系數(shù)相近。接下來開始半導體器件剝離工藝。首先，如圖1B所示，通過采用物理研磨 法或者化學物理研磨法(例如化學機械拋光CMP技術)來減薄硅襯底。在硅襯底 1的厚度被減薄至接近腐蝕阻擋層2的時候，停止研磨，并采用化學腐蝕的方法進 一步腐蝕剩余的硅襯底l。由于腐蝕阻擋層2的腐蝕速率大大低于硅襯底1，所以 腐蝕停止于腐蝕阻擋層2的下邊界(如圖1C所示)。此時得到被多次減薄的、厚度均勻一致的剩余襯底結構2、 3。接下來，采用化 學腐蝕法均勻地腐蝕腐蝕阻擋層2、硅襯底3、以及中間層4。通常，由于中間層4 的A1N的耐腐蝕性，需要采用不同的化學劑來腐蝕腐蝕阻擋層2、硅襯底3、以及 中間層4，例如，可以首先使用諸如HF溶液的腐蝕液對腐蝕阻擋層2和硅襯底3 進行腐蝕，然后用另一種對A1N有選擇腐蝕性的腐蝕劑來腐蝕中間層4。在適當?shù)?腐蝕速度下，半導體器件結構層5的應力得以緩慢均勻地釋放，從而達到了使硅襯 底安全可靠地剝離的目的(如圖1D所示)。如前所述的剝離方法著眼于消除應力的不良影響。通過設置腐蝕阻擋層2，使 前期的減薄工藝止于腐蝕阻擋層2，從而使得剩余的襯底結構的厚度均勻一致。隨 后，通過采用適當?shù)母g劑(例如，反應烈度較溫和的腐蝕劑)均勻地腐蝕剩余的 襯底結構以及中間層，使得應力緩慢均勻地釋放。(實施例2)現(xiàn)在結合附圖對本發(fā)明的第二實施例進行描述。如圖1A所示，首先形成具有低腐蝕速率的腐蝕阻擋層的硅襯底。腐蝕阻擋 層可以是采用離子注入法形成腐蝕阻擋埋層2。采用這種方法時，腐蝕阻擋埋 層2形成于硅襯底表面以下一定深度，離子的投影射程區(qū)域內(nèi)(注入劑量的峰 值段)。如圖中所示，此時腐蝕阻擋埋層2位于未摻雜的硅襯底l和3之間。 也可以采用硅汽相外延方法來形成具有腐蝕阻擋層的硅襯底。例如，可以采用 硅汽相外延工藝在硅襯底1上生長具有摻雜質(zhì)的腐蝕阻擋表層2，其腐蝕速率 低于硅襯底l。然后，可進一步采用硅汽相工藝在腐蝕阻擋層2上進一步生長 與硅襯底1相同材料的硅襯底3。生長與硅襯底1相同的硅襯底3的意義在于 此后的外延中間層的工藝對晶格間的匹配有所要求。接下來，在硅襯底3上形成中間層4，優(yōu)選地，中間層為A1N。隨后通過中 間層4來生長半導體器件結構層5。在半導體器件結構層5生長完成之后，對 其表面加以保護，優(yōu)選的，采用光刻膠對其進行保護。然后將半導體器件固定 在與半導體器件結構層5的形狀相適應的盤或圓環(huán)6上。優(yōu)選的，所采用的盤 或圓環(huán)6的熱膨脹系數(shù)和與半導體器件層5的熱膨脹系數(shù)相近。接下來開始半導體器件剝離工藝。首先，如圖1B所示，通過采用物理研磨 法或者化學物理研磨法(例如化學機械拋光CMP技術)來減薄硅襯底。在硅襯底
1的厚度被減薄至接近腐蝕阻擋層2的時候，停止研磨，并采用化學腐蝕的方法進 一步腐蝕剩余的硅襯底l。由于腐蝕阻擋層2的腐蝕速率大大低于硅襯底1，所以 腐蝕停止于腐蝕阻擋層2的下邊界(如圖1C所示)。此時得到被多次減薄的、厚度均勻一致的剩余襯底結構2、 3。接下來，如圖2A 一2B所示，采用光刻蝕刻法在硅襯底區(qū)域2、 3的表面腐蝕直徑合適、分布合理、 深度達區(qū)域4的微孔。優(yōu)選地，微孔是均勻分布的，且其數(shù)量相當多。優(yōu)選地，微 孔的孔徑具有10' — 1(^微米的數(shù)量級。隨后，將樣品浸入對區(qū)域4中間層有選擇腐蝕性的溶液中。選擇性腐蝕液通過 微孔到達中間層4并從縱橫方向?qū)ζ溥M行腐蝕。由于微孔緩慢均勻地釋放了應力， 從而使得硅襯底安全可靠地從半導體器件結構層5上剝離。同時，微孔結構限制了 浸入中間層4的腐蝕液的劑量，從而有效地抑制了反應強度，避免了由于激烈的化 學反應所釋放的過量反應熱所帶來的不良影響(例如，半導體器件結構層和襯底層 的膨脹幅度的差異所產(chǎn)生的應力)。如前所述的實施例1、 2所揭示的方法都是從消除應力的影響入手，通過分層多 次減薄的方法實現(xiàn)硅襯底的剝離。在剝離硅襯底的過程中，以腐蝕阻擋層為界將襯 底分為兩部分，分別采用不同的方式釋放應力。在釋放應力的第一階段，采用較為 常規(guī)的技術手段將硅襯底減薄，直至剩下厚度均勻的，比較薄的襯底層。在釋放應 力的第二階段，通過化學腐蝕法均勻地腐蝕剩余的襯底結構和中間層，或者通過微 孔在縱橫方向上腐蝕中間層，達到均勻而緩慢的釋放應力的目的，從而實現(xiàn)安全而 可靠的剝離。(實施例3)現(xiàn)在結合附圖對本發(fā)明的第三實施例進行描述。在本發(fā)明的第三實施例中，首先利用離子注入工藝在硅襯底1上生成易腐蝕 的埋層2，比如Si02埋層2。此處的埋層2也可以通過外延生長工藝形成，然 后在外延生長的Si02上再外延生長一層硅3。接下來，生長中間層4和半導體 器件層5。在半導體器件結構層5生長完成之后，對其表面加以保護，然后將 半導體器件固定在盤或圓環(huán)6上。在前述工藝步驟中，除了生成易腐蝕埋層2 的步驟，本發(fā)明的實施例1或2中所述的其它相關技術特征均可適用于本實施 例。接下來開始半導體的器件的剝離工藝，首先，通過采用物理研磨法或者化學 物理研磨法來減薄硅襯底。如圖3所示，在硅襯底1的厚度被減薄至接近易腐蝕埋 層2的時候，停止研磨，采用光刻蝕刻法在剩余硅襯底1的表面腐蝕直徑合適、分 布合理、深度達易腐蝕埋層2的微孔。優(yōu)選地，微孔是均勻分布的，且其數(shù)量相當 多。優(yōu)選地，微孔的孔徑在10' — 1(^微米數(shù)量級。隨后，將樣品浸入對易腐蝕埋層2有選擇腐蝕性的溶液中。選擇性腐蝕液通過 微孔到達易腐蝕埋層2并從縱橫方向?qū)ζ溥M行腐蝕。由于微孔緩慢均勻地釋放了應 力，從而使得硅襯底1安全可靠地從硅襯底3上剝離。以上的步驟亦可以有所簡化。在硅襯底1的厚度被減薄至接近易腐蝕埋層2的 時候，在具有微孔圖形的光刻膠的保護下，直接將半導體器件浸入腐蝕液。例如， 在采用諸如HF溶液的情況下，其對硅和Si02都有腐蝕作用，其中對于Si02的腐 蝕更為強烈。腐蝕液首先對沒有被保護的微孔區(qū)域中的硅進行腐蝕，從而到達易腐 蝕的埋層2，接下來，腐蝕液通過微孔繼續(xù)橫向和縱向腐蝕易腐蝕埋層2。由于微 孔緩慢均勻地釋放了應力，從而使得硅襯底1安全可靠地從硅襯底3上剝離。如同實施例2中所述的，優(yōu)選的，微孔均勻分布，微孔的孔徑具有10" — 1(^微 米的數(shù)量級。此時僅剩很薄的硅襯底3，然后可以通過化學腐蝕法均勻腐蝕硅襯底3和中間 層4，使得應力得以緩慢地釋放，從而將器件結構層安全地剝離。可選地，此時也 可以如實施例2中那樣在硅襯底3上形成深度達中間層4的微孔，然后通過微孔對 中間層4進行橫向和縱向腐蝕。本發(fā)明中列舉上述三個實施例的意圖僅在于示例性地描述本發(fā)明，而并非將本 發(fā)明限制于此。本領域技術人員可以理解，前述實施例中的各種消除應力的方法可 以被獨立地采用。例如，通過微孔腐蝕消除應力的方法可以在多層半導體結構的剝 離工藝中得到廣泛的應用。對于由第一半導體層、第二半導體層和第三半導體層所 構成的多層堆疊結構而言，可以在第一半導體層上形成微孔，并通過該微孔對第二 半導體層進行腐蝕，從而緩慢地釋放應力，將所期望獲得的第三半導體從多層結構 上剝離。本發(fā)明中所述的半導體器件結構層包括但不限于與襯底硅材料不同的包括 GaN、 GaAs系列在內(nèi)的半導體材料，本發(fā)明中所述的半導體器件包括但不限于由 上述材料構成的發(fā)光二極管、激光器、光傳感器、太陽能電池等光電器件和其它的 包括由上述材料構成的包括大功率場效應晶體管在內(nèi)的半導體電子器件。本發(fā)明亦
可以應用于其它需要消除應力影響的半導體工藝中領域中，所述的領域包括但不限 于采用除硅以外的其它半導體襯底的剝離工藝。同時，本領域技術人員應該可以 理解，在不背離本發(fā)明的精神和范圍的前途下，本發(fā)明的各種修改和變化應該落入 本發(fā)明的范圍之內(nèi)。
權利要求
1. 一種將半導體器件結構層從硅襯底上分離的方法，其特征在于，該方法包括以下步驟形成具有的埋層的硅襯底，其中埋層的腐蝕速率與硅不同；在硅襯底上生長中間層；通過中間層生長半導體器件結構層；分層多次減薄硅襯底使得半導體器件與硅襯底剝離。
2. 如權利要求1所述的方法，其特征在于，所述埋層是腐蝕速率比硅低的腐蝕阻擋層。
3. 如權利要求l所述的方法，其特征在于，所述埋層是腐蝕速率比硅高的易 腐蝕層。
4. 如權利要求2所述的方法，其特征在于，所述分層多次減薄硅襯底的工藝包括以下步驟(a) 在分層多次減薄的初期，采用物理研磨法或者化學物理研磨法減薄硅襯 底直至接近腐蝕阻擋層；(b) 用化學腐蝕法腐蝕硅襯底的剩余部分，使對硅襯底的腐蝕停止在腐蝕阻 擋層前，以保證硅襯底的剩余部分的厚度均勻一致。
5. 如權利要求3所述的方法，其特征在于，所述分層多次減薄硅襯底的工藝 包括以下步驟(a) 在分層多次減薄的初期，采用物理研磨法或者化學物理研磨法減薄硅襯 底直至接近易腐蝕層；(b) 用光刻腐蝕法在剩余硅襯底的表面上腐蝕深度達易腐蝕層的多個微孔；(c) 通過微孔腐蝕易腐蝕層，從而將易腐蝕層以下的襯底剝離。
6. 如權利要求4或5所述的方法，其特征在于，進一步包括以下步驟 釆用化學腐蝕法均勻腐蝕剩余的硅襯底和中間層，從而將半導體器件結構層從硅襯底上分離。
7. 如權利要求4或5所述的方法，其特征在于，進一步包括以下步驟 用光刻腐蝕法在腐蝕阻擋層的表面上腐蝕深度達中間層的多個微孔；和 采用對中間層有選擇腐蝕性的化學劑來腐蝕中間層，從而將半導體器件結構層從硅襯底上分離。
8. 如權利要求5所述的方法，其特征在于，通過采用對于硅襯底以及易腐蝕 層都具有腐蝕性的腐蝕液，所述步驟(b)和(c)可以一次性完成。
9. 如權利要求5或7所述的方法，其特征在于，所述多個微孔是均勻分布的。
10. 如權利要求1所述的方法，其特征在于，所述埋層是采用外延工藝或者離 子注入工藝形成的。
11. 如權利要求l所述的方法，其特征在于，還包括在形成半導體器件結構層 后，對半導體器件結構層表面進行保護，并將其固定到熱膨脹系數(shù)與半導體器件層 相近的盤或者圓環(huán)上。
12. 如權利要求ll所述的方法，其特征在于，所述對半導體器件結構層表面 進行保護的步驟包括采用光刻膠對半導體器件結構層表面進行保護。
13. 如權利要求l所述的方法，其特征在于，所述半導體器件結構層包括構成 光電器件和半導體電子器件的GaN、 GaAs系列在內(nèi)的半導體材料。
14. 如權利要求5或7所述的方法，其特征在于，所述微孔的孔徑具有101 — 102微米的數(shù)量級。
15. —種剝離半導體層的方法，包括形成由第一半導體層、第二半導體層、第三半導體層堆疊而成的多層結構； 在第一半導體層的表面形成深度達第二半導體層的微孔； 通過所述微孔腐蝕第二半導體層，從而釋放應力，將所需要的第三半導體層從 多層結構上剝離。
全文摘要
一種將生長在硅襯底上的半導體器件結構層從硅襯底上分離的方法。通過在具有腐蝕阻擋層的硅襯底上生長AlN中間層，并通過AlN中間層生長半導體結構層。硅襯底分層多次減薄初期，采用物理研磨法或者化學物理研磨法將硅襯底減薄到一定的厚度后，再用化學腐蝕法腐蝕硅襯底。可以利用化學腐蝕法均勻地腐蝕剩余的硅襯底以及中間層?；蛘撸霉饪谈g法在腐蝕阻擋層的表面上腐蝕深度達中間層的多個微孔，然后采用對中間層有選擇腐蝕性的化學劑來腐蝕中間層，從而將半導體器件結構層從硅襯底上分離。
文檔編號H01L21/70GK101106067SQ20061002879
公開日2008年1月16日 申請日期2006年7月11日 優(yōu)先權日2006年7月11日
發(fā)明者周家華 申請人:上海宇體光電有限公司