專利名稱：半導體器件的制造方法
技術領域：
本發明涉及半導體集成電路制造技術領域，特別涉及一種半導體SONOS(silicon-oxide-nitirde-oxide-silicon硅-氧化物-氮化物硅-氧化物-硅)器件柵極結構的制造方法。
背景技術：
隨著半導體制造技術的飛速發展，半導體器件為了達到更快的運算速度、更大的數據存儲量以及更多的功能，半導體晶片朝向更高的元件密度、高集成度方向發展。SONOS(silicon-oxide-nitirde-oxide-silicon硅-氧化物-氮化物-氧化物-硅)器件作為新一代低電壓高密度非揮發性半導體閃存器件，以其優良的按比例縮小特性日益受到關注。SONOS器件中核心結構是在多晶硅柵極和硅襯底表面之間形成的氧化層-氮化層-氧化層(oxide-nitirde-oxide ONO)疊層結構，ONO的各層厚度只有10nm左右，且長度變得較以往更短，載流子被儲存在氮化層中。采用厚度較薄的ONO層，可以增強柵電極與溝道載流子的耦合，使器件的運算速度更快。
申請號為200310102359.1的中國專利申請介紹了一種場效應晶體管的柵極結構制造方法。半導體存儲器件的制造工藝首先是在硅襯底上形成場氧化絕緣層，例如氧化硅膜和氮化硅膜，圖案化絕緣層并通過光刻和刻蝕工藝在絕緣層上形成開口，開口具有與界定出有源區的隔離區相對應的形狀。通過利用氮化硅膜作為掩膜，刻蝕硅襯底以形成有源區之間的STI隔離溝槽，然后利用化學氣相淀積(CVD)等方法沉積如氧化硅膜的絕緣層，以將該絕緣層埋入或者嵌入STI隔離溝槽中。利用化學機械研磨方法(CMP)將沉積在氮化硅膜上的不必要的絕緣膜去除。在接下來的工藝步驟中，去除用作掩膜的氮化硅膜，并且進行必要的離子注入。之后，在有源區的表面上形成ONO層和多晶硅層。圖1為SONOS器件ONO疊層結構的剖面示意圖。如圖1所示，ONO疊層結構首先在襯底的有源區100表面形成一層厚度極薄(約60左右)的柵極氧化層(oxide)110，隨后在柵極氧化層110表面形成一層厚度更薄(約50左右)的氮化層(nitirde)120，然后在該氮化層表面再形成一層氧化層(oxide)130，厚度約100左右。然后在氧化層130上利用CVD等工藝淀積多晶硅柵極140。利用氮氧化硅(SiON)150作為掩膜，通過光刻工藝將多晶硅層140圖案化，然后利用各向異性干法刻蝕工藝，采用含溴Br和氯Cl2的刻蝕氣體刻蝕多晶硅柵極140和柵極氧化層(ONO)，以形成被絕緣的柵電極。通過高精度的圖案化能夠形成具有極短柵極長度的柵電極。在離子被注入柵電極兩側的區中以形成擴展區之后，沉積如氧化硅膜的絕緣膜并進行各向異性刻蝕以形成側壁間隔層。通過利用柵電極和側壁間隔層作為掩膜，進行離子注入以形成高雜質濃度的或深的源/漏極區和防止短溝道效應的LDD(低摻雜漏區)，然后進行退火以激活注入的雜質離子形成源極和漏極。
在ONO疊層的刻蝕中通常采用等離子體干法刻蝕工藝，傳統的等離子干法刻蝕工藝是在在反應室內通入刻蝕氣體，例如溴化氫HBr/六氟乙烷C2F6和二氟甲烷CH2F2/六氟化硫SF6的混合氣體，在一定的溫度和壓力下，利用高頻功率源以一定的功率提供高頻電壓，在等離子體生成空間中將混合氣體激發成為等離子體狀態。在激發狀態，高能等離子體氟轟擊晶片表面的柵極氧化層，刻蝕氧化層和氮化層并將其轉化為揮發性成分由真空系統排出。圖2為傳統ONO刻蝕工藝導致缺陷的剖面示意圖。如圖2所示，在SONOS器件的制造過程中，需要將氧化層130和氮化層120刻蝕掉而保留厚度極薄的柵極氧化層110，并且要求ONO疊層不能有翹腳或凹陷，同時不能對裸露的多晶硅柵極有任何損傷。而在傳統的刻蝕工藝中，由于溴化氫HBr/C2F6的混合氣體在刻蝕過程中對氮化硅和氧化硅的刻蝕選擇性不高，導致柵極氧化層110被刻蝕掉或者ONO疊層有明顯的翹腳問題。同時SF6的高刻蝕率和較差的各向異性刻蝕選擇性，常導致多晶硅柵極140的側壁和根部被橫向刻蝕導致凹陷的缺陷，尤其是根部，不僅有凹陷而且還具有翹腳的問題。對傳統的技術節點，例如0.13um器件，柵極氧化層厚度大約70-200，凹陷對于0.13um的CMOS器件來說不會影響器件的性能。然而，對于65nm乃至45nm的工藝節點，柵極氧化層的厚度只有60左右，其被刻蝕掉以及多晶硅柵極根部的橫向凹陷將不可避免地使器件性能降低，LDD的深度將難以控制。
發明內容
因此，本發明的目的在于提供一種半導體柵極結構的制造方法，在等離子刻蝕工藝中，通過采用四氟化碳(CF4)和三氟甲烷(CHF3)的混合氣體對ONO疊層進行刻蝕，以解決現有技術中柵極氧化層被刻蝕以及多晶硅柵極根部橫向凹陷的問題。
為達到上述目的，本發明提供的一種半導體器件的制造方法，包括a提供一半導體襯底，在襯底上形成介質疊層；b在所述第一介質層上形成多晶硅層；c使用第一氣體刻蝕所述多晶硅層形成多晶硅柵極；d使用第二氣體刻蝕所述介質疊層。
所述介質疊層為氧化物-氮化物-氧化物(ONO)疊層。
所述第二氣體為四氟化碳(CF4)和三氟甲烷(CHF3)的混合氣體的等離子體。
所述混合氣體中，三氟甲烷(CHF3)所占比例為5％～20％。
所述第一氣體為溴化氫HBr、溴氣Br2、氯氣Cl2、氧氣O2、氦氣He2、氮氣N2、氬氣Ar和氖氣Ne氣體中至少其中之一氣體的等離子體。
步驟d所述的刻蝕過程與步驟c所述刻蝕過程在相同或不同的反應室內進行。
所述反應室內壓力為50-100mT。
所述反應室內射頻電源輸出功率為100-300W。
所述刻蝕時間10-20秒。
所述多晶硅柵極為金屬柵電極。
所述金屬柵電極至少包括下列中的一種鈦Ti，、鉭Ta、鎢W、氮化鈦TiN、氮化鉭TaN和氮化鎢WN。
與現有技術相比，本發明具有以下優點本發明的柵極結構的制造方法在刻蝕SONOS器件的ONO疊層結構時，采用四氟化碳(CF4)和三氟甲烷(CHF3)的混合氣體作為主刻蝕氣體，取代溴化氫HBr和C2F6的混合氣體；采用三氟甲烷(CHF3)作為過刻蝕氣體，取代CH2F2/SF6混合氣體。采用四氟化碳(CF4)和三氟甲烷(CHF3)的混合氣體一次完成主刻蝕和過刻蝕的步驟，簡化了刻蝕工藝。由于上述刻蝕氣體良好的刻蝕選擇性和合適的刻蝕速率，使得刻蝕氣體的等離子體對ONO疊層結構的刻蝕作用得到控制和緩沖。在對極薄柵極氧化層進行刻蝕的過程中，能夠精確控制刻蝕的深度，使刻蝕完美地停止在ONO的下層氧化層表面。而且能夠完全消除在多晶硅柵極根部產生的凹陷現象。本發明的半導體柵極結構制造方法對于在90nm、65nm甚至45nm及以下工藝節點精確控制ONO疊層刻蝕非常有效。
圖1為SONOS器件ONO疊層結構示意圖；圖2為說明傳統刻蝕工藝ONO疊層結構導致缺陷的示意圖；圖3和圖4為說明本發明半導體器件制造方法的SONOS器件ONO疊層結構示意圖；圖5為本發明半導體器件制造方法的流程圖。
具體實施例方式
為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。
本發明揭示了一種半導體柵極結構的制造方法。對于65nm及以下的SONOS器件的ONO疊層結構的刻蝕具有很高的精度。本方法可以用來制造下一代低電壓高密度非揮發性半導體閃存器件。
圖3和圖4為說明本發明半導體柵極結構制造方法的SONOS器件ONO疊層結構示意圖。SONOS(silicon-oxide-nitirde-oxide-silicon硅-氧化物-氮化物-氧化物-硅)器件作為新一代非揮發性大容量半導體存儲器件，其核心結構為在多晶硅柵極140和半導體襯底100之間形成的ONO疊層結構。如圖3所示，首先在襯底上生長場效應晶體管的結構層，生長完晶體管結構層后利用離子注入的方法形成的有源區，其中有源區中包括源區和輕摻雜漏區(LDD)，用于防止短溝效應。襯底100對應的區域為有源區域。所述ONO疊層結構的形成過程首先在襯底100表面形成的一層柵極氧化層(oxide)110，氧化層110通常采用二氧化硅(SiO2)、氮氧化硅(SiON)等材料或其組合。本實施例中柵極氧化層110采用二氧化硅材料，厚度約為60。值得注意的是，在不同的實施例中，柵極氧化層110可以采用不同的材料，采用不同的厚度。柵極介質層110的生長方法可以是任何常規真空鍍膜技術，比如原子沉積(ALD)、物理氣相淀積(PVD)、化學氣相淀積(CVD)、等離子體增強型化學氣相淀積(PECVD)等等。接著，在柵極氧化層110表面形成的一層氮化層(nitirde)120，本實施例中氮化層120為氮化硅，其厚度更薄，約為50左右；然后，在氮化硅120表面形成的一層氧化層(oxide)130，氧化層130通常采用二氧化硅(SiO2)、氮氧化硅(SiON)等材料或其組合。本實施例中氧化層130采用二氧化硅材料厚度約為100。在形成ONO結構之后，利用HDP-CVD(高密度等離子化學氣相淀積)等工藝淀積多晶硅層。一般，多晶硅層采用摻雜多晶硅材料，厚度500-6000。多晶硅層可至少包括一種金屬(比如鈦Ti，鉭Ta，鎢w等)以及金屬化合物(比如氮化鈦TiN，氮化鉭TaN，氮化鎢WN等)。在接下來的工藝步驟中，利用氮氧化硅(SiON)150作為掩膜，通過光刻工藝將多晶硅層圖案化。然后，采用等離子體各向異性干法刻蝕工藝，以形成被絕緣的多晶硅柵電極140。工藝的持續時間根據刻蝕時間，等離子體的特定反射波長，激光干涉，以及其它技術來控制。為刻蝕多晶硅層，采用含溴Br和氯Cl2的混合氣體作為刻蝕氣體。混合氣體可以包括比如氯氣Cl2、氧氣O2、氮氣N2、氦氣He和氧氣O2的混合氣體，或者氦氣-氧氣He-O2，以及惰性氣體或其混合氣體(比如氫氣Ar、氖氣Ne、氦氣He等等)，或其組合。在刻蝕期間，刻蝕的方向性可以通過控制陰極(也就是襯底)偏壓功率來實現。通過控制偏壓功率可以控制刻蝕時間。在本實施例中，反應室內通入刻蝕劑氣體流量50-400sccm，襯底溫度控制在20℃和90℃之間，腔體壓力為4-80mTorr，等離子源輸出功率1000W。在上述工藝過成中，刻蝕形成由掩膜150限定的多晶硅柵極140，并通過控制刻蝕時間使刻蝕停止在ONO結構上層氧化硅130的表面。
在接下來的工藝步驟中，對ONO疊層結構進行刻蝕。ONO疊層結構包括在襯底100上形成的一層氧化硅層110，中間的氮化硅層120和上面的一層氧化硅層130。如前所述，在以往的采用等離子體干法刻蝕ONO疊層的過程中，通常是在反應室內通入刻蝕氣體，在住刻蝕步驟中采用HBr/C2F6的混合氣體作為刻蝕氣體，在過刻蝕步驟中采用CH2F2/SF6混合氣體作為刻蝕氣體，在一定的溫度和壓力下，在等離子體生成空間中將混合氣體激發成為等離子體狀態對ONO結構進行刻蝕。由于HBr/C2F6的混合氣體在刻蝕過程中對氮化硅和氧化硅的刻蝕選擇性不高，導致柵極氧化層110被刻蝕掉或者ONO疊層有明顯的翹腳問題。同時SF6的高刻蝕率和較差的各向異性刻蝕選擇性，常導致多晶硅柵極140的側壁和根部被橫向刻蝕導致凹陷的缺陷，尤其是根部，不僅有凹陷而且還具有翹腳的問題。本發明的半導體器件的制造方法采用四氟化碳(CF4)和三氟甲烷(CHF3)的混合氣體作為主刻蝕氣體，取代溴化氫HBr和C2F6的混合氣體；采用三氟甲烷(CHF3)作為過刻蝕氣體，取代CH2F2/SF6混合氣體。本發明的半導體器件的制造方法采用四氟化碳(CF4)和三氟甲烷(CHF3)的混合氣體，對ONO的上部氧化層130和氮化層120一次完成主刻蝕和過刻蝕過程。刻蝕時的刻蝕氣體還包括氧氣O2、氮氣N2、氦氣He和氧氣O2的混合氣體，或者氦氣一氧氣He-O2，以及惰性氣體或其混合氣體(比如氫氣Ar、氖氣Ne、氦氣He等等)，或其組合。四氟化碳(CF4)和三氟甲烷(CHF3)的混合氣體中，CHF3占混合氣體的比例為5％～20％。等離子射頻電源輸出功率100-300W，襯底溫度控制在20℃和80℃之間，反應室內壓力控制在50-100mTorr。對ONO疊層結構的上層氧化硅130和中間層氮化硅層120的刻蝕時間控制在10～20S之間。這樣，由于等離子刻蝕很好的方向性和刻蝕氣體很好的刻蝕選擇性，對ONO疊層結構的上層氧化硅130和中間層氮化硅層120的刻蝕過程完美地停止在ONO下層氧化硅110的表面，而且對多晶硅柵極140的根部不會造成橫向刻蝕的現象，如圖4所示。
圖5為本發明半導體器件制造方法的流程圖。如圖5所示，本發明提供的半導體器件的制造方法，包括a提供一半導體襯底，在襯底上形成介質疊層；b在所述第一介質層上形成多晶硅層；c使用第一氣體刻蝕所述多晶硅層形成多晶硅柵極；d使用第二氣體刻蝕所述介質疊層。
其中介質疊層為氧化物-氮化物-氧化物(ONO)疊層，步驟d中的第二氣體為四氟化碳(CF4)和三氟甲烷(CHF3)的混合氣體的等離子體。在混合氣體中，三氟甲烷(CHF3)所占比例為5％～20％。步驟c中的第一氣體為溴化氫HBr、溴氣Br2、氯氣Cl2、氧氣O2、氦氣He2、氮氣N2、氬氣Ar和氖氣Ne氣體中至少其中之一氣體的等離子體。步驟d所述的刻蝕過程與步驟c所述刻蝕過程在相同或不同的反應室內進行，反應室內壓力為50-100mT，反應室內射頻電源輸出功率為100-300W，刻蝕時間10-20秒。所述多晶硅柵極為金屬柵電極，金屬柵電極至少包括下列中的一種鈦Ti，、鉭Ta、鎢W、氮化鈦TiN、氮化鉭TaN和氮化鎢WN。
雖然本發明已以較佳實施例披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。
權利要求
1.一種半導體器件的制造方法，包括a提供一半導體襯底，在襯底上形成介質疊層；b在所述第一介質層上形成多晶硅層；c使用第一氣體刻蝕所述多晶硅層形成多晶硅柵極；d使用第二氣體刻蝕所述介質疊層。
2.如權利要求1所述的方法，其特征在于所述介質疊層為氧化物-氮化物-氧化物(ONO)疊層。
3.如權利要求1所述的方法，其特征在于所述第二氣體為四氟化碳(CF4)和三氟甲烷(CHF3)的混合氣體的等離子體。
4.如權利要求3所述的方法，其特征在于所述混合氣體中，三氟甲烷(CHF3)所占比例為5％～20％。
5.如權利要求1所述的方法，其特征在于所述第一氣體為溴化氫HBr、溴氣Br2、氯氣Cl2、氧氣O2、氦氣He2、氮氣N2、氬氣Ar和氖氣Ne氣體中至少其中之一氣體的等離子體。
6.如權利要求1、3或4所述的方法，其特征在于步驟d所述的刻蝕過程與步驟c所述刻蝕過程在相同或不同的反應室內進行。
7.如權利要求6所述的方法，其特征在于所述反應室內壓力為50-100mT。
8.如權利要求6所述的方法，其特征在于所述反應室內射頻電源輸出功率為100-300W。
9.如權利要求6所述的方法，其特征在于所述刻蝕時間10-20秒。
10.如權利要求1所述的方法，其特征在于所述多晶硅柵極為金屬柵電極。
11.如權利要求10所述的方法，其特征在于所述金屬柵電極至少包括下列中的一種鈦Ti，、鉭Ta、鎢W、氮化鈦TiN、氮化鉭TaN和氮化鎢WN。
全文摘要
本發明半導體器件制造方法在刻蝕SONOS器件的ONO疊層結構時，采用四氟化碳(CF
文檔編號H01L21/311GK101051610SQ20061002542
公開日2007年10月10日 申請日期2006年4月3日 優先權日2006年4月3日
發明者張海洋, 劉燕麗 申請人:中芯國際集成電路制造(上海)有限公司