專利名稱：半導體端電極結構及其制造方法
技術領域：
本發明涉及半導體器件制造技術，特別涉及微電子電路中用于低剖面帶式載體封裝(TCP)、薄膜芯片封裝(COF)、玻璃纖維封裝(COG)和倒裝芯片(Flip Chip)的半導體端電極結構及其制造方法。
背景技術：
隨著半導體器件制造業的飛速發展，半導體器件已經具有深亞微米結構，半導體集成電路IC中包含巨大數量的半導體元件。在這種大規模集成電路中，元件之間的高性能、高密度的連接不僅在單個互連層中互連，而且要在多層之間進行互連。半導體晶片上的微電子集成電路通常包括器件頂端和內部器件之間互連的底端的連接結構。隨著芯片尺寸的減小和I/O端數的增加，電極尺寸和電極間距變得更小，IC端子接合間距可降低至30微米。傳統的引線鍵合一方面會使芯片封裝引線鍵合變得更加困難，另一方面也會使引線間的電磁干擾(Electro Magnetic Interference簡稱EMI)變得更大，影響芯片封裝的電性能。為了使芯片封裝獲得更好的電性能并能增加I/O端數，需要一種新的封裝形式，例如低剖面帶式載體封裝(TCP)、薄膜芯片封裝(COF)、玻璃纖維封裝(COG)和倒裝芯片(Flip Chip)封裝來滿足高性能器件的封裝。這種封裝將芯片的粘貼和連接合二為一。連接是通過芯片上呈陣列分布的凸塊(bump)與基板上的電極對準接合實現的。
為了實現多層結構芯片層與層之間、內部器件與外部器件之間的連接，凸塊通常形成在半導體芯片周圍的外部端子或有源區的預定區域陣列中形成的外部端子上。凸塊材料一般為焊料如金(Au)、錫銀合金(Sn-Ag)或類似的金屬材料組成。當用金凸塊(gold bump)作為端電極時，其一個重要的特性指標就是硬度。金凸塊的硬度是由金凸塊鍍金層的成分和最終退火溫度決定的。出于焊接性能的考慮，一般要求金凸塊的金要有很高的純度，所以金凸塊的硬度通常較低，這對于TCP封裝是比較理想的。但是對于COF和COG封裝來說，由于基帶的特性和很高的接合密度，較低的金凸塊硬度會影響接合的質量和可靠性。因此，希望在不犧牲金凸塊純度的情況下，其硬度有所提高。現有技術在制備金凸塊的工藝中，金凸塊鍍金工藝采用純度很高的金鍍覆形成金凸塊，然后在高溫條件下進行退火處理，在室溫條件下從退火爐中取出，由于退火時間較長，金容易發生再結晶現象，金結晶體在室溫退火冷卻時不斷生長形成大的結晶體，進而析出金結晶體，使得金凸塊的金顆粒增大，進一步降低了金凸塊的硬度。
發明內容
有鑒于此，本發明的目的在于提供一種能夠提高金凸塊硬度的半導體端電極結構及其制造方法，在提高金凸塊硬度同時不犧牲金的純度，以解決現有技術中金凸塊硬度較低的問題。
為達到上述目的，本發明提供了一種半導體端電極結構，包括襯底；在襯底表面形成的接合盤；在襯底表面形成的圖形鈍化層；在接合盤上形成的阻擋層；在阻擋層上形成的培植層；以及在培植層上形成的金凸塊。
所述金凸塊由金(Au)和鉈(Tl)的混合物組成。
所述金的含量為99.99％。
所述鉈的含量為18-28ppm。
所述金凸塊的高度為10-20μm。
所述阻擋層由鈦-鎢合金組成。
所述阻擋層的厚度為3000-5000。
所述圖形鈍化層覆蓋接合盤的邊緣部分，那么金凸塊的頂端為非平面結構。
或者所述圖形鈍化層與接合盤相連，所述接合盤和圖形鈍化層構成平面，那么金凸塊的頂端為平面結構。
所述圖形鈍化層由氧化硅、氮化硅、氮氧化硅、聚酰亞胺、苯三聚丁烯(benzocyclobutene)等介電材料或它們的混合物組成。
所述培植層由金組成，其厚度為1000-1500。
所述接合盤由鋁和/或鋁合金，或銅和/或銅合金組成。
相應地，本發明還提供了一種半導體端電極結構的制造方法，包括
提供半導體襯底；在襯底表面淀積接合盤；在襯底表面形成圖形鈍化層；在接合盤上形成阻擋層；在阻擋層上形成培植層；在培植層上電鍍形成含微量鉈的金凸塊；在退火爐中對端電極進行退火；冷卻并停止退火。
所述金的含量為99.99％。
所述鉈的含量為18-28ppm。
對端電極進行退火的溫度為220℃-260℃，時間為10-15分鐘。
停止退火時的溫度為100-150℃。
由于采用了上述技術方案，與現有技術相比，本發明具有以下優點(1)本發明的半導體端電極結構及其制造方法能夠提高金凸塊的穩定態硬度，在提高金凸塊硬度同時不犧牲金的純度。首先，由于本發明的端電極結構制造方法中采用相對較高的溫度停止退火，代替在室溫條件下停止退火，由于退火時間縮短，使得在退火過程中金的結晶體的再生長受到限制，從而在退火過程中控制了金晶體的析出，使金凸塊的硬度有所提高；(2)在電鍍金凸塊的過程中加入了微量的金屬鉈，并將其濃度控制在18-28ppm范圍內，這一措施一方面能夠進一步提高金凸塊的硬度，另一方面，鉈元素攙雜在鍍金層中不但能夠提高金凸塊的亮度，而且能夠提高金凸塊的抗氧化能力；(3)在接合盤上形成由鈦-鎢合金組成的阻擋層，在阻擋層上再形成由金組成的培植層，在培植層上電鍍金和鉈形成金凸塊。這種結構一方面使得在金凸塊和接合盤之間有一個過渡層，在加熱或焊接時產生的熱應力不會直接作用在接合盤上而是通過培植層進行緩沖，將熱應力吸收，從而使金凸塊和接合盤之間的接合不會因熱應力而造成斷裂或剝離。另一方面由于阻擋層的存在，可以阻擋電鍍過程的鉈元素擴散到接合盤中，保證了鉈元素在金凸塊中的均勻分布，有利于進一步提高金凸塊的硬度。
圖1為本發明半導體端電極結構的一個實施例的示意圖；圖2為本發明半導體端電極結構的另一個實施例的示意圖；圖3為本發明半導體端電極結構制造方法的流程圖；圖4為說明本發明半導體端電極結構制造方法中加熱至退火的溫度曲線圖；圖5為本發明半導體端電極結構的制造方法在退火后的端電極結構示意圖。
具體實施例方式
下面結合附圖對本發明的具體實施方式
做詳細的說明。
本發明的半導體端電極結構及其制造方法在提高金凸塊硬度同時不犧牲金的純度。本發明優選的實施例利用145℃的溫度下停止退火代替在室溫條件下退火，在電鍍金凸塊的過程中加入了微量的金屬鉈，并將其濃度控制在18-28ppm范圍內，在接合盤上形成由鈦-鎢合金組成的阻擋層，在阻擋層上再形成由金組成的培植層，在培植層上電鍍含有極微量鉈的金凸塊。
圖1為本發明半導體端電極結構的一個實施例的示意圖。如圖1所示，本發明一個實施例的半導體端電極結構包括襯底100；在襯底100表面形成的接合盤110；在接合盤110上形成的阻擋層130；在阻擋層130上形成的培植層140以及在培植層140上形成的金凸塊150。在襯底100表面還具有圖形鈍化層120，圖形鈍化層120僅僅覆蓋接合盤110的邊緣部分，而將接合盤110的中間部分暴露出來。阻擋層130同時覆蓋接合盤110和一小部分圖形鈍化層120，圖形鈍化層120被阻擋層130覆蓋的部分的長度約為3-7μm。在阻擋層130上的培植層140也覆蓋圖形鈍化層120，從垂直方向上看圖形鈍化層120被培植層140覆蓋的長度約為3-7μm。在培植層140上形成的金凸塊150從垂直方向上看覆蓋圖形鈍化層120的長度約為3-7μm。由于圖形鈍化層120覆蓋接合盤110的邊緣部分，圖形鈍化層120和接合盤110不在同一平面，阻擋層130和培植層140又都覆蓋接合盤110和一小部分圖形鈍化層120，因此，這樣在阻擋層130和培植層140上面電鍍形成的金凸塊150的頂端就為非平面結構。金凸塊150由金(Au)和鉈(Tl)元素的混合物組成，其中金的含量為99.99％，鉈的含量優選為18-28ppm。金凸塊150的高度控制在10-20μm范圍內。阻擋層130是由鈦和鎢合金組成，其重量成分比為10∶90。阻擋層130的作用是為了防止金凸塊150中的鉈在電鍍過程中擴散到接合盤110。鈦-鎢合金層的厚度優選為3000-5000。優選地，圖形鈍化層120由氧化硅、氮化硅、氮氧化硅、聚酰亞胺、苯三聚丁烯(benzocyclobutene)等介電材料或它們的混合物組成。培植層140由金組成，其主要作用是提供電鍍金凸塊時的電極通路，并吸收金凸塊150和接合盤110之間因加熱產生的應力。其厚度優選為1000-1500。接合盤的焊盤材料為鋁和/或鋁合金，或銅和/或銅合金。
圖2為本發明半導體端電極結構的另一個實施例的示意圖。如圖2所示，在本發明半導體端電極結構的另一個實施例中的圖形鈍化層120和接合盤110相連，而沒有覆蓋接合盤110，接合盤110和圖形鈍化層120在同一平面。阻擋層130和圖1所示的端電極結構同時覆蓋接合盤110和一小部分圖形鈍化層120，圖形鈍化層120被阻擋層130覆蓋的部分的長度約為3-7μm。在阻擋層130上的培植層140也覆蓋圖形鈍化層120，從垂直方向上看圖形鈍化層120被培植層140覆蓋的長度約為3-7μm。在培植層140上形成的金凸塊150從垂直方向上看覆蓋圖形鈍化層120的長度約為3-7μm。因此，這樣在阻擋層130和培植層140上面電鍍形成的金凸塊150的頂端就為平面結構。從圖2可以看出，在接合盤110的尺寸和其它各層特征參數相同的情況下，本實施例中的金凸塊150相比圖1所示實施例中的金凸塊150要大且頂端為平面。
圖3為本發明半導體端電極結構制造方法的流程圖。如圖3所示，本發明半導體端電極結構制造方法首先在反應室內提供半導體襯底100(步驟301)；然后在襯底100上利用CVD等工藝淀積一層接合盤110(步驟302)；接著在襯底100和接合盤110表面形成圖形鈍化層120(步驟303)。圖形鈍化層120和接合盤110的位置關系包括兩種情況，一種是圖形鈍化層120僅僅覆蓋接合盤110的邊緣部分，而將接合盤110的中間部分暴露出來，另一種情況是圖形鈍化層120與接合盤110相連，而沒有覆蓋接合盤110。在接下來的工藝步驟中，在接合盤110上形成阻擋層130(步驟304)；阻擋層130是由鈦和鎢合金組成，其重量成分比為10∶90，厚度優選為3000-5000；在阻擋層130上形成厚度為1000-1500的培植層140(步驟305)；利用光刻、電鍍、刻蝕等工藝在培植層140上形成金凸塊150(步驟306)。在步驟306中電鍍金凸塊的同時，在金電鍍液中加入微量的金屬鉈(thallium)，并將其含量控制在18-28ppm的范圍內。其目的在于進一步提高金凸塊的硬度，而且鉈元素攙雜在鍍金層中不但能夠提高金凸塊的亮度，而且能夠提高金凸塊的抗氧化能力。然后對端電極進行退火處理(步驟307)，在此過程中，在退火爐的溫度加熱至145℃左右時，將端電極放入充有氮氣的退火爐中，接著將退火溫度加熱到220℃至260℃，持續時間大約為10分鐘。然后冷卻并在145℃左右停止退火，將端電極取出。總退火時間控制在55分鐘范圍內，從開時放入退火爐到從退火爐中取出。采用145℃左右放入和取出的退火溫度控制代替在室溫條件下退火，主要考慮到在低于145℃左右的溫度下，金的再結晶會逐漸加快，結晶體的尺寸也越來越大，析出的金的結晶體會逐漸增多，其結果是降低了金凸塊的硬度。在145℃左右停止退火使得在退火過程中金結晶體的再生長受到限制，從而在退火過程中控制了金晶體的析出，使金凸塊的硬度有所提高。另一方面，在220℃至260℃的條件下，金屬鉈和金能夠處于良好的液態混合狀態，在溫度為145℃停止退火時，金屬鉈和金同時進入固體狀態，且金屬鉈在金中的分布均勻。
圖4為說明本發明半導體端電極結構制造方法加熱至退火的溫度曲線圖，進一步說明對端電極的熱處理過程。如圖4所示，橫軸410代表時間，每一間隔為10分鐘。縱軸420代表溫度，每一間隔為50℃。曲線圖內，430代表加溫段，440代表最高溫度時間段，450代表降溫段，460代表退火過程的熱處理區間。在步驟307中，充有氮氣的退火爐的溫度從室溫升至145℃左右時，將端電極放入退火爐中，接著將退火溫度加熱到220℃至260℃，持續時間約為10分鐘。然后進入降溫段，當退火爐的溫度將至145℃左右停止退火，將端電極取出。總退火時間控制在55分鐘范圍內，從開時放入退火爐到從退火爐中取出。
圖5為本發明半導體端電極結構的制造方法在退火后的端電極結構示意圖。如前所述，電鍍形成的金凸塊的硬度與端電極的退火溫度有很大關系，同時和金凸塊的金的純度有關。經測試，在高溫260-300℃左右進行退火，在室溫條件下取出的金凸塊穩定態的維氏硬度為50±15HV。如圖5所示，本發明半導體端電極結構制造方法由于提高了停止退火的溫度并在金凸塊150中加入了微量的金屬鉈，退火后的金凸塊150的維氏硬度達到了60±10HV。圖5中將金凸塊150的顏色加深來表示硬度的變化。此外，通過控制退火溫度和調節金屬鉈的含量能夠進一步調整金凸塊150的硬度，從而達到了控制金凸塊150硬度的目的。
雖然本發明己以較佳實施例披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。
權利要求
1.一種半導體端電極結構，包括襯底；在襯底表面形成的接合盤；在襯底表面形成的圖形鈍化層；在接合盤上形成的阻擋層；在阻擋層上形成的培植層；以及在培植層上形成的金凸塊。
2.如權利要求1所述的半導體端電極結構，其特征在于所述金凸塊由金(Au)和鉈(Tl)的混合物組成。
3.如權利要求2所述的半導體端電極結構，其特征在于所述金的含量為99.99％。
4.如權利要求2所述的半導體端電極結構，其特征在于所述鉈的含量為18-28ppm。
5.如權利要求1所述的半導體端電極結構，其特征在于所述金凸塊的高度為10-20μm。
6.如權利要求1所述的半導體端電極結構，其特征在于所述阻擋層由鈦-鎢合金組成。
7.如權利要求6所述的半導體端電極結構，其特征在于所述阻擋層的厚度為3000-5000。
8.如權利要求1所述的半導體端電極結構，其特征在于所述圖形鈍化層覆蓋接合盤的邊緣部分。
9.如權利要求1所述的半導體端電極結構，其特征在于所述圖形鈍化層與接合盤相連。
10.如權利要求8或9所述的半導體端電極結構，其特征在于所述圖形鈍化層由氧化硅、氮化硅、氮氧化硅、聚酰亞胺、苯三聚丁烯(benzocyclobutene)等介電材料或它們的混合物組成。
11.如權利要求1所述的半導體端電極結構，其特征在于所述培植層由金組成，其厚度為1000-1500。
12.如權利要求1所述的半導體端電極結構，其特征在于所述接合盤由鋁和/或鋁合金，或銅和/或銅合金組成。
13.如權利要求8所述的半導體端電極結構，其特征在于所述金凸塊的頂端為非平面結構。
14.如權利要求9所述的半導體端電極結構，其特征在于所述接合盤和圖形鈍化層構成平面。
15.如權利要求14所述的半導體端電極結構，其特征在于所述金凸塊的頂端為平面結構。
16.一種半導體端電極結構的制造方法，包括提供半導體襯底；在襯底表面淀積接合盤；在襯底表面形成圖形鈍化層；在接合盤上形成阻擋層；在阻擋層上形成培植層；在培植層上電鍍形成含微量鉈的金凸塊；在退火爐中對端電極進行退火；冷卻并停止退火。
17.如權利要求16所述的半導體端電極結構的制造方法，其特征在于所述金的含量為99.99％。
18.如權利要求16所述的半導體端電極結構的制造方法，其特征在于所述鉈的含量為18-28ppm。
19.如權利要求16所述的半導體端電極結構的制造方法，其特征在于對端電極進行退火的溫度為220℃-260℃，時間為10-15分鐘。
20.如權利要求16所述的半導體端電極結構的制造方法，其特征在于停止退火時的溫度為100-150℃。
21.如權利要求16所述的半導體端電極結構的制造方法，其特征在于所述金凸塊的高度為10-20μm。
22.如權利要求16所述的半導體端電極結構的制造方法，其特征在于所述阻擋層由鈦-鎢合金組成。
23.如權利要求16所述的半導體端電極結構的制造方法，其特征在于所述阻擋層的厚度為3000-5000。
24.如權利要求16所述的半導體端電極結構的制造方法，其特征在于所述圖形鈍化層覆蓋接合盤的邊緣部分。
25.如權利要求16所述的半導體端電極結構的制造方法，其特征在于所述圖形鈍化層與接合盤相連。
26.如權利要求24或25所述的半導體端電極結構的制造方法，其特征在于所述圖形鈍化層由氧化硅、氮化硅、氮氧化硅、聚酰亞胺、苯三聚丁烯(benzocyclobutene)等介電材料或它們的混合物組成。
27.如權利要求16所述的半導體端電極結構的制造方法，其特征在于所述培植層由金組成，其厚度為1000-1500。
28.如權利要求16所述的半導體端電極結構的制造方法，其特征在于所述接合盤由鋁和/或鋁合金，或銅和/或銅合金組成。
29.如權利要求24所述的半導體端電極結構的制造方法，其特征在于所述金凸塊的頂端為非平面結構。
30.如權利要求25所述的半導體端電極結構的制造方法，其特征在于所述接合盤和圖形鈍化層構成平面。
31.如權利要求30所述的半導體端電極結構的制造方法，其特征在于所述金凸塊的頂端為平面結構。
32.如權利要求22所述的半導體端電極結構的制造方法，其特征在于所述鈦-鎢合金的重量成分比為10∶90。
全文摘要
本發明提供了一種半導體端電極結構，包括襯底，在襯底表面形成的接合盤；在襯底和接合盤表面形成的圖形鈍化層；在接合盤上形成的阻擋層；在阻擋層上形成的培植層；以及在培植層上形成的金凸塊。本發明還提供了一種半導體端電極結構的制造方法，包括步驟提供半導體襯底；在襯底表面淀積接合盤；在襯底和接合盤表面形成圖形鈍化層；在接合盤上形成阻擋層；在阻擋層上形成培植層；在培植層上電鍍金和鉈形成凸塊；退火端電極。本發明的半導體端電極結構及其制造方法能夠適當提高金凸塊的硬度。
文檔編號H01L21/02GK101017803SQ20061002375
公開日2007年8月15日 申請日期2006年2月6日 優先權日2006年2月6日
發明者王津洲, 李潤領 申請人:中芯國際集成電路制造(上海)有限公司