專利名稱：耐高溫單片集成微傳感器結構及系統集成方法
技術領域：
本發明涉及集成電路技術，特別涉及單片集成微傳感器技術。
背景技術：
微傳感器在集成電路(IC)基礎上單片集成可以提高整體性能，可靠性，降低尺寸和成本。比如單片集成可以減少復雜系統中輸入輸出壓焊塊的數量，能增強微執行器的驅動和控制，提高系統信噪比，并有助于批量生產。
但是單片集成微傳感器系統面臨材料及工藝兼容的挑戰，比如在MEMS制造過程中需要高于1000℃的退火過程以消除多晶硅的應力；又如由鐵電材料構成的鐵電存儲器需要在高于600℃的溫度下退火才能得到鐵電特性。然而傳統的IC采用鋁作為金屬互連線，但在高溫(高于450℃)時已不可以正常工作了。
為了解決這個問題，已經有一系列的方法被提出一種是把制造集成電路的工藝與構建微結構的工藝交叉，IC與微結構的互連線放在兩者制造完畢后。雖然繞過了高溫過程，但是由于制造IC和微結構的工藝沖突，必須修改并增加很多步驟，加大了制造復雜度，顯著降低了電路性能和成品率。另一種是在制造IC前做好微結構，但是很多微結構使用的材料常常是與CMOS工藝不兼容的，如鐵電材料等。在完成這類微結構的制造后，標準的CMOS工藝生產線一般是不會接受這類片子完成后面的CMOS電路的制作。對于先制造微結構，后制作IC的微傳感器系統，目前一種改進的方法是先將微結構用犧牲層包裹起來埋在淺槽里，然后以常規工藝制造IC，最后去掉犧牲層形成單片集成。雖然這種方法可以克服高溫過程，但是引出了空間限制問題，即微結構和IC電路在同一平面，在開發陣列類型元件或者多功能元件時會產生問題，同時也限制了微結構的應用。
因此，微傳感器系統的單片集成仍然是個需要解決的問題。以下列舉已有專利提出的一些解決方法。
1美國專利Method for Fabricating Monolithic Chip ContainingIntegrated Circuitry and Suspended Microstructure專利號US 5326726授權日1994.7.5該專利采用微結構和集成電路制造工藝相交叉和融合的方法單片集成系統，但是其工藝步驟多達330步，無疑增加了成本和降低了成品率。
2美國專利Method for Integrating Microelectromechanical Deviceswith Electronic Circuitry專利號US 5798283授權日1998.8.25該專利采用先在溝槽中制造MEMS，并以犧牲層保護，再制造集成電路的方法單片集成系統，但是工藝步驟仍然較多，平面結構也加入了空間限制，且限制了MEMS的應用范圍。
3中國專利采用微電-機系統制造技術的射頻原件及其制造方法申請號03109308.6申請日2003.4.4該專利采用耐熔金屬鎢作為射頻MEMS開關的電連線。整個薄膜按照Ti-TiN-W-TiON、Ti-TiN-W-TiN或Ti-TiON-W-TiON的順序用陰極濺射或化學氣相沉積(CVD)的方法生成。采用氟化物混合氣體(SF6，CF4，CHF3)和高密度反應離子刻蝕機干法刻蝕鎢。但是，由于鎢很硬，難以刻蝕，不適合用以加工多層金屬連線。
4美國專利Monolithic Integration of A MOSFET with A MEMSDevice專利號US 6531331 B1授權日2003.3.11在該專利中，MOSFET的柵電極、電接觸孔和MEMS的微結構都用多晶硅制造，形成源極和漏極的雜質擴散步驟也可以同時用來對多晶硅微結構做退火。最后才做電互連線，這種電互連線既可以使鋁金屬，也可以使多晶硅。這種方法不僅可以減少許多加工步驟，而且避免了高溫退火工藝對IC造成的損害。
但該專利僅適用于微結構由多晶硅構成時的單片MEMS，對于微結構為鐵電、壓電等其他材料并不適用。
發明內容
本發明所要解決的技術問題是，提供一種耐高溫單片集成微傳感器結構，其制造工藝與標準CMOS工藝兼容，制作成本低，利于大規模生產。
本發明還提供一種與標準CMOS工藝兼容，克服微傳感器系統單片集成時溫度方面的限制的耐高溫單片集成微傳感器系統集成方法。
本發明解決所述技術問題采用的技術方案是，耐高溫單片集成微傳感器結構，包括IC層和微結構層，其特征在于，采用耐熔金屬硅化物或者耐熔金屬硅化物作為互連線。
進一步的說，所述耐熔金屬硅化物包括以下的一種或多種TiSi2、TaSi2、MoSi2、WSi2、Co2Si、CoSi、CoSi2、NiSi、NiSi2、PtSi。
所述耐熔金屬包括以下的一種或多種Ti、Ta、Mo、W、Co、Ni、Pt。
本發明提供的耐高溫單片集成微傳感器系統集成方法，其特征在于，首先制造IC層，采用耐熔金屬硅化物或者耐熔金屬硅化物作為互連線，然后在IC層上制作微結構。
具體包括以下步驟a、在硅襯底100上生成場氧化層，在場氧化層上開凹孔定義MOS管的源極、漏極和柵極的特定位置，并形成N或P阱108；b、生成柵極氧化層103，再在其上沉積一層多晶硅106并刻蝕作為柵極結構；c、在氧化層/多晶硅層按電路圖形刻蝕兩個開口105、107作為晶體管的源極和漏極區域；d、在源極和漏極區域形成N或P型結104；e、源極和漏極區域生長一層氧化膜，刻蝕形成接觸孔109；f、在整個晶園表面濺射或沉積耐熔金屬硅化物或者耐熔金屬，利用光刻或刻蝕工藝得到第一層互連線110；g、沉積層間介質111，利用光刻或刻蝕工藝得到通孔113，并沉積鎢形成鎢塞114；h、在介質層111上濺射或沉積耐熔金屬硅化物或者耐熔金屬，利用光刻或刻蝕工藝得到第二層互連線116；以此類推可以得到多層互連線；i、淀積一層介質118，利用光刻或刻蝕工藝形成槽120，沉積犧牲層材料，利用光刻或刻蝕工藝形成接觸孔122，在122中沉積微結構材料；j、利用光刻或刻蝕工藝形成微結構112，并去除犧牲層；k、將微結構112與第二層互連線116連接起來。
本發明的有益效果是，克服了微傳感器系統在單片集成時溫度方面的限制，提高了集成電路的空間利用率和可靠性，實現了整個系統小型化、實用化。并且生成成本低，與現有的生成線兼容。
以下結合附圖和具體實施方式
對本發明作進一步的說明。
圖1是IC與微結構處在同一平面的微傳感器系統的剖面圖。
圖2是以IC為襯底構成的三維微傳感器系統的剖面圖。
具體實施例方式
本發明提出了一種“先制造IC，后制作微結構”的單片集成方法。該方法與標準CMOS工藝兼容，以耐熔金屬硅化物或者耐熔金屬制作集成電路的多層互連線，完成IC后在同一平面制作微結構，即微結構和IC電路在同一平面，或者以IC為襯底，垂直制造微結構，形成單片集成的陣列或者多功能微傳感器系統。
參見圖1。
首先，在經過清洗處理后的硅襯底100上經氧化生成SiO2膜102作為場氧化層，利用光刻或刻蝕工藝在場氧化層上開凹孔以定義MOS管的源極、漏極和柵極的特定位置，并用摻雜工藝形成N或P阱108。接下來，晶園經過氧化反應生成氧化薄膜作為柵極氧化層103，再在其上沉積一層多晶硅106并刻蝕作為柵極結構。利用光刻或刻蝕工藝在氧化層/多晶硅層按電路圖形刻蝕兩個開口105、107作為晶體管的源極和漏極區域。利用摻雜工藝在源極和漏極區域形成N或P型結104。在源極和漏極區域生長一層氧化膜，利用光刻或刻蝕工藝分別在源極、柵極和漏極區域刻蝕形成接觸孔109。在整個晶園表面濺射或沉積耐熔金屬硅化物TiSi2、TaSi2、MoSi2、WSi2、Co2Si、CoSi、CoSi2、NiSi、NiSi2、PtSi或者耐熔金屬Ti、Ta、Mo、W、Co、Ni、Pt，利用光刻或刻蝕工藝得到第一層互連線110。沉積層間介質111，利用光刻或刻蝕工藝得到通孔113，并沉積鎢形成鎢塞114。在介質層111上濺射或沉積耐熔金屬硅化物或者耐熔金屬，利用光刻或刻蝕工藝得到第二層互連線116。利用上述方法可以得到多層互連線。
淀積一層介質118，利用光刻或刻蝕工藝形成槽120。沉積犧牲層材料(圖1中未標注)，利用光刻或刻蝕工藝形成接觸孔122，在122中沉積微結構材料。利用光刻或刻蝕工藝形成微結構112，并去除犧牲層。最后，將微結構112與第二層互連線116連接起來。
在圖2中，首先，在經過清洗處理后的硅襯底100上經氧化生成SiO2膜102作為場氧化層，利用光刻或刻蝕工藝在場氧化層上開凹孔以定義MOS管的源極、漏極和柵極的特定位置，并用摻雜工藝形成N或P阱108。接下來，晶園經過氧化反應生成氧化薄膜作為柵極氧化層103，再在其上沉積一層多晶硅106并刻蝕作為柵極結構。利用光刻或刻蝕工藝在氧化層/多晶硅層按電路圖形刻蝕兩個開口105、107作為晶體管的源極和漏極區域。利用摻雜工藝在源極和漏極區域形成N或P型結104。在源極和漏極區域生長一層氧化膜，利用光刻或刻蝕工藝分別在源極、柵極和漏極區域刻蝕形成接觸孔109。在整個晶園表面濺射或沉積耐熔金屬硅化物或者耐熔金屬，利用光刻或刻蝕工藝得到第一層互連線110。沉積層間介質111，利用光刻或刻蝕工藝得到通孔113，并沉積鎢形成鎢塞114。在介質層111上濺射或沉積耐熔金屬硅化物或者耐熔金屬，利用光刻或刻蝕工藝得到第二層互連線116。利用上述方法可以得到多層互連線。
淀積一層介質118及犧牲層材料(圖2中未標注)，利用光刻或刻蝕工藝形成接觸孔122，在122中沉積微結構材料。利用光刻或刻蝕工藝形成微結構112，并去除犧牲層。最后，將微結構112與第二層互連線116連接起來。
權利要求
1.耐高溫單片集成微傳感器結構，包括IC層和微結構層，其特征在于，采用耐熔金屬硅化物或者耐熔金屬硅化物作為互連線。
2.如權利要求1所述的耐高溫單片集成微傳感器結構，其特征在于，所述耐熔金屬硅化物包括以下的一種或多種TiSi2、TaSi2、MoSi2、WSi2、Co2Si、CoSi、CoSi2、NiSi、NiSi2、PtSi。
3.如權利要求1所述的耐高溫單片集成微傳感器結構，其特征在于，所述耐熔金屬包括以下的一種或多種Ti、Ta、Mo、W、Co、Ni、Pt。
4.耐高溫單片集成微傳感器系統集成方法，其特征在于，首先制造IC層，采用耐熔金屬硅化物或者耐熔金屬硅化物作為互連線，然后在IC層上制作微結構。
5.如權利要求4所述的耐高溫單片集成微傳感器系統集成方法，具體包括以下步驟a、在硅襯底(100)上生成場氧化層，在場氧化層上開凹孔定義MOS管的源極、漏極和柵極的特定位置，并形成N或P阱(108)；b、生成柵極氧化層(103)，再在其上沉積一層多晶硅(106)并刻蝕作為柵極結構；c、在氧化層/多晶硅層按電路圖形刻蝕兩個開口(105)、(107)作為晶體管的源極和漏極區域；d、在源極和漏極區域形成N或P型結(104)；e、源極和漏極區域生長一層氧化膜，刻蝕形成接觸孔(109)；f、在整個晶園表面濺射或沉積耐熔金屬硅化物或者耐熔金屬，利用光刻或刻蝕工藝得到第一層互連線(110)；g、沉積層間介質(111)，利用光刻或刻蝕工藝得到通孔(113)，并沉積鎢形成鎢塞(114)；h、在介質層(111)上濺射或沉積耐熔金屬硅化物或者耐熔金屬，利用光刻或刻蝕工藝得到第二層互連線(116)；以此類推可以得到多層互連線；i、淀積一層介質(118)，利用光刻或刻蝕工藝形成槽(120)，沉積犧牲層材料，利用光刻或刻蝕工藝形成接觸孔(122)，在(122)中沉積微結構材料；j、利用光刻或刻蝕工藝形成微結構(112)，并去除犧牲層；k、將微結構(112)與第二層互連線(116)連接起來。
全文摘要
耐高溫單片集成微傳感器結構及系統集成方法，涉及集成電路技術，特別涉及單片集成微傳感器技術。本發明的耐高溫單片集成微傳感器結構，包括IC層和微結構層，采用耐熔金屬硅化物或者耐熔金屬硅化物作為互連線。本發明的有益效果是，克服了微傳感器系統在單片集成時溫度方面的限制，提高了集成電路的空間利用率和可靠性，實現了整個系統小型化、實用化。并且生成成本低，與現有的生成線兼容。
文檔編號H01L23/52GK1889266SQ200610021450
公開日2007年1月3日 申請日期2006年7月25日 優先權日2006年7月25日
發明者李平, 阮愛武, 胡濱 申請人:電子科技大學