專利名稱：非揮發性存儲器器件結構的制作方法
技術領域：
本發明屬于半導體集成電路器件設計及制造技術領域，尤其是提供一種改進的非揮發存儲器的設計。
背景技術：
非揮發性存儲器是能實現斷電保存信息的一種半導體存儲器件。非揮發性存儲器在當前的電子產品中有著廣泛的應用，如手機、個人電子助理(PDA)、IC卡等。半導體器件尺寸不斷地縮小，使得集成電路的設計朝著片上系統集成(SOC)的方向發展，而實現SOC的一個關鍵技術就是低功耗、高密度、存取速度快的片上存儲器的集成。非揮發性存儲器無需持續供電的特性使它成為未來SOC大規模片上集成存儲器的天然候選。現在主流的非揮發性存儲器大致分為兩類，一類是浮柵式非揮發存儲器，另一類是浮置陷阱式非揮發性存儲器。
浮柵式存儲器技術已經發展得比較成熟，是目前市場上的主流非揮發性存儲器。傳統的浮柵式存儲器包含一個隧穿層，一個浮柵電極，一個阻擋絕緣介質層以及控制柵，這幾層由下至上依次疊置在硅襯底之上。在控制柵的作用下，襯底電荷可以隧穿或熱電子發射的方式注入并保存在浮柵之中，使浮柵中有電子的單元與浮柵中沒有電子的單元之間的閾值發生偏差，于是存儲器單元能被區分成0或1兩種狀態。浮柵式存儲器雖然商業實用化程度已非常高，但自身結構的特點限制了其集程度進一步提高的空間。這種存儲器中，電荷以自由電子的狀態存儲在浮柵里，因此它的隧穿氧化層不能太薄，否則即使是隧穿層內偶然形成的單一導電通道也能導致存儲電荷丟失。隧穿氧化層無法做薄，器件尺寸則無法進一步按比縮小，工作電壓亦無法降到滿意的程度。
另一類正受人矚目的非揮發性存儲器是浮置陷阱式非揮發性存儲器。典型的浮置陷阱式存儲器如SONOS(polySilicon-Oxide-Nitride-Oxide-Silicon)通常由位于硅襯底之上的幾層柵介質以及柵電極構成，至下而上分別稱作隧穿層，電荷存儲層，阻擋層和柵電極。與浮柵式存儲器不同，浮置陷阱式存儲器的電荷存儲在電荷存儲層內相互分離的陷阱態能級之中，這種存儲方式允許器件的隧穿層比較薄(一般小于3nm)，使得電荷的寫入和擦除能在器件的整個溝道區進行，令器件在降低工作電壓的同時保持高速度的存取性能成為可能。浮置陷阱式存儲器較之于浮柵式存儲器的另一個優點是工藝步驟更加簡化，形成隧穿層-電荷存儲層-阻擋層-柵電極的柵結構最少只須一次光刻即可完成。
圖1是一個典型的SONOS存儲器單元剖面圖。30是襯底5之上的形成的隔離區，隔離區之間是有源區。隧穿層10，電荷存儲層15，阻擋層20以及柵電極25依次形成于有源區之上。35是有源區內的重摻雜源區或漏區。隧穿層10由熱氧化襯底形成，電荷存儲層15由氮化硅構成，阻擋層20和柵電極25分別由CVD氧化硅和多晶硅形成。
圖2是SONOS存儲器的寫入原理示意圖。當足夠大的正電壓加在柵電極25上，襯底內的電子將在電場的作用下通過路徑A隧穿進入氮化硅的導帶，進而躍遷至氮化硅體內的陷阱態能級上，完成信息的寫入過程。擦除的過程與寫入是類似的，所不同的只是在足夠大的負柵壓下價帶空穴替代導帶了電子的地位，而電荷存儲層電子的回遷在粗略估算的時候可忽略。鑒于此故以下所有有關擦寫速度的討論將只涉及寫入的過程，其結果對擦除過程都是適用的。圖3是無外加偏壓時SONOS存儲電子的能帶圖。存儲于電荷存儲層的電子在自建場的作用下會逐漸丟失。之前的研究結果表明，存儲于SONOS單元中的電子丟失的途徑主要有兩條，其一是由氮化硅陷阱直接隧穿至硅襯底的路徑B1，其二是由氮化硅陷阱激發至氮化硅導帶的電子在自建場的作用下漂移至隧穿氧化層10和電荷存儲層15的界面，然后再隧穿回襯底的路徑C1。由此可知，隧穿氧化層10的厚度是決定SONOS器件工作性能的關鍵。該層越薄，相應SONOS器件的擦寫速度越快，但同時數據的保存時間也會下降。
為了獲得更快的速度或更低的編程/擦除電壓，SONOS的隧穿氧化層必須不斷減薄。但是當隧穿氧化層厚度小于2nm的時候，傳統SONOS器件已基本無法滿足ITRS(International Technology Roadmap for Semiconductors)對非揮發性存儲器所要求的至少10年的斷電數據保存時間。
工作性能和數據保存時間的這種矛盾使得傳統的SONOS存儲器的實用價值還相當有限。目前的SONOS存儲器主要應用于一些浮柵式存儲器無法工作的惡劣環境，如輻射劑量高的地外空間等場所。為了制造出性能更好的非揮發性存儲器，還需要在當前器件結構上做出改進。
發明內容
有鑒于此，本發明致力于提供一種非揮發性存儲器器件結構，該非揮發性存儲器器件結構可以通過減薄隧穿氧化層提高存儲器的性能和集成度。
本發明的上述目的是通過如下的技術方案予以實現的一種非揮發性存儲器器件結構，包括(1)襯底；
(2)位于襯底之上設有隧穿氧化層，厚度為10-50；(3)位于隧穿氧化層之上設有襯底阻擋層，該層由禁帶寬度介于3eV至7eV，體內陷阱態密度小的材料構成，該層厚度為30-200；(4)位于襯底阻擋層之上設有類浮柵電荷存儲層，該層厚度為10-100；(5)位于類浮柵電荷存儲層之上設有柵阻擋層，該層厚度為30-150；(6)位于柵阻擋層之上設有柵電極。
襯底阻擋層采用富氮的SiNx，SiON，或Hf基、Ti基、Zr基、La基、Al基氧化物等材料。
電荷存儲層采用多晶硅或其他導電材料。
柵阻擋層采用三氧化二鋁、氮氧化硅或二氧化硅材料。
參考圖4，135是在襯底105之上的形成的隔離區，隔離區之間是有源區。隧穿層110，襯底阻擋層115，類浮柵電荷存儲層120，柵阻擋層125以及柵電極130依次形成于有源區之上。140是有源區內的重摻雜源區或漏區。
本發明具有改進存儲器的性能和集成度的特點，原理如下圖5是本發明器件結構在寫入過程中的能帶示意圖。對比圖2可知，本發明器件的寫入過程與傳統SONOS是類似的。在本發明器件中，電子通過路徑A隧穿進入襯底阻擋層導帶，之后在電場的作用下漂移進入電荷存儲層。可見不管是傳統SONOS和還是本發明器件，決定寫入速度的關鍵都在隧穿氧化層的厚度。因此隧穿氧化層的厚度越薄，襯底電子就越容易在外加電場的作用下隧穿進入電荷存儲層，存儲器的寫入速度也就越快。但是隧穿氧化層的厚度不能無限減薄，過薄的隧穿氧化層會導致數據的保存時間變短，以至無法滿足非揮發性存儲器的要求。傳統SONOS的隧穿氧化層厚度的極限一般在23以上。在本發明器件所選用的襯底阻擋層115的材料與傳統SONOS電荷存儲層15所選用的材料的能帶邊的相對位置、介電常數以及物理厚度相等的前提下，本發明的器件較之傳統SONOS的主要優點就在于它允許使用更薄的隧穿氧化層，從而能夠在相同的編程/擦除電壓以及不犧牲電荷保存時間的前提下實現更快的寫入速度/擦除速度，即擁有更好的“擦寫速度-存儲時間折衷性能”。
圖6是本發明器件處于保存狀態的能帶圖，此時無外加電場。若忽略由襯底105注入的空穴和越過柵阻擋層125流失的電子(柵阻擋層足夠厚)，并且假設隧穿氧化層110和襯底阻擋層115的禁帶內無陷阱態能級，則儲存的電子逸出的路徑主要為B2和C2。
在室溫條件下可以進一步忽略由C2路徑逸出的電子。傳統SONOS中電子分散存儲在電荷存儲層15當中，阻止其中的電子從硅襯底逃逸的阻擋層為隧穿氧化層加上一部分電荷存儲層；而本發明器件中的電子都存儲在襯底阻擋層115之上的類浮柵電荷存儲層當中，阻止其中的電子從硅襯底逃逸的阻擋層為隧穿氧化層加上全部襯底阻擋層。若圖3中的電荷存儲層15與圖6中的襯底阻擋層115物理厚度、介電常數相等，則本發明器件中電子逸出的所需要經過的隧穿路徑B2將比傳統SONOS電子逸出的所需要經過的隧穿路徑B1長。
存儲于SONOS中電子的隧穿幾率近似公式為 其中mox*是電子在氧化硅中的有效質量，q是電子電量，ETO是隧穿介質內的電場強度，xTO是隧穿介質的厚度，φ是隧穿面臨的勢壘高度。(1)式雖不能準確計算出類SONOS器件所存儲的電子隧穿返回襯底的幾率，但可以用作定性比較。(1)式表明在各層隧穿介質內的電場相同且電子有效質量相等的情況下，隧穿幾率將隨隧穿勢壘的升高或隧穿路徑長度的增加顯著下降。由上文的討論已知本發明器件所存儲的電子逃逸至襯底所經歷的隧穿路徑更長，因此只要選擇適當的襯底阻擋層115和類浮柵電荷存儲層120的材料使得電子在類浮柵電荷存儲層里所面臨的勢壘(圖6中的Φ2)足夠高(一般大于1eV即可)，就可以使得本發明器件在保證足夠的數據保存時間的前提下實現比傳統SONOS器件更快的擦寫速度。
若工作溫度較高，需要考慮到由路徑C1和C2逸出的電子。決定電子從C1和C2逸出速度的主要過程是熱激發。存儲的電子若獲得了足夠的能量從電荷存儲層陷阱激發至導帶(對應傳統SONOS器件的Φ1，見圖3)，或從類浮柵電荷存儲層激發至襯底阻擋層導帶(對應本發明器件的Φ2，見圖6)，就能夠比較容易的回到襯底。在本發明器件結構中，可以選擇適當的材料使得襯底阻擋層115與類浮柵電荷存儲層120之間的導帶能級差大于傳統SONOS中氮化硅電子陷阱能級深度，從而得到更好的高溫工作性能。
圖1為典型的SONOS存儲器單元剖面圖；圖2為SONOS存儲器的寫入原理示意圖；圖3為無外加偏壓時SONOS存儲電子的能帶圖；圖4為本發明非揮發性存儲器器件結構剖面圖；圖5為本發明器件結構在寫入過程中的能帶示意圖；圖6為本發明器件處于保存狀態的能帶圖。
具體實施例方式
實施方式一工藝步驟與傳統CMOS工藝完全兼容。隧穿層110由熱氧化SiO2形成，厚度為15。襯底阻擋層115選用富氮的SiNx(禁帶寬度約5eV)，用CVD方法制備，厚度為30。類浮柵電荷存儲層120由CVD(Chemical Vapor Deposition)多晶硅構成，厚度10。柵阻擋層125用CVD SiO2形成，厚度70。柵阻擋層之上的柵電極是常規的多晶硅柵。由于SiN與多晶硅導帶之間的能級差大約為2eV，而普通SiN體內電子陷阱能級的深度大約在0.9eV與1.5eV之間，故存儲在實施方式一中的電子所面臨的勢壘更高，實施方式一比傳統SONOS器件具有更好的擦寫速度-存儲時間折衷性能。
實施方式二隧穿層110由熱氧化SiO2形成，厚度為11。襯底阻擋層115用ALD(Atomic Layer Deposition)方法制備的TiO2，厚度為150。類浮柵電荷存儲層120由PVD(Physical Vapor Deposition)方法制備的Al構成，厚度20。柵阻擋層125用ALD(Atomic Layer Deposition)方法制備的Al2O3構成，厚度50。柵電極采用與Al2O3界面匹配較好的TaN，通常用ALD(AtomicLayer Deposition)方法制備。由于TiO2的禁帶較窄(約3.25eV)，電子能夠以更快的速度寫入。TiO2的導帶與用作類浮柵電荷存儲層的Al的費米能級之間的能級高差約1eV，能夠保證足夠的數據存儲時間。
實施方式二側重于高速應用。
實施方式三
隧穿層110由熱氧化SiO2形成，厚度為30。襯底阻擋層115用CVD方法制備的HfO2(禁帶寬度約5.9eV)，厚度為90。類浮柵電荷存儲層120由PVD(Physical Vapor Deposition)方法制備的W構成，厚度30。柵阻擋層125用ALD(Atomic Layer Deposition)方法制備的Al2O3構成，厚度150。柵電極采用與Al2O3界面匹配較好的TaN，通常用ALD(Atomic LayerDeposition)方法制備。較厚的襯底阻擋層，以及HfO2導帶與W的費米能級之間的高勢壘(約2eV)，使得實施方式三具有更好的數據保存特性。
實施方式三側重于增強器件可靠性以及數據保存特性。
上述是對于本發明非揮發性存儲器器件最佳實施例的詳細描述，但是很顯然，本發明技術領域的研究人員可以根據上述的步驟作出形式和內容方面非實質性的改變而不偏離本發明所實質保護的范圍，因此，本發明不局限于上述具體的形式和細節。
權利要求
1.一種非揮發性存儲器器件結構，包括(1)襯底；(2)位于襯底之上設有隧穿氧化層，該層厚度為10-50；(3)位于隧穿氧化層之上設有襯底阻擋層，該層由禁帶寬度介于3eV至7eV，體內陷阱態密度小的材料構成，該層厚度為30-200；(4)位于襯底阻擋層之上設有類浮柵電荷存儲層，該層厚度為10-100；(5)位于類浮柵電荷存儲層之上設有柵阻擋層，該層厚度為30-150；(6)位于柵阻擋層之上設有柵電極。
2.如權利要求1所述的非揮發性存儲器器件結構，其特征在于襯底阻擋層采用富氮的SiNx，SiON，或Hf基、Ti基、Zr基、La基、Al基氧化物等材料。
3.如權利要求1所述的非揮發性存儲器器件結構，其特征在于類浮柵電荷存儲層采用多晶硅或其他導電材料。
4.如權利要求1所述的非揮發性存儲器器件結構，其特征在于柵阻擋層采用三氧化二鋁、氮氧化硅或二氧化硅材料。
全文摘要
本發明提供一種非揮發性存儲器器件結構，屬于半導體集成電路器件設計及制造技術領域。該結構包括位于襯底之上隧穿氧化層、位于隧穿氧化層之上的襯底阻擋層、位于襯底阻擋層之上的類浮柵電荷存儲層、位于類浮柵電荷存儲層之上的柵阻擋層以及位于最頂層的柵電極，其中襯底阻擋層采用禁帶寬度介于3eV至7eV，且體內陷阱態密度小的絕緣材料。類浮柵電荷存儲層由多晶硅或金屬構成。襯底阻擋層阻擋存儲電荷的回遷，但是基本不阻擋襯底電子的寫入，因此該存儲器件的總體性能得以顯著提升。
文檔編號H01L29/40GK1851931SQ20061001176
公開日2006年10月25日 申請日期2006年4月21日 優先權日2006年4月21日
發明者康晉鋒, 楊競峰, 劉曉彥, 張興, 王新安, 韓汝琦, 王陽元 申請人:北京大學深圳研究生院