非易失性半導體存儲器件及其制造方法

專利名稱：非易失性半導體存儲器件及其制造方法
技術領域：
本發明涉及半導體器件，更具體涉及一種非易失性半導體存儲器件及其制造方法。
半導體存儲器件廣泛地用于在電子系統中存儲各種數據，通常分為易失性和非易失性兩種。易失性存儲器件當其電源被中斷或被中止時，易失性存儲器件丟失它們的數據，而非易失性存儲器件在沒有電源的條件下仍保持它們的數據。因此，非易失性儲存器廣泛地用于諸如移動電話、存儲卡、儲存音頻或圖像文件及其它沒有有線電源的工作環境中的便攜式裝置等的應用。
非易失性存儲器件被分為浮柵型和浮阱(floating-trap)型。在浮柵存儲器件中，浮柵被布置在半導體襯底和控制柵之間，其中浮柵和襯底被隧道絕緣膜分開。通過在浮柵中存儲電荷來編程數據位。浮阱存儲器件通過在半導體襯底和柵電極之間的非導電電荷存儲膜中形成的阱中存儲電荷來編程數據位。
由于將浮柵與半導體襯底隔離的隧道絕緣膜中的缺陷，浮柵存儲器件可能丟失電荷。為了確保可靠性，浮柵存儲器件需要較厚的隧道絕緣膜。因為浮阱儲存器與浮柵存儲器件相比具有較低功率的需求，所以浮阱儲存器可以利用較薄的隧道絕緣膜。較小功率的需求是因為在浮阱儲存器中的電荷被保持在深電位的阱中。
一種被稱作硅-氧化物-氮化物-氧化物-半導體(SONOS)單元結構的典型浮阱儲存器結構包括，由硅襯底形成的溝道區、由第一氧化物膜形成的隧道層、由氮化物膜形成的電荷存儲膜、由第二氧化物膜形成的阻擋層以及由導電膜形成的控制柵電極。該電荷存儲膜可以由氮化硅膜或高介質材料膜制成。另外，電荷存儲膜可以由諸如硅-鍺(SiGe)量子點、硅量子點和金屬量子點的隔離的和分散的點形成。
圖1是常規SONOS存儲器件件沿位線方向的截面圖。
參考圖1，SONOS存儲器件件具有形成在半導體襯底1上的柵疊層2。柵疊層2包括按順序層淀積的隧道絕緣膜3、電荷存儲膜4、阻擋絕緣膜5和導電柵膜6。在柵疊層2的兩側通過N-型雜質形成源區7和漏區8。
電荷存儲膜4具有一阱電位以及在操作中SONOS存儲器件件使用該阱電位，如下。
形成半導體襯底1、隧道絕緣膜3、電荷存儲膜4、阻擋絕緣膜5和導電柵膜6的材料被配置為在它們的表面具有不同的勢壘。當正電壓被施加到柵電極2和漏區8，同時源區7被接地時，沿從源區7導向漏區8的溝道產生電場。該電場使從源區7朝向漏區8的電子加速。部分加速的電子通過隧道絕緣膜3克服勢壘和隧道，并被電荷存儲膜4的阱電位俘獲。由于電子被俘獲并積累在電荷存儲膜4處，因此在編程狀態(或擦除狀態)中單元晶體管的閾值電壓增加，以設置該單元晶體管。當負電壓被施加到柵疊層3時，被俘獲在電荷存儲膜4中的電子通過絕緣膜3隧穿并移動到半導體襯底1中。此時，空穴從半導體襯底1穿過隧道絕緣膜3并被俘獲在電荷存儲膜4中，導致將單元晶體管設為擦除狀態(或編程狀態)的閾值電壓減小。
圖2是常規SONOS存儲器件件沿柵長度方向的截面圖。在圖2中，在半導體襯底1中形成場隔離膜9，在其中限制有源區。場隔離膜9、隧道絕緣膜3、電荷存儲膜4、阻擋絕緣膜5和導電柵膜6被依次淀積在半導體襯底上。
隨著半導體存儲器件的密度增加和尺寸減小的技術趨勢繼續，之前不成為問題的顯微級設計結構正變為諸如SONOS儲存器的半導體存儲器件的工作性能中的越來越關鍵的因素。
圖3A和3B圖示了由常規技術產生的問題，特別與有源區和場隔離膜之間的邊界相關的問題。圖3A示出了沿柵極方向的常規SONOS存儲器件的截面，而圖3B圖示了圖3A中的點圓圈的放大視圖。
由圖3A明顯看到在有源區處半導體襯底1的頂表面和場隔離膜的頂表面之間有細微的臺階差。場隔離膜9通常是在半導體襯底1上形成襯墊絕緣圖形然后使用該襯墊絕緣圖形作為刻蝕掩模在半導體襯底1上形成溝槽并用絕緣材料填充該溝槽之后形成的。然后進行平面化工序，直到半導體襯底1的上表面被露出，以及該襯墊絕緣圖形被完全除去。該工序不可避免引起細微的臺階差，以致場隔離膜9的頂表面被定位為略高于半導體襯底1的有源區的頂表面。結果，由于在具有臺階差的結構中順序地淀積隧道絕緣膜3、電荷存儲膜4、阻擋絕緣膜5以及導電柵膜6，因此膜3至6不能以平坦的外形下沉。如圖3A所示，例如隧道絕緣膜3被凹陷地淀積在場隔離膜9之間的半導體襯底1上。先前，場隔離膜9的頂表面和有源區的半導體襯底1之間的臺階差沒有被考慮為重要因素。但是，隨著半導體器件的尺寸繼續縮小，臺階差變為半導體器件的工作性能的重要因素。
圖3B進一步圖示了由于臺階差隧道絕緣膜3的厚度在有源區上如何改變。當電壓被施加到該結構，用于編程和擦除數據時，有源區的中心和邊緣之間的電場改變。盡管在有源區的中心均勻地形成電場，但是鄰近隧道膜變厚的有源區的邊緣電場變得不規則和衰弱。編程和擦除操作使用被電場加速的隧道電荷來進行。但是，沿隧道絕緣膜的電場的強度不同，這使得在有源區的中心和邊緣中編程和擦除操作的速度不同。由于存儲單元尺寸變得更小和有源區的邊緣占據高百分比的單元結構的面積，因此該問題可能變得更嚴重。

發明內容
本發明涉及一種非易失存儲器件及其制造方法。
在例子實施例中，半導體襯底具有被多個溝槽分開的多個有源區。柵絕緣膜至少填充部分溝槽，以及在柵絕緣膜上形成導電柵膜。
在例子實施例中，柵絕緣膜可以包括隧道絕緣膜、電荷存儲膜以及阻擋絕緣膜。該例子實施例也可以包括場隔離膜，該場隔離膜部分地填充半導體襯底的溝槽，以便有源區或襯底的上表面高于場隔離膜的上表面。而且，柵絕緣膜可以形成為至少部分柵絕緣膜填充未被場隔離膜填充的溝槽的剩余部分。溝槽的剩余部分可以用隧道絕緣膜和電荷絕緣膜來填充。
在另一例子實施例中，溝槽單獨地用柵絕緣膜填充。
在另一例子實施例中，在柵絕緣膜和導電柵膜之間可以形成金屬膜。該金屬膜僅僅填充至少部分溝槽。


所包括的附圖提供本發明的進一步理解。這些圖與用來解釋本發明的原理的說明書一起說明本發明的例子實施例。這些圖不應該被解釋為限制本發明的范圍。附圖不允許被認為是按比例繪制，除非明確地指出。在附圖中圖1是常規SONOS存儲器件沿位線方向的截面圖；
圖2是常規SONOS存儲器件沿柵長度方向的截面圖；圖3A和3B圖示了由常規技術產生的問題；圖4A至4D是根據本發明的各個實施例的非易失性半導體存儲器件沿柵長度方向的截面圖；以及圖5A至5E是說明根據本發明的實施例用于制造非易失性半導體存儲器件的工序步驟的截面圖。
具體實施例方式
下面將參考附圖更詳細地描述本發明的例子實施例。但是，本發明可以以多種不同的形式體現，且不應該認為局限于在此闡述的實施例。相反地，提供這些實施例是為了本公開是徹底的和完全的，并將本發明的范圍完全傳遞給所屬領域的技術人員。
為了清楚可以放大圖中的層和區域的厚度。當一個層被稱為在另一層或襯底上時，它可以直接在另一層或襯底上，或可以包含插入層。在整個說明書中，相同的標記指相同的元件。
圖4A至4D是根據本發明的各個實施例的非易失性半導體存儲器件沿柵長度方向的截面圖。
在圖4A中，在半導體襯底10中形成場隔離膜90，在其間限制有源區。然后在有源區和場隔離膜90的表面上淀積柵絕緣膜20和導電柵膜60。柵絕緣膜20包括隧道絕緣膜30、電荷存儲膜40以及阻擋絕緣膜50。如圖4A所示，場隔離膜90的頂表面在半導體襯底10的頂表面下凹陷，在半導體襯底10的有源區之間產生空腔。半導體襯底10的有源區在場隔離膜90之間向上突出。在該實施例中，在凹陷的半導體襯底10的內側上和在場隔離膜90上形成柵絕緣膜20。由此，保證至少在半導體襯底10的有源區上柵絕緣膜20由均勻的厚度形成。
場隔離膜90的凹陷厚度可以在為分開有源區而形成的場隔離膜90的初始厚度的5～20％的范圍內。換句話說，未被場隔離膜填充的溝槽的剩余部分是溝槽深度的5～20％。由于場隔離膜90被更深地凹陷，柵絕緣膜20的臺階部分移入半導體襯底10中的空腔的內側中。但是，由于場隔離膜90的凹陷厚度增加，因此物理和電隔離效果被減小。場隔離膜90的凹陷厚度可以被控制在希望的范圍內。例如，當在SONOS存儲器件件中，以約4000的厚度形成場隔離膜90時，柵絕緣膜的凹陷厚度可以是300～400。場隔離膜90的凹陷部分的深度可以相對于用于場隔離膜90的溝槽的深度而變化，只要場隔離膜90具有足夠的厚度允許在襯底的有源區上形成均勻厚度的柵絕緣膜。
圖4B圖示了本發明的另一實施例的截面結構。在圖4B中，在半導體襯底10中形成場隔離膜90，以限制有源區。在場隔離膜90的頂表面和半導體襯底10的有源區上布置柵絕緣膜20。柵絕緣膜20包括隧道絕緣膜30、電荷存儲膜40以及阻擋絕緣膜50。在柵絕緣膜20上淀積導電柵膜60。場隔離膜90的頂表面在半導體襯底10的有源區的頂表面下面凹陷。圖4B所示的實施例不同于圖4A，在于場隔離膜90的凹陷部分僅僅用隧道絕緣膜30和電荷存儲膜40填充，而阻擋絕緣膜50不侵入凹陷部分。在存儲器件件的工作中該圖形不會導致顯著的變化，但是不同于其中更厚地形成電荷存儲膜40的先前實施例。
圖4C圖示了本發明的另一實施例。在圖4C中，盡管在半導體襯底10中形成溝槽，以限制有源區，但是沒有場隔離膜。代替地，柵絕緣膜20用作場隔離膜。盡管先前的實施例可以將場隔離膜的凹陷部分的深度限制到一定的范圍，但是柵絕緣膜20能夠用作場隔離膜，盡管場隔離膜被完全地除去。該功能可以被實現，因為柵絕緣膜20主要由如下所述的絕緣材料形成。
柵絕緣膜20的最低層是隧道絕緣膜30，由通過氧化硅半導體襯底產生的熱氧化物膜(SiO2)形成。由于場隔離膜可以由具有高密度等離子(HDP)氧化物膜的氧化物膜形成，因此隧道膜30等同于場隔離膜。使用有絕緣膜的電荷存儲膜40通常由氮化硅膜(Si3N4)形成，具有高陷阱密度和高于隧道絕緣膜30或阻擋絕緣膜50的電子吸引力(affinity)。電荷存儲膜40也可以是氮氧化硅(SiON)膜、包含硅點的薄膜、包含氮點的薄膜或鐵電層。阻擋絕緣膜50，作為柵絕緣膜20的最高層，可以是氧化硅膜，該氧化硅膜可以由具有高介電常數和大帶隙的高介質(或高k)膜，或金屬氧化物膜形成。阻擋絕緣膜50也可以由氧化鋁(Al2O3)膜、五氧化二鉭(Ta2O5)膜、二氧化鈦(TiO2)膜、氧化鋁鉿(HfAlO，HfAlON)膜或氧化硅鉿(HfSiO，HfSiON)膜，或包括上述高介質材料的組合物的復合薄膜形成。
由于構成柵絕緣膜20的三個層可以由絕緣材料形成，因此柵絕緣膜20能夠代替先前的實施例中的多個場隔離膜。因此，即使在半導體襯底內沒有附加場隔離膜，它也可以有效地產生場隔離結構，其中整個場隔離結構是襯底和柵絕緣膜20內的凹陷圖形的結果，如圖4C所示。
圖4D圖示本發明的再一實施例。參考圖4D，在有源區之間的半導體襯底10中形成場隔離膜90。在場隔離膜90的表面和半導體襯底10的有源區上形成柵絕緣膜20。柵絕緣膜20、金屬膜70和導電柵膜60被依次淀積。除場隔離膜90的頂表面在半導體襯底10上的有源區的頂層下面凹陷之外，在整體結構上淀積金屬膜70。金屬膜70部分地填充場隔離膜90上的凹陷部分。金屬膜70可以被應用于圖4A、4B或4C所示的結構。例如，如果金屬膜70應用于圖4B的結構，那么正好用隧道絕緣膜30和電荷存儲膜40向上填充場隔離膜90的凹陷區，以及在阻擋絕緣膜50上形成金屬膜70。金屬膜70可以具有大于使用N-型多晶硅的導電柵膜60的功函數。詳細地，金屬膜70可以是氮化鈦(TiN)膜、氮化硅鈦(TiSiN)膜、氮化鉭(TaN)膜、氮化鎢(WN)膜、氮化鉿(HfN)膜、氮化硅鉭(TaSiN)膜、鈦(Ti)膜、鎢(W)膜、銦(Ir，IrO)膜，或鉑(Pt)膜，任何一種膜可以具有超過4eV的功函數。或金屬膜70可以是包括上述膜的組合物的復合薄膜，可以具有超過4eV的功函數。
金屬膜70和導電柵膜60形成柵電極，以及有助于縮短擦除模式中的工作時間。如前所述，在擦除操作過程中，在電荷存儲膜40中的阱中保持的電子通過隧道絕緣膜30被排放到半導體襯底10中。在該操作過程中，來自導電柵膜60的電子可以隧穿阻擋絕緣膜50并注入電荷存儲膜40中。注入電荷存儲膜40的電子可以導致擦除時間延遲。但是，金屬膜70的增加在導電柵膜60和阻擋絕緣膜50之間產生高電位勢壘，以致通過阻擋絕緣膜電子隧穿的概率被減小，因此縮短擦除操作的時間(即，擦除時間)。如圖4D所示，盡管可以通過依次淀積金屬膜70和導電多晶硅膜60形成柵電極，但是也可以僅僅用具有高于N-型多晶硅的功函數的金屬膜70形成柵電極。
接下來，將描述圖4A至4D所示的半導體存儲器件器件的制造方法。圖5A至5E提供制造圖4A所示結構的例子方法。應當理解圖4B至4D所示的其它結構可以通過類似于該制造方法來完成。
參考圖5A，在半導體襯底10中形成場隔離膜90，在其中隔離有源區。場隔離膜90可以通過淺溝槽隔離(STI)工藝來形成。例如，襯墊絕緣膜可以被構圖，以標識將在半導體襯底10中刻蝕溝槽的區域。襯墊絕緣膜可以由氧化物和氮化物膜構成。然后通過使用構圖的襯墊絕緣膜作為刻蝕掩模，有選擇地刻蝕半導體襯底10，從而形成溝槽。在通過在包括溝槽的所得結構上淀積氧化硅膜(未示出)保護溝槽的內壁之后，用具有高填隙能力的非摻雜硅玻璃(USG)膜或高密度等離子體(HDP)氧化物膜填充溝槽。此后，通過平整溝槽中的氧化物膜并除去襯墊絕緣圖形，完成場隔離膜90，并用來將襯底劃分為有源區和非有源區。
參考圖5B，通過從其上表面除去部分場隔離膜90凹陷場隔離膜90。除去的凹陷部分的厚度可以在場隔離膜90的初始厚度的5～20％的范圍內。例如，假如場隔離膜形成4000的厚度，那么凹陷的厚度可以是300～400。場隔離膜90可以通過干法或濕法刻蝕工藝來凹陷。例如，在采用濕法刻蝕工藝用于場隔離膜90的凹陷的情況下，使用氟化氫(HF)或用水稀釋的氟化氫溶液的緩沖氧化物蝕刻劑(BOE)進行深蝕刻工序。在該工序過程中，半導體襯底10被浸入蝕刻劑中或在半導體襯底10上噴淋蝕刻劑。換句話說，未被場隔離膜填充的溝槽的剩余部分是溝槽的初始深度的5％-20％。
由于該刻蝕工序，有源區的頂表面在場隔離膜90的頂表面上突出。使半導體襯底10的頂表面在場隔離表面90的頂表面上突出的另一方法是通過選擇性外延生長升高半導體襯底的水平面。此外，如同圖4C所示的實施例一樣，當用柵絕緣膜20代替場隔離膜90時，不必經歷形成場隔離膜90的步驟。因此，盡管可以在形成場隔離膜90之后使場隔離膜90的表面凹陷，但是也可以在半導體襯底10中形成限制有源區的溝槽之后直接淀積柵絕緣膜20和導電柵膜60(參考圖5C和5D)，而不形成和凹陷場隔離膜90。
參考圖5C，在凹陷結構上形成包括隧穿絕緣膜30、電荷存儲膜40和阻擋絕緣膜50的柵絕緣膜20。在圖5B的結構上可以通過進行熱氧化或低壓化學氣相淀積(LPCVD)形成隧道絕緣膜30。然后通過進行LPCVD形成電荷存儲膜40。最終，在電荷存儲膜40上淀積阻擋絕緣膜50。
參考圖5D，在包括柵絕緣膜20的所得結構上形成導電柵膜60。在導電柵膜60之前可以進一步淀積根據圖4D論述的金屬膜70。導電柵膜60可以由摻雜的多晶硅或摻雜的多晶硅和金屬硅化物形成。多晶硅導電柵膜60可以通過化學氣相淀積(CVD)來形成。為了使多晶硅導電，在淀積過程中或之后用雜質摻雜該多晶硅。
最終，參考圖5E，可以進行構圖柵絕緣膜20和導電柵膜60以及將離子注入有源區中的其它普通工序步驟。在說明非易失性半導體存儲器件的制造方法的圖中，圖5A至5D是沿柵長度的方向，但是圖5E是沿位線的方向。如圖5E所示，通過依次形成導電柵膜和柵絕緣膜形成80s，80w和80g。電極80s是一行(string)選擇線，電極80g是地線選擇線，以及電極80w是字線。離子雜質被注入到有源區中，以形成半導體襯底10的雜質區85。在注入工序過程中，使用電極80s，80w和80g作為離子注入掩模。此后，在半導體襯底10上淀積層間絕緣膜。后續工藝步驟形成到雜質區85的接觸引線，以連接到位線。
盡管結合附圖中所示的本發明的實施例描述了本發明，但是本發明不局限于該公開的實施例。所屬領域的技術人員應當明白在不脫離本發明的精神或范圍的條件下，可以對本發明進行各種替換、改進和改變。
權利要求
1.一種半導體存儲器件，包括半導體襯底，具有被所述半導體襯底中的多個溝槽分開的多個有源區；形成在所述半導體襯底上的柵絕緣膜，以及至少部分柵絕緣膜填充至少部分溝槽；以及在所述柵絕緣膜上形成的導電柵膜。
2.根據權利要求1的半導體存儲器件，其中柵絕緣膜至少包括隧道絕緣膜、電荷存儲膜以及阻擋絕緣膜。
3.根據權利要求2的半導體存儲器件，還包括部分地填充溝槽的場隔離膜，以便使有源區的上表面高于場隔離膜的上表面；以及其中在場隔離膜上形成柵絕緣膜，以便至少部分柵絕緣膜填充未被場隔離膜填充的溝槽的剩余部分。
4.根據權利要求3的半導體存儲器件，其中該剩余部分被隧道絕緣膜、電荷存儲膜和阻擋絕緣膜填充。
5.根據權利要求3的半導體存儲器件，其中該剩余部分被隧道絕緣膜和電荷存儲膜填充。
6.根據權利要求3的半導體存儲器件，其中剩余部分的深度等于溝槽深度的5％～20％。
7.根據權利要求3的半導體存儲器件，其中剩余部分的深度在300-400的范圍內。
8.根據權利要求2的半導體存儲器件，其中隧道絕緣膜由熱的氧化硅膜形成。
9.根據權利要求2的半導體存儲器件，其中電荷存儲膜包括氮化硅膜、氮氧化硅膜、高介質膜、包含硅點的薄膜、包含硅-鍺點的薄膜、包含鍺點的薄膜、包含金屬點的薄膜以及包含氮點的薄膜的至少一種。
10.根據權利要求2的半導體存儲器件，其中阻擋絕緣膜包括氧化硅膜、高介質膜、金屬氧化物膜以及包括多個薄膜的復合膜的至少一種。
11.根據權利要求1的半導體存儲器件，其中導電柵膜包括多晶硅。
12.根據權利要求1的半導體存儲器件，其中柵絕緣膜單獨地填充溝槽。
13.根據權利要求1的半導體存儲器件，還包括在柵絕緣膜和導電柵膜之間形成的金屬膜。
14.根據權利要求13的半導體存儲器件，其中金屬膜至少填充部分溝槽。
15.根據權利要求13的半導體存儲器件，其中金屬膜具有大于4.0ev的功函數。
16.根據權利要求13的半導體存儲器件，其中金屬膜包括氮化鈦(TiN)膜、氮化硅鈦(TiSiN)膜、氮化鉭(TaN)膜、氮化鎢(WN)膜、氮化鉿(HfN)膜、氮化硅鉭(TaSiN)膜、鈦(Ti)膜、鎢(W)膜、銥(Ir，IrO)膜、鉑(Pt)膜的至少一種。
17.一種半導體存儲器件的制造方法，包括在具有被多個溝槽分開的多個有源區的半導體襯底上形成柵絕緣膜，以便至少部分柵絕緣膜填充至少部分溝槽；以及在所述柵絕緣膜上形成導電柵膜。
18.根據權利要求17的半導體存儲器件的制造方法，其中形成柵絕緣膜包括至少形成隧道絕緣膜、電荷存儲膜以及阻擋絕緣膜。
19.根據權利要求18的半導體存儲器件的制造方法，還包括形成部分地填充溝槽的場隔離膜，以便有源區的上表面高于場隔離膜的上表面；以及其中形成柵絕緣膜的步驟，在場隔離膜上形成柵絕緣膜以便至少部分柵絕緣膜填充未被場隔離膜填充的溝槽的剩余部分。
20.根據權利要求19的半導體存儲器件的制造方法，其中形成柵絕緣膜的步驟，用隧道絕緣膜、電荷存儲膜和阻擋絕緣膜填充該剩余部分。
21.根據權利要求19的半導體存儲器件的制造方法，其中形成柵絕緣膜的步驟，用隧道絕緣膜和電荷存儲膜填充該剩余部分。
22.根據權利要求19的半導體存儲器件的制造方法，其中該剩余部分的深度等于溝槽深度的5％～20％。
23.根據權利要求19的半導體存儲器件的制造方法，其中該剩余部分的深度在300-400的范圍內。
24.根據權利要求18的半導體存儲器件的制造方法，其中隧道絕緣膜由熱的氧化硅膜形成。
25.根據權利要求18的半導體存儲器件的制造方法，其中電荷存儲膜包括氮化硅膜、氮氧化硅膜、高介質膜、包含硅點的薄膜、包含硅-鍺點的薄膜、包含鍺點的薄膜、包含金屬點的薄膜以及包含氮點的薄膜的至少一種。
26.根據權利要求18的半導體存儲器件的制造方法，其中阻擋絕緣膜包括氧化硅膜、高介質膜、金屬氧化物膜以及包括多個薄膜的復合膜的至少一種。
27.根據權利要求17的半導體存儲器件的制造方法，其中導電柵膜包括多晶硅。
28.根據權利要求17的半導體存儲器件的制造方法，其中形成柵絕緣膜的步驟，單獨地用柵絕緣膜填充溝槽。
29.根據權利要求17的半導體存儲器件的制造方法，還包括在柵絕緣膜和導電柵膜之間形成金屬膜。
30.根據權利要求29的半導體存儲器件的制造方法，其中形成金屬膜的步驟，用金屬膜填充至少部分溝槽。
31.根據權利要求29的半導體存儲器件的制造方法，其中金屬膜具有大于4.0ev的功函數。
32.根據權利要求29的半導體存儲器件的制造方法，其中金屬膜包括氮化鈦(TiN)膜、氮化硅鈦(TiSiN)膜、氮化鉭(TaN)膜、氮化鎢(WN)膜、氮化鉿(HfN)膜、氮化硅鉭(TaSiN)膜、鈦(Ti)膜、鎢(W)膜、銥(Ir，IrO)膜、鉑(Pt)膜的至少一種。
33.一種半導體存儲器件，包括半導體襯底，具有被所述半導體襯底中的多個溝槽分開的多個有源區；部分地填充溝槽的場隔離膜，以便有源區的上表面高于場隔離膜的上表面；在所述半導體襯底和場隔離膜上形成的柵絕緣膜，以便至少部分柵絕緣膜填充未被場隔離膜填充的溝槽的剩余部分；以及在所述柵絕緣膜上形成的導電柵膜。
34.一種制造半導體存儲器件的方法，包括形成場隔離膜，該場隔離膜部分地填充半導體襯底中的溝槽，該半導體襯底具有被多個溝槽分開的多個有源區，以便有源區的上表面高于場隔離膜的上表面；在所述半導體襯底和場隔離膜上形成柵絕緣膜，以便至少部分柵絕緣膜填充未被場隔離膜填充的溝槽的剩余部分，以便至少部分柵絕緣膜填充至少部分溝槽；以及在所述柵絕緣膜上形成導電柵膜。
35.一種半導體存儲器件，包括半導體襯底，具有被所述半導體襯底中的多個溝槽分開的多個有源區；以及部分地填充溝槽的場隔離膜，以便有源區的上表面高于場隔離膜的上表面。
36.一種制造半導體存儲器件的方法，包括形成場隔離膜，該場隔離膜部分地填充半導體襯底中的溝槽，該半導體襯底具有被多個溝槽分開的多個有源區，以便有源區的上表面高于場隔離膜的上表面。
全文摘要
在例子實施例中，半導體襯底具有被多個溝槽分開的多個有源區。柵絕緣膜至少填充部分溝槽，以及在柵絕緣膜上形成導電柵膜。在例子實施例中，柵絕緣膜可以包括隧道絕緣膜、電荷存儲膜以及阻擋絕緣膜。該例子實施例也可以包括場隔離膜，部分地填充半導體襯底的溝槽，以便有源區或襯底的上表面高于場隔離膜的上表面。
文檔編號H01L21/70GK1835240SQ20061000706
公開日2006年9月20日 申請日期2006年2月14日 優先權日2005年3月14日
發明者李昌炫 申請人:三星電子株式會社