專利名稱：預估具高介電柵極介電層的金絕半場效晶體管壽命的方法
技術領域：
本發明是有關于一種半導體元件的制造方法，特別是有關于預估一種具有高介電常數介電層的半導體元件，因熱載流子效應(hot carrier effect)所導致元件退化及其壽命的方法。
背景技術：
隨著金屬-絕緣-半導體場效晶體管(MISFET)元件的結構的尺寸降低，柵極介電層的厚度亦隨之下降。此趨勢是因整體元件微縮趨勢的要求所致。例如，隨著柵極寬度縮減，元件其他部分的尺度亦隨之下降，以維持適當的尺寸維度以及元件的運作。另一個致使元件維度微縮趨勢的因素是將柵極氧化層的厚度降低以提升晶體管的漏極電流。晶體管的漏極電流正比于晶體管溝道區域于外加偏壓時所誘發的電荷總量。而晶體管溝道區域于柵極介電層處電壓降低所誘發的電荷總量是決定于柵極介電層的介電能力。
為能達到高介電能力，因此引用高介電常數(k)的材料于半導體元件中，例如大于氧化硅的介電材料，其k值大約為3.9。高介電常數(high-k)的材料，例如大于或等于20，可由過渡金屬元素的氧化物獲得。上述高介電常數材料能使相對厚的介電層仍具有高的介電能力。
然而，即使采用高介電常數介電層的半導體元件，其性能仍存在有許多問題。例如，未達到高速所需的電場增加會導致熱載流子注入(hot carrier injection)或捕捉生成(trap generation)等效應，而影響元件效能。電荷捕捉影響了次起始斜率(subthreshold slope)及起始電壓(threshold voltage，Vt)。高電荷捕捉密度亦會造成Frenkel-Poole穿隧漏電流，以及導致偏壓隨溫度的不穩定。就現今半導體制造而言，為了不斷尋求元件性能改善，熱載流子注入效應造成元件的損傷是遠期可靠度最關切的議題之一。
至今，最受矚目的高介電常數材料為鉿-系氧化物。不同于傳統的SiO2主要鍵結為共價鍵，鉿-系氧化物的主要鍵結為離子鍵，因而有不同的物理機制主導元件的失效。有鑒于此，傳統方法的偏壓加速退化實驗(accelerated stressing experiment)所推得的預估元件壽命，也變的不可靠。例如，傳統量測方法所采用的參數包括環形震蕩速率(ring oscillator speed)、起始電壓(Vt)、線性互導(transconductance，Gm，lin)、飽和互導(transconductance，Gm，sat)、線性漏極電流(IDLIN)、以及飽和漏極電流(IDSAT)，往往會造成不一致的結果。于許多情況下，傳統的預估方法過度估算元件的壽命多達好幾個數量級。
基于上述的現有技術背景，業界急需一種精確量測及估算熱載流子注入退化效應及其影響元件壽命關系的方法。
發明內容
有鑒于此，本發明的目的在于提供一種精確估算及量測受熱載流子注入退化效應影響的具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管(MISFET)元件的運作壽命的方法。
根據上述目的，本發明提供一種預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管(MISFET)元件的運作壽命的方法，包括施加一偏壓于一MIS FET元件的柵極上；維持一MISFET元件的漏極電壓等于或小于該偏壓；由該偏壓導致MISFET電性參數提前偏移所需的累積時間，量測元件的壽命；推導出該偏壓與該元件的壽命之間的一函數關系；將MISFET的操作電壓代入該函數關系，由此外插估算出MISFET元件于操作電壓的運作壽命。
其中，所述“提前偏移”的意義是指晶體管電性參數發生提前偏移標準值的時間，為一現象，并非處理手段。
本發明所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管(MISFET)元件的運作壽命的方法，其中該漏極電壓等于該偏壓。
本發明所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管(MISFET)元件的運作壽命的方法，其中該偏壓為一正電壓。
本發明所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管(MISFET)元件的運作壽命的方法，其中推導出該偏壓與該元件的壽命之間的函數關系包括繪制該偏壓與元件壽命的對數關系圖。
本發明所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管(MISFET)元件的運作壽命的方法，其中推導出該偏壓與該元件的壽命之間的函數關系包括繪制含一x-軸與一y-軸的關系圖，其中該y-軸包括以元件壽命的對數表示且該x-軸包括以正柵極偏壓表示。
本發明所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管(MISFET)元件的運作壽命的方法，其中該高介電常數柵極介電層的介電常數實質上大于7。
本發明所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管(MISFET)元件的運作壽命的方法，其中該高介電常數柵極介電層包括含鉿系介電材料。
本發明所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管(MISFET)元件的運作壽命的方法，其中該高介電常數柵極介電層包括含鋁系介電材料。
本發明所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管(MISFET)元件的運作壽命的方法，其中該高介電常數柵極介電層包括納米晶體(nano-crystal)材料。
本發明所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管(MISFET)元件的運作壽命的方法，其中該MISFET電性參數提前偏移包括起始電壓(VT)的偏移。
本發明所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管(MISFET)元件的運作壽命的方法，其中該MISFET電性參數提前偏移包括線性漏極電流(IDLIN)的偏移。
本發明所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管(MISFET)元件的運作壽命的方法，其中該MISFET電性參數提前偏移包括飽和漏極電流(IDsAT)的偏移。
本發明所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管(MISFET)元件的運作壽命的方法，更包括于施加偏壓時提升MISFET元件至溫度范圍大抵85℃至125℃之間。
根據上述目的，本發明提供一種預估集成電路壽命的方法，包括施以一加速偏壓量測，該加速偏壓量測包括施加一正偏壓于一NMOS的柵極上，其中該NMOS的柵極包括具高介電常數的介電層；同時設定一NMOS的漏極偏壓等于或小于該偏壓；量測一加速退化的元件壽命，其中加速退化的元件壽命是該正偏壓所導致一集成電路參數發生提早偏移的時間；推導出該正偏壓與該加速退化的元件壽命之間的一函數關系；將元件的操作電壓代入該函數關系，并由數值外插法估算出一對應的時間，其中該對應的時間提供該集成電路于正常操作電壓條件下的預估壽命。
本發明所述預估具高介電柵極介電層的金絕半場效晶體管壽命的方法，利用繪制加速元件退化壽命與柵極電壓VG的對數函數關系圖，并以外插法預估相對于該操作電壓的預估元件壽命。該預估方法能精確地估算出受熱載流子注入退化效應影響的具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管(MISFET)元件的運作壽命的方法。
圖1是顯示本發明實施例的一種預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管元件的運作壽命的方法的流程圖；圖2是顯示外加柵極電壓與加速元件退化壽命的對數關系圖；圖3是顯示以傳統方法預估半導體元件漏極電壓與加速元件退化壽命的關系圖；圖4是顯示一NMOS元件的漏極飽和電流(Idsat)退化與施加偏壓時間的關系圖，用于比較高介電常數的HfSiON介電層與非高介電常數的SiON介電層；圖5a與圖5b是顯示說明高介電常數的介電層的元件具有不同的熱載流子注入(HCI)退化機構；圖6是顯示柵極偏壓VG對HCI退化效應的影響更甚于漏極偏壓VD對HCI退化效應的影響。
具體實施例方式
以下配合圖式以及較佳實施例，以更詳細地說明本發明。
本發明實施例是利用偏壓加速退化實驗施于一N-型金屬氧化物半導體元件(NMOS)，以量測其受到熱載流子注入(hot carrierinjection、HCI)效應的影響。通過施加一偏壓于柵極端與漏極端上，該偏壓的大小足以使該NMOS元件誘發正偏壓溫度不穩定性(positive bias temperature instability)退化效應，由此得以精確地量測及估算熱載流子注入退化效應及其影響元件壽命的關系。雖然本發明實施例以NMOS元件的量測預估方法為實施例，舉例說明本發明，然而并非用以限定本發明的精神與范圍，其他半導體元件與集成電路皆可利用本發明實施例所列舉的方法。
圖1是顯示本發明實施例的一種預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管元件的運作壽命的方法的流程圖。根據本發明的較佳實施例，高介電常數介電層是由HfSiON柵極介電材料所構成。然而，其他高介電常數材料亦適用于本發明，例如適用的介電材料包括鉿-系氧化物、鋁-系氧化物、或其他介電常數大于7的材料。又或者是，傳統的非高介電常數材料，包括SiOx或SiON皆適用于本發明實施例的集成電路元件。
請參閱圖1，本發明實施例的預測方法包括步驟110，選擇適用的檢測高介電常數MISFET集成電路元件的HCI退化的參數。于本實施例中，高介電常數MI SFET集成電路元件包括HfSiON柵極介電層的互補型金屬氧化物半導體(CMOS)元件。該CMOS的制程包括形成一多晶硅(poly-Si)柵極、形成一源極/漏極(S/D)離子注入區域、進行S/D區域活化退火，及形成鈷金屬硅化物。S/D區域活化退火是高溫退火制程以活化S/D區域中的離子，其溫度大約在1100℃。
本發明實施例所提供的預估方法，以量測半導體元件受到HCI效應而加速老化的壽命為必要步驟，尤其適用于元件于交流驅動(AC switching)條件下的元件壽命預估。
再請參閱圖1，步驟110是選擇所欲量測的電性參數，包括環形震蕩速率(ring oscillator speed)、起始電壓(Vt)、線性互導(transconductance，Gm，lin)、飽和互導(transconductance，Gm，sat)、線性漏極電流(IDLIN)、以及飽和漏極電流(IDSAT)。上述參數的選用是決定于偏壓加速退化測試，以及于每次施加偏壓周期之后量測。
于偏壓加速退化測試后元件的壽命預估可定義元件于退化前在選用的電性參數條件下所承受的施加偏壓時間。根據本發明的較佳實施例，上述元件于偏壓加速退化測試后的壽命是定義為于10％環形震蕩速率(ring oscillator speed)、20mV起始電壓(Vt)變化、10％線性互導(transconductance，Gm，lin)、10％飽和互導(transconductance，Gm，sat)、10％線性漏極電流(IDLIN)、以及10％飽和漏極電流(IDSAT)變化所承受的施加偏壓時間。因此，于圖1中的步驟110可包括選用起始電壓(Vt)為量測電性參數，以及選用20mV偏移作為元件失效的條件。
再請參閱圖1，步驟113包括設定一偏壓，其中該偏壓為正柵極偏壓，例如VG＞0，較佳為VG大于元件的操作電壓。例如，以1.2V的元件(即操作電壓為1.2V)而言，適用的偏壓條件為1.2＜VG＜3V。步驟113更包括選定施加偏壓于MISFET元件的特定的一偏壓時間。
于步驟115中，施加一偏壓VG于該MISFET元件中的NMOS柵極于特定的一偏壓時間。根據本發明的較佳實施例，步驟115更包括施加一NMOS漏極偏壓VD，其中VD＝VG，致使發生最大的熱載流子注入(HCI)退化效應。根據以上所定的偏壓加速退化測試條件，相較傳統的預測具高介電常數材料元件的壽命的方法，本發明能更準確預測MISFET的壽命。
在以VD＝VG＞0條件偏壓加速退化測試MISFET元件于特定的偏壓時間之后。于步驟118中，可測得至少一元件參數，例如Gm，lin、Gm，sat、IDLIN、IDSAT、以及Vt。于步驟118中，累積的偏壓時間即等于電流偏壓狀態下所累計的偏壓時間總合。步驟118更包括決定上述元件參數是否處于元件退化發生的轉折點，即預選退化值。若未觀察到足夠的退化現象，則進行步驟119。
步驟119包括兩個選項。其一為該MISFET元件由量測平臺，如步驟118所示，移至施加偏壓平臺，如步驟115所示。另一為步驟119包括決定在可預期的時間內，是否能觀察到MISFET元件足夠的退化現象。例如，在進行一回施加偏壓/量測程序(步驟115及118)之后，并未觀測到退化現象，則于步驟119增加施加偏壓時間，例如，增加2倍的施加偏壓時間。
若于步驟118中觀測到MISFET元件參數處于元件退化發生的轉折點時，則進行步驟120。步驟120包括設定加速元件壽命等于累積加偏壓的時間。接著，進行步驟121，包括搜集至少一筆加速元件壽命與施加偏壓的數據庫。步驟121亦包括確認上述加速元件壽命與施加偏壓的數據是否構成一加速元件壽命與施加偏壓的關系圖，亦即具有兩筆以上的數據，較佳為具有2至5筆以上的數據。或者是，步驟121更包括使用傳統的數據處理方法，例如回歸分析法(regression analysis)，以決定上述的數據庫中的數據是否足以精確地預測元件壽命。
若仍需要更多的數據，則進行步驟123以選用另一偏壓，偏壓時間歸零，重復施加偏壓/量測步驟(115、118、119)于另一MISFET元件，直至元件失效發生。
就本發明的實施范例而言，至少量測五種不同偏壓與加速元件壽命量測。
再請參閱圖1，在獲得至少兩種不同柵極偏壓與加速元件退化壽命數據之后，數值處理分析而得到如圖2所示的關系圖。如步驟125所示，繪制外加柵極電壓與加速元件退化壽命的對數關系圖。然而，在得到圖2的關系之后，以外插法向外延伸以獲得正常操作條件下的元件壽命預測，如步驟130所示。關于圖1中步驟130詳細說明如下。
圖2是顯示外加柵極電壓與加速元件退化壽命的對數關系圖。在圖2中，加速元件退化壽命簡稱為HC Lifetime(s)。不同于傳統的量測方法以HC Lifetime對1/VD繪制關系圖，本發明的較佳實施例以HC Lifetime對VG的函數關系繪圖。再者，本發明的實施例可于溫度125℃條件下施加偏壓測試，較佳的范圍約為85℃至125℃或高于室溫。
就本發明的實施范例而言，選用施加偏壓的元件包括例如1.2V的NMOS元件。易言之，于正常的操作條件下包括VD＝1.2V，如圖2中位于1.2V處的垂直虛線所示。于上述操作條件之下，利用外插法預估元件的壽命。于本實施范例的預估元件壽命的結果為8年。
再請參閱圖2，本發明包括繪制加速元件退化壽命與柵極電壓VG的對數函數關系圖，輸入一操作電壓，然后以外插法預估相對于該操作電壓的預估元件壽命。于本發明的另一實施例中，包括一以x-軸與y-軸表示的曲線圖，其中該y-軸包括以元件壽命的對數表示且該x-軸包括以正柵極偏壓表示，輸入一操作電壓，然后以外插法預估相對于該操作電壓的預估元件壽命。本發明的又一實施例包括繪制其他形式關系圖，其能簡易且精確地以外插法預估相對于該操作電壓的預估元件壽命。本發明實施例另包括繪圖法及傳統的數值分析法，如內插法亦能達到相同的功能。
圖3是顯示以傳統方法預估半導體元件漏極電壓與加速元件退化壽命的關系圖。相較于圖2的結果，可輕易判別本發明實施例結果優于傳統方法結果的對照。如現有技術所周知，傳統方法是以加速元件退化壽命與漏極偏壓關系圖表示。對于一既定的漏極偏壓，其選擇在于使退化元件壽命達極大化。對極薄的柵極氧化層和短溝道元件而言，于柵極偏壓等于漏極電壓時，即VD＝VG＞0，元件退化效應達到最大。但如圖3所示，當一具高介電常數柵極介電層的NMOS元件以傳統方法量測其特性時，所預估錯誤的元件壽命可達10,000年。圖3的量測條件是于VD＝VG條件所量測的結果，其結果亦適用極薄的柵極氧化層(＜20)和短溝道(＜0.13μm)NMOS。
為了進一步證明傳統方法在預估具高介電常數柵極介電層的NMOS元件壽命的失敗，本發明實施例特提出以下幾個測試說明陷捕形成(trap formation)。圖4是顯示一NMOS元件的漏極飽和電流(Idsat)退化與施加偏壓時間的關系圖，用于比較高介電常數的HfSiON介電層與非高介電常數的SiON介電層。于圖4中，漏極飽和電流(Idsat)退化與施加偏壓時間的關系的斜率不同，意味著其間發生不同的退化機構。因此，于高介電常數的介電層與非高介電常數的介電層的元件中，存在著不同的熱載流子注入(HCI)退化機構正說明了何以傳統方法無法精確地預估具高介電常數柵極介電層的NMOS元件壽命。
圖5a與圖5b是顯示說明高介電常數的介電層的元件具有不同的熱載流子注入(HCI)退化機構。請參閱圖5a，就非高介電常數的介電層的元件而言，熱載流子注入(HCI)退化現象是發生在氧化層介面處，如氧化層介面態(Nit)210所示。然而，請參閱圖5b，就高介電常數的介電層(例如HfSiON)的元件而言，陷捕的電荷(trapped chargees，Qot)220提供了主導熱載流子注入(HCI)退化機構的因素。更有甚者，于HCI施加偏壓測試時，所施加的漏極偏壓VD會致使在靠近漏極處有更多的熱載流子注入，因而會發生更多的電子陷捕。因此，于圖5a與圖5b中，因二者皆施加了漏極偏壓VD，皆會發生局部損傷于靠近漏極電極處。
基于上述所述的HCI退化機構的不同，本發明更進一步提出漏極飽和電流(Idast)退化對VG與VD偏壓敏感度的關系。圖6是顯示柵極偏壓VG對HCI退化效應的影響更甚于漏極偏壓VD對HCI退化效應的影響。因此，電子陷捕的機構主要由柵極偏壓VG所主導。
上述實施例結果亦顯示對于具高介電常數的元件而言，正偏壓溫度不穩定性(positive bias temperature instability，PBTI)，亦即僅施加柵極偏壓VG，VD＝0，同樣具有電子陷捕的機構主要由柵極偏壓VG所主導。因此，HCI與PBTI皆具有相類似的元件壽命與柵極偏壓VG的對數關系。
有鑒于此，根據本發明的一較佳實施例，以HCI退化效應對NMOS元件壽命的預估可更精確的由繪制元件加速退化壽命與柵極偏壓的關系測得，而非由其與漏極偏壓的關系。本發明實施例所述的方法其結果已如圖1及圖2所示，相較于傳統的方法，本發明更精確至少3個數量級(亦即至少1000倍)。
綜上所述，雖然本發明實施例以高介電常數材料HfSiON為例說明本發明，然而并非用以限定本發明，其他高介電常數實質上大于7的介電材料，包括Ta2O5、TiO2、Al2O3、ZrO2、HfO2、Y2O3、L2O3、以及其他鋁化合物或硅化物，皆可適用于本發明的實施例中。上述具高介電常數的介電材料亦包括單層的金屬氧化物材料或多層的由兩層以上金屬氧化物所構成。其他適合的高介電常數材料包括氮化硅(silicon nitride)、氮氧化硅鉿(hafnium siliconoxynitride)、氧化鑭(lanthanum oxide)、及其他現有的高介電常數材料。其他適合的高介電常數材料另包括鉿-系材料、鋁-系材料、及上述材料組合的多層結構。其他適合的高介電常數材料又包括氮氧化物、含氧介電材料、含氮介電材料、及上述材料組合的多層結構。其他適合的高介電常數材料再包括HfO2、HfSiOx、HfAlOx、鋯的氧化物例如ZrO2、鋁的氧化物例如Al2O3、鈦的氧化物例如TiO2、鉭的氧化物例如Ta2O5、鑭的氧化物例如La2O3、鈦酸鍶鋇例如(Ba，Sr)TiO3、鈦酸鉛例如PbTiO3、及其他類似結構的化合物例如BaTiO3、SrTiO3、PbZrO3、PST、PZN、PZT、PMN、金屬氧化物、金屬硅酸鹽、金屬氮化物、及上述材料組合的單層或多層結構。其他適合的高介電常數材料還包括含有Si、Ge、C、B、O、Al、Ti、La、Ce、Bi、W、或Zr等元素非晶質(amorphous)或納米晶體(nanocrystal)結構。
本發明的特征與效果在于利用繪制加速元件退化壽命與柵極電壓VG的對數函數關系圖，并以外插法預估相對于該操作電壓的預估元件壽命。該預估方法能精確地估算出受熱載流子注入退化效應影響的具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管(MISFET)元件的運作壽命的方法。
雖然本發明已通過較佳實施例說明如上，但該較佳實施例并非用以限定本發明。本領域的技術人員，在不脫離本發明的精神和范圍內，應有能力對該較佳實施例做出各種更改和補充，因此本發明的保護范圍以權利要求書的范圍為準。
附圖中符號的簡單說明如下110-130預估元件壽命量測步驟210氧化層介面態(Nit)220陷捕的電荷(trapped chargees，Qot)
權利要求
1.一種預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管元件的運作壽命的方法，其特征在于，該預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管元件的運作壽命的方法包括施加一偏壓于一金屬-絕緣-半導體場效晶體管元件的柵極上；維持一金屬-絕緣-半導體場效晶體管元件的漏極電壓等于或小于該偏壓；由該偏壓導致金屬-絕緣-半導體場效晶體管電性參數提前偏移所需的累積時間，量測元件的壽命；推導出該偏壓與該元件的壽命之間的一函數關系；將金屬-絕緣-半導體場效晶體管的操作電壓代入該函數關系，由此外插估算出金屬-絕緣-半導體場效晶體管元件于操作電壓的運作壽命。
2.根據權利要求1所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管元件的運作壽命的方法，其特征在于，該漏極電壓等于該偏壓。
3.根據權利要求1所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管元件的運作壽命的方法，其特征在于，該偏壓為一正電壓。
4.根據權利要求1所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管元件的運作壽命的方法，其特征在于，推導出該偏壓與該元件的壽命之間的函數關系包括繪制該偏壓與元件壽命的對數關系圖。
5.根據權利要求1所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管元件的運作壽命的方法，其特征在于，推導出該偏壓與該元件的壽命之間的函數關系包括繪制含一x-軸與一y-軸的關系圖，其中該y-軸包括以元件壽命的對數表示且該x-軸包括以正柵極偏壓表示。
6.根據權利要求1所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管元件的運作壽命的方法，其特征在于，該高介電常數柵極介電層的介電常數實質上大于7。
7.根據權利要求1所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管元件的運作壽命的方法，其特征在于，該高介電常數柵極介電層包括含鉿系介電材料。
8.根據權利要求1所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管元件的運作壽命的方法，其特征在于，該高介電常數柵極介電層包括含鋁系介電材料。
9.根據權利要求1所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管元件的運作壽命的方法，其特征在于，該高介電常數柵極介電層包括納米晶體材料。
10.根據權利要求1所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管元件的運作壽命的方法，其特征在于，該金屬-絕緣-半導體場效晶體管電性參數提前偏移包括起始電壓的偏移。
11.根據權利要求1所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管元件的運作壽命的方法，其特征在于，該金屬-絕緣-半導體場效晶體管電性參數提前偏移包括線性漏極電流的偏移。
12.根據權利要求1所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管元件的運作壽命的方法，其特征在于，該金屬-絕緣-半導體場效晶體管電性參數提前偏移包括飽和漏極電流的偏移。
13.根據權利要求1所述的預估具有高介電常數柵極介電層的金屬-絕緣-半導體場效晶體管元件的運作壽命的方法，其特征在于，更包括于施加偏壓時提升金屬-絕緣-半導體場效晶體管元件至溫度范圍85℃至125℃之間。
全文摘要
本發明提供一種預估具高介電柵極介電層的金絕半場效晶體管壽命的方法。上述預估方法包括施加一偏壓于一金屬－絕緣－半導體場效晶體管元件的柵極上。維持一金屬－絕緣－半導體場效晶體管元件的漏極電壓等于或小于該偏壓。由偏壓導致金屬－絕緣－半導體場效晶體管電性參數提前偏移所需的累積時間，量測元件的壽命。推導出該偏壓與該元件的壽命之間的一函數關系。并將金屬－絕緣－半導體場效晶體管的操作電壓代入該函數關系，由此外插估算出金屬－絕緣－半導體場效晶體管元件于操作電壓的運作壽命。本發明提供了能精確地估算出具有高介電常數柵極介電層的金屬－絕緣－半導體場效晶體管元件的運作壽命的方法。
文檔編號H01L21/66GK1811478SQ20061000064
公開日2006年8月2日 申請日期2006年1月10日 優先權日2005年1月10日
發明者蔡慶威, 王志豪, 季明華 申請人:臺灣積體電路制造股份有限公司