專利名稱：用于SiGe RF－BiCMOS技術的集成SiCr金屬薄膜電阻器的制作方法
技術領域：
本發明大體上涉及半導體器件。更具體地，本發明涉及用于SiGeRF-BiCMOS(射頻雙極型互補金屬氧化物半導體)技術的集成SiCr金屬薄膜電阻器的形成。
背景技術：
無線通信的出現以及毫米波方式的相應高頻使用的開始成長，不但對于增強性能而且對于同時減小封裝和模塊尺寸已經帶來了新的需求。這些需求要求針對高頻應用的高集成封裝和模塊。
諸如薄膜電阻器之類的集成無源元件的使用顯著地減小了高頻時的表面安裝寄生效應，增加了封裝密度，并且改善了可制造性。這驅動了對于無線應用的系統級集成所需的無源元件的RF和模擬性能中的改進的需要。
與注入的硅或多晶硅電阻器相比，未來技術要求具有高精度電阻率、低TCR(電阻溫度系數)、高線性、低噪聲、以及改進匹配的集成RF薄膜電阻器。然而，通常用于產生集成金屬薄膜電阻器的材料，例如TaN、NiCr和TaSi具有顯著的缺點它們的薄膜電阻值局限于小于150-200ohms/square。
發明內容
本發明提出了一種用于SiGe RF BiCMOS技術的集成SiCr金屬薄膜電阻器。集成SiCr薄膜電阻器的使用增加了封裝密度，并且減小了由表面安裝結構所導致的高頻處的寄生效應。根據本發明，SiCr薄膜電阻器的薄膜電阻可以通過選擇性地控制SiCr沉積條件，以小于2％的均勻度在約400-2500ohms/square的較寬范圍內變化。此外，根據本發明形成的SiCr薄膜電阻器分別具有小于約100ppm/℃和-0.9ppm/℃2的線性TCR系數和二次TCR系數。
本發明的第一方面涉及一種用于形成SiCr金屬薄膜電阻器的方法，包括在電介質襯底的平面化表面上沉積SiCr膜；對SiCr膜進行退火；在SiCr膜上涂光致抗蝕劑；使用單獨的掩模使光致抗蝕劑形成圖案以限定SiCr薄膜電阻器；以及對SiCr膜進行刻蝕以形成SiCr金屬薄膜電阻器；其中選擇性地控制針對SiCr膜的沉積和退火條件以提供大于約400ohms/square的薄膜電阻。
本發明的第二方面涉及一種半導體結構，包括具有大于約400ohms/square的薄膜電阻的SiCr金屬薄膜電阻器。
本發明的第三方面涉及一種用于形成SiCr金屬薄膜電阻器的方法，包括在電介質襯底的平面化表面上沉積SiCr膜；對SiCr膜進行退火；在SiCr膜上涂光致抗蝕劑；使用單獨的掩模使光致抗蝕劑形成圖案以限定SiCr薄膜電阻器；以及對SiCr膜進行刻蝕以形成SiCr金屬薄膜電阻器；其中選擇性地控制針對SiCr膜的沉積和退火條件以提供大于約400-2500ohms/square的薄膜電阻、分別小于約100ppm/℃和-0.9ppm/℃2的電子溫度系數(TCR)的線性和二次系數、以及在約3588-13000μΩ-cm范圍內的電阻率。
根據以下結合附圖對本發明各個方面的詳細描述，本發明的這些和其他特征將更加易于理解，其中圖1是根據本發明實施例生產的SiCr薄膜電阻器的SEM(掃描電子顯微鏡)剖面圖。
圖2至圖8示出了根據本發明實施例的用于形成SiCr薄膜電阻器的工藝。
圖9和圖10示出了在不同退火條件下SiCr膜的薄膜電阻。
圖11示出了SiCr薄膜沉積時氬氣流的影響。
圖12示出了SiCr薄膜電阻作為沉積RF功率的函數。
圖13示出了SiCr薄膜電阻作為厚度倒數的函數。
圖14示出了根據本發明制作的各種SiCr薄膜電阻器的測量電阻。
圖15示出了TCR的TC1和TC2系數作為退火的函數。
圖16示出了SiCr和多晶硅電阻器的歸一化TCR作為溫度的函數。
圖17示出了SiCr和多晶硅電阻器的歸一化電阻作為偏壓的函數。
應該注意的是，附圖僅是示意性的代表，并非傾向于描繪本發明的特定參數。附圖僅傾向于描繪本發明的典型方面，因此不應該將其理解為限制本發明的范圍。
具體實施例方式
參考圖1，示出了根據本發明實施例生產的SiCr金屬薄膜電阻器10的SEM(掃描電子顯微鏡)剖面圖。例如，在包括二氧化硅(SiO2)的高密度平面化電介質襯底12上形成SiCr薄膜電阻器10。SiCr薄膜電阻器10經由通孔16與上部金屬級14直接相連。
參考圖2至圖8，示出了根據本發明實施例的用于形成SiCr薄膜電阻器10的方法。
在圖2中，示出了包括通過通孔16互連的多個金屬層14(例如，M2、M3)的高密度電介質襯底12。使用傳統的光刻技術形成金屬層14和通孔16。例如，可以使用高密度等離子體(HDP)化學氣相沉積(CVD)工藝形成電介質襯底12。例如，還可以使用包括等離子體增強正硅酸乙酯(PETEOS)和選擇性區域化學氣相沉積(SACVD)的其他合適技術。
在沉積SiCr膜之前對電介質襯底12進行平面化(圖3)。例如，可以使用公知的CMP(化學機械拋光)技術來提供平面化。隨后，在電介質襯底12的平面化表面20上沉積SiCr膜18。因為在電介質襯底12的平面化表面20上沉積SiCr，改進了隨后步驟中的SiCr RIE(反應離子刻蝕)工藝窗口。
使用氬氣/氧氣氣體中的SiCr靶21(如虛線所示)的PVD(物理氣相沉積)在電介質襯底12的平面化表面20上沉積SiCr膜18。為了獲得高電阻率和低TCR，在靶21中使用高Si含量的Cr，例如72wt％的Si和28wt％的Cr。SiCr膜18的沉積速率可以取決于沉積期間使用的RF功率、氣流和腔室壓力而變化。SiCr膜18的厚度可以變化以達到SiCr膜18所需的薄膜電阻值。然后，在380-500℃的范圍內執行沉積后退火。
接下來，如圖4所示，使用單獨的掩模步驟以限定SiCr薄膜電阻器。這提供了優于典型地用于制造集成金屬薄膜電阻器的其他材料的優點，所述其他材料包括TaN、NiCr和TaSi，這些材料需要多于一個的掩模級。將光致抗蝕劑層22涂到SiCr膜18上，并且使用單獨掩模23(如虛線所示)使其形成圖案。例如，可以使用旋涂或其他合適的技術來涂敷光致抗蝕劑22。所得到的結構如圖4所示。
然后，使用Cl2/BCl3/SF6的混合化學物質來執行SiCr薄膜18的等離子體干法刻蝕，以形成SiCr薄膜電阻器10。還可以使用例如包括CF4/CHF3的其他合適的刻蝕劑化學物質。在剝離光致抗蝕劑22之后所得到的結構如圖5所示。根據本發明，可以通過選擇性地控制SiCr沉積條件，SiCr薄膜電阻器10的薄膜電阻以小于2％的均勻度在約400-2500ohms/square的較寬范圍內變化。此外，根據本發明形成的SiCr薄膜電阻器10分別具有小于約100ppm/℃和-0.9ppm/℃2的線性TCR系數和二次TCR系數。
如圖6所示，然后在電介質襯底12的平面化表面20和SiCr薄膜電阻器10上沉積附加的電介質層24(例如，使用HDP-CVD工藝)。然后，使用公知技術對電介質層24進行平面化，并且使其形成圖案。隨后，如圖7和圖8所示，按照公知方式形成金屬插頭16，以便將SiCr薄膜電阻器10與隨后形成的頂部金屬互連14相連。
示例執行SiCr沉積的DOE(實驗設計)。DOE的目的是為了理解針對SiCr沉積和退火的工藝條件，以便建立可制造的工藝。根據需要，改變SiCr膜的厚度以達到所需的薄膜電阻。DOD包括諸如RF功率、氣流、沉積壓力及隨后的各種退火溫度之類的各種SiCr沉積工藝參數。表1列出了SiCr沉積DOE的工藝窗口，以及每一個工藝參數如何影響SiCr膜的沉積。發現需要低功率、低壓力和適當的Ar/O比以維持穩定的SiCr沉積工藝。
表1
圖9和圖10示出了SiCr膜的薄膜電阻(Rs)數據沉積時和以不同的溫度進行退火之后。針對這兩個工藝，Rs隨退火溫度而變化。該改變表示通過熱退火推進了SiCr的結晶化。該結果證明了沉積時的SiCr膜是復合的無定形/結晶。熱退火溫度改變了電阻，并因此適用于集成無源結構中。針對未采用束暈發生器(Halo Generator)沉積的SiCr膜，電阻率在5000-13000μΩ-cm的范圍內變化。
發現需要低功率、低壓力和適當的Ar/O流量比以維持穩定的SiCr沉積工藝窗口。盡管用于氧氣流速率的工藝窗口較窄，氧氣含量仍是實現具有較低TCR值的穩定SiCr沉積的重要參數。高氧氣含量將導致轉換SiCr膜所需的較高退火溫度，這使得電阻率轉化更困難。在較高氧氣流量或大于10％的較高氧氣比例時，SiCr沉積是不穩定的。應該注意的是，Rs隨著如圖10所示的熱退火增加，而隨著如圖9所示的Rs值減少。這兩者之間的差別由低RF功率SiCr沉積工藝中束暈發生器的使用而產生。針對兩種SiCr沉積工藝，在退火后，改進了晶片內均勻度。對于束暈發生器，極大地改進了晶片-晶片的SiCr厚度變化，并且將晶片內均勻度從4-5％減小到2％(1 sigma)。確定了束暈發生器的使用以四種方式影響SiCr膜(1)改進SiCr膜均勻度；(2)改進TCR；(3)使沉積工藝穩定；以及(4)改變電阻率。
圖11總結了在維持其他SiCr沉積參數不變(SiCr膜在420℃退火60分鐘)的同時，氬氣流對SiCr薄膜沉積的影響。如圖所示，SiCr膜的Rs和厚度隨氬氣流線性地變化。Rs和厚度之間的相關性作為氬氣流的函數表示氬氣流不會影響SiCr膜的組成。
圖12示出了Rs作為沉積RF功率的函數。當RF功率增加時，SiCr膜的Rs在1000-2000ohms/square的范圍內降低。因此，RF功率影響SiCr膜的Rs。該相關性允許在不改變SiCr靶的組成(即，通過改變沉積RF功率)的情況下，制造較寬范圍的SiCr薄膜電阻器。
為了確定RF沉積功率對SiCr膜性質影響，改變沉積時間以改變SiCr膜厚度。如圖13所示，針對不同RF沉積功率(使用來自束暈發生器沉積的數據)，Rs作為厚度倒數的函數變化。SiCr膜的外推電阻率介于約3588-13000μΩ-cm的范圍之間。低RF功率SiCr沉積示出了比高RF功率沉積更高的電阻率。所述數據表示RF功率影響SiCr膜的組成(例如，電阻率)。
圖14示出了根據本發明制作的各種SiCr薄膜電阻器的測量電阻(在1.7×4μm2至9.8×400μm2的范圍內)。SiCr薄膜電阻器在高達100k歐姆的較寬范圍內，作為寬度和長度的函數，表現出較好的線性電阻變化。與注入硅或多晶硅電阻器相比，SiCr薄膜電阻器還表現出較低的TCR值、較高的電阻率和改進的匹配。根據本發明制作的SiCr薄膜電阻器的電學特性描述了比20ppm/V更好的電壓線性度以及比100ppm/℃更小的TCR。
如現有技術所公知的，將TCR定義為 TCR給出了關于額定電阻可以隨溫度變化多少的信息。圖15示出了TC1和TC2系數作為退火溫度的函數。如可以從圖15看出的，隨著退火溫度的增加，TC1線性地增加，而TC2在所述范圍中減小。當將退火溫度從400℃增加到450℃時，TC1從400℃時的103ppm/℃改變到450℃時的126ppm/℃，TC2從-0.99改變到-1.04ppm/℃2。因此，退火溫度越低，TCR值越好。在約400℃處達到最佳的TCR。Rs也作為退火溫度的函數而增加。相信對SiCr膜的電學特性有貢獻的因素包括膜氧化和組分。退火處理使膜氧化，并且改變了無定形和結晶的組成。400℃的退火處理將SiCr電阻增加小于4％。SiCr膜相對于溫度變化的穩定性是無線應用所需的。
圖16作為溫度(-50℃至150℃)的函數，將歸一化SiCr TCR與多晶硅電阻器進行比較。利用根據本發明、在優化PVD沉積條件下制作的SiCr薄膜電阻器，SiCr膜數據選自于9.8×400μm的SiCr薄膜電阻器。如圖16所示，退火溫度是用于控制TCR和使SiCr薄膜電阻器穩定的重要因素。SiCr薄膜電阻器具有正的線性系數TC1，而多晶硅電阻器具有負的系數TC1。
圖17示出了SiCr和多晶硅電阻器的歸一化電阻作為偏壓的函數。偏置電壓在-10至10V的范圍內變化，其中SiCr數據也選自于9.8×400μm的SiCr薄膜電阻器。在表2中總結了電學特性，清楚地示出了根據本發明生產的SiCr薄膜電阻器表現出比多晶硅電阻器改進得多的電學特性。
表2
總之，已經發現本發明可以用于生產具有以下特征的SiCr薄膜電阻器1)400-2500ohms/square的較寬Rs范圍以及3588-13000μΩ-cm的較高電阻率范圍。
2)較低的TCR值，＜100ppm/℃的TC1和-0.9ppm/℃2的TC2。
3)可以通過控制沉積/退火條件，獲得/調節所需的電阻率和TCR。
為了說明和描述的目的，示出了本發明各個方面的前述描述。并不傾向于窮舉或限制本發明公開的精確形式，而且明顯地，許多修改和變化是可能的。傾向于將對于本領域普通技術人員顯而易見的此種修改和變化包括在由所附權利要求所限定的本發明的范圍之內。
權利要求
1.一種用于形成SiCr金屬薄膜電阻器(10)的方法，包括在電介質襯底(12)的平面化表面上沉積SiCr膜(18)；對SiCr膜進行退火；在SiCr膜上涂光致抗蝕劑(22)；使用單獨的掩模(23)使光致抗蝕劑形成圖案以限定SiCr薄膜電阻器；以及對SiCr膜進行刻蝕以形成SiCr金屬薄膜電阻器(10)；其中，選擇性地控制針對SiCr膜的沉積和退火條件，以提供大于約400ohms/square的薄膜電阻。
2.如權利要求1所述的方法，還包括在SiCr金屬薄膜電阻器上沉積附加的電介質層(24)；對附加的電介質層的表面進行平面化；以及形成從SiCr金屬薄膜電阻器到附加電介質層表面的導電通孔(16)。
3.如權利要求1所述的方法，還包括選擇性地控制針對SiCr膜的沉積和退火條件，以提供約400-2500ohms/square范圍內的薄膜電阻。
4.如權利要求1所述的方法，還包括選擇性地控制針對SiCr膜的沉積和退火條件，以提供分別小于約100ppm/℃和-0.9ppm/℃2的線性和二次系數的電阻溫度系數TCR。
5.如權利要求1所述的方法，還包括選擇性地控制針對SiCr膜的沉積和退火條件，以提供約3588至13000μΩ-cm范圍內的電阻率。
6.如權利要求1所述的方法，其中，沉積條件包括沉積期間的沉積功率、腔壓力和氣流。
7.如權利要求1所述的方法，其中，退火條件包括退火溫度。
8.如權利要求1所述的方法，還包括選擇性地控制沉積條件以改變SiCr膜的厚度。
9.如權利要求1所述的方法，其中，使用氬氣/氧氣氣體中的SiCr靶(21)在電介質襯底的平面化表面上沉積SiCr膜，其中SiCr靶包括約72wt％的Si和28wt％的Cr。
10.一種半導體結構，包括具有大于約400ohms/square的薄膜電阻的SiCr金屬薄膜電阻器(10)。
11.如權利要求10所述的半導體結構，其中，SiCr金屬薄膜電阻器具有分別小于約100ppm/℃和-0.9ppm/℃2的線性和二次系數的電阻溫度系數TCR。
12.如權利要求10所述的半導體結構，其中，SiCr金屬薄膜電阻器具有約400-2500ohms/square范圍內的薄膜電阻。
13.如權利要求10所述的半導體結構，其中，SiCr金屬薄膜電阻器具有約3588至13000μΩ-cm范圍內的電阻率。
14.一種用于形成SiCr金屬薄膜電阻器(10)的方法，包括在電介質襯底(12)的平面化表面上沉積SiCr膜(18)；對SiCr膜進行退火；在SiCr膜上涂光致抗蝕劑(22)；使用單獨的掩模(23)使光致抗蝕劑形成圖案以限定SiCr薄膜電阻器；以及對SiCr膜進行刻蝕以形成SiCr金屬薄膜電阻器(10)；其中，選擇性地控制針對SiCr膜的沉積和退火條件以提供大于約400-2500ohms/square的薄膜電阻、分別小于約100ppm/℃和-0.9ppm/℃2的電子溫度系數TCR的線性和二次系數、以及在約3588-13000μΩ-cm范圍內的電阻率。
15.如權利要求14所述的方法，其中，沉積條件包括沉積期間的沉積功率、腔壓力和氣流。
16.如權利要求14所述的方法，其中，退火條件包括退火溫度。
17.如權利要求14所述的方法，還包括選擇性地控制沉積條件以改變SiCr膜的厚度。
18.如權利要求14所述的方法，其中，使用氬氣/氧氣氣體中的SiCr靶(21)在電介質襯底的平面化表面上沉積SiCr膜，其中SiCr靶包括約72wt％的Si和28wt％的Cr。
全文摘要
本發明提出了一種用于SiGe RF BiCMOS技術的集成SiCr金屬薄膜電阻器(10)。集成SiCr薄膜電阻器(10)的使用增加了封裝密度，并且減小了由表面安裝結構所導致的高頻處的寄生效應。根據本發明，通過選擇性地控制SiCr沉積條件，SiCr薄膜電阻器的薄膜電阻(Rs)可以以小于2％的均勻度在約400－2500ohms/square的較寬范圍內變化。此外，根據本發明形成的SiCr薄膜電阻器分別具有小于約100ppm/℃和－0.9ppm/℃
文檔編號H01L21/02GK101027752SQ200580032708
公開日2007年8月29日 申請日期2005年9月22日 優先權日2004年9月28日
發明者紅江·孫, 卡曼·魯, 佩吉·麥克唐納, 南希·E·貝爾, 塔伊爾·納什瓦特 申請人:皇家飛利浦電子股份有限公司