專利名稱：半導體裝置的制造方法
技術領域：
本發明涉及一種半導體裝置的制造方法，且更具體而言涉及將雜質引入晶體管的源極/漏極區中以及晶體管的激活。
背景技術：
近年來，形成淺結作為半導體裝置的技術變得更加精細。在現有的技術的半導體制造技術中，廣泛地采用較低能量將比如硼(B)、磷(P)或砷(As)的各種導電型的雜質離子注入到作為固體襯底的半導體襯底的表面中。
雖然通過使用離子注入方法可以形成淺結，但是存在通過離子注入可以形成的深度的限制。例如，硼雜質難于淺引入，且離子注入在引入區的深度具有距襯底表面約10nm的極限。
近年來，因此，各種摻雜方法已經被提出作為一種可以形成更淺結的方法。在這些方法中，等離子體摻雜技術被認為適于實際使用。該等離子體摻雜是一種通過等離子體激勵包含待引入的雜質的反應性氣體且通過等離子體輻射該反應性氣體到前述的固體襯底表面上而引入雜質的技術。另外，在雜質引入之后，通過退火步驟激活引入的雜質。
45nm的技術節點的典型目標具有1000歐姆/平方或更小的薄層電阻和10nm或更小的結深度。為了實現該目標，提出由一種使用高功率的脈沖激光的熔化型退火方法。通過用脈沖激光熔化雜質引入層，由在熔化區中瞬時擴散可以形成極淺和陡峭的結。然而，在場效應晶體管中，具有在其中引入的雜質的源極和漏極接近固體襯底的表面形成。柵絕緣膜形成于襯底上在源極和漏極之間。柵電極形成于柵絕緣膜上方。因此，根據前述的熔化型結構退火方法，由于柵極的熔化以及雜質引入層的激活引起的圖案的變形和柵絕緣膜下的溝道部分的熔化，從而降低了圖案精確度。這導致了變窄的工藝窗口的問題。
例如，提出有一種用于擴展了工藝窗口的方法(參考非專利文獻1)，其通過在晶體管區(例如，源極、漏極和柵極部分(或柵絕緣膜、柵電極和溝道))中形成大光吸收系數的吸收層。
還提出有一種用于激光退火的方法，其通過在晶體管區上形成反射防止膜。根據該方法，通過減小用反射防止膜覆蓋的晶體管區域的反射率，可以提高溫度上升速率(參考專利文獻1)。
然而，前述的非專利文獻1和專利文獻1均在晶體管區中形成具有均勻厚度的相同種類的吸收層或反射防止膜，從而它們可以提高活性因子，但是導致了柵極部分的溫度上升。結果，由于柵極部分的熔化引起的圖案變形仍然沒有得到解決方案。
非專利文獻1Electronchem.Soc.Sump.Proc.vol.2000-9 p95-106專利文獻1JP-A-2003-168645發明內容本發明所要解決的問題本發明就前述的背景技術而構思，且具有提供一種晶體管的目的，該晶體管通過有效地激活雜質引入區即雜質引入層且通過抑制柵極部分的熔化，該晶體管在精度和可靠性上被提高。
解決問題的手段本發明使用了選擇性吸收調制方法作為退火方法。具體而言，通過在雜質引入區上和在柵電極上選擇性地形成反射防止膜，使得柵電極的光學吸收因子小于具有在其中引入雜質的層的吸收因子。因此，已經發現可以同時實現雜質引入層的有效的激活和柵極部分的熔化的抑制。
根據本發明，在制造晶體管的方法中，該方法包括在半導體襯底的表面上形成柵電極的步驟，橫過(across)所述柵電極引入雜質的步驟，和激活所述雜質的步驟由此在具有在其中引入所述雜質的區域中形成源極/漏極區，提供了一種半導體裝置的制造方法，所述方法的特征在于引入所述雜質的步驟包括等離子體輻射步驟；且通過進一步在所述激活步驟之前包括在具有在其中引入所述雜質的區域的表面上形成反射防止膜，使得所述雜質引入區的光學反射率可以低于所述柵電極表面的光學反射率。
根據該方法，光學反射防止膜選擇性地形成于該區域中以成為源極/漏極區，使得通過光學激活該區域來有效地激活該雜質以選擇性地成為源極/漏極區，但卻沒有如此高能量以至于熔化柵極部分的光學輻射。結果，可以同時實現激活具有在其中引入雜質的區域和防止柵極部分被熔化，由此形成高精度和效率的晶體管。
而且，本發明的方法還包括在所述激活步驟之前在所述柵電極上形成反射膜的步驟。
根據該方法，反射膜形成于柵電極上，使得在柵電極上的光的吸收可以被減小以更可靠地實現防止柵極部分的熔化。
另外，在本發明的方法中，所述雜質引入步驟包括通過等離子體摻雜來引入雜質的步驟。
根據該方法，可以形成更淺的源極/漏極區，且具有通過等離子體摻雜來摻雜的雜質的區域可以具有更高的光學吸收率，使得其可以以更高的效率被激活。因此，總能量輻射可以被減小以抑制柵極部分的熔化。
另外，在本發明的方法中，所述等離子體輻射步驟包括通過等離子體輻射使得所述半導體襯底表面為非晶的步驟。
根據該方法，在雜質的摻雜之前進行采用等離子體的非晶步驟，使得雜質引入區的光學吸收率可以被升高。因此，可以使得激活變得高度有效以減小總能量輻射并抑制柵電極的熔化。
另外，在本發明的方法中，所述反射防止膜在所述雜質引入區和在所述柵電極上具有不同的厚度。
根據該方法，通過使得反射防止膜的厚度在柵電極上和形成源極/漏極的區域上不同，可以使得雜質引入區的光學吸收率高于柵電極上的光學吸收率。結果，可以使得激活高度有效，使得總能量輻射可以被減小以抑制柵極部分的熔化。
另外，在本發明的方法中，所述激活步驟包括輻射包含從300nm到1100nm的波長的光的步驟。
該方法是理想的，因為通過用包含從300nm到1100nm的波長的光的退火，可以降低反射率。
另外，在本發明的方法中，所述激活步驟包括輻射包含400nm或更小的波長的光的步驟。
根據該方法，在通過等離子體摻雜來摻雜雜質的情形，通過使用包含400nm或更小的波長的光的退火方法，可以使得反射率期望地更低。
另外，在本發明的方法中，所述反射防止膜是透明膜，其具有小于所述雜質引入區的折射率的折射率。
根據該方法，通過利用具有比對應于雜質引入的源極/漏極的區域的折射率更小的折射率的透明膜的干涉，可以降低反射率。就與器件工藝很好的匹配和可用性而言所期望的透明膜被示例為氧化硅膜SiO2、氮化硅膜Si3N4或氧氮化硅SiON，其被廣泛地用于硅的裝置工藝中。
另外，在本發明的方法中，所述反射防止膜是具有交替層疊的低/高折射率的兩種介電膜的多層介電膜。
在單層SiO2的情形的反射率是被限制的。然而，通過利用交替層疊的低/高折射率的兩種介電膜的多層介電膜的干涉，對于較大的層疊數量，可以更多地降低反射率，使得反射率可以被抑制為很更小的值。
另外，在本發明的方法中，所述反射膜是具有1410℃或更高熔點的金屬膜。根據該構成，具有1410℃或更高熔點的金屬膜是理想的，因為其具有高的反射率但難于熔化。
另外，在本發明的方法中，所述金屬膜是鎢(W)，且所述激活步驟包括使用具有410nm或更大的波長的光的步驟。
在W的情形，對于410nm或更大的波長的光，反射率高于晶體硅的反射率。
另外，在本發明的方法中，所述金屬膜是鉭(Ta)，且所述激活步驟包括使用具有600nm或更大的波長的光的步驟。
在Ta的情形，對于600nm或更大的波長的光，反射率高于晶體硅的反射率。
另外，在本發明的方法中，所述金屬膜是氮化鈦(TiN)，且所述激活步驟包括使用具有510nm或更大的波長的光的步驟。
在TiN的情形，對于510nm或更大的波長的光，反射率高于晶體硅的反射率。
另外，在本發明的方法中，所述反射防止膜是氧化硅膜。
通過調整氧化硅的膜厚，反射防止膜可以相當容易地形成。
圖1是在本發明的實施方式1中使用的等離子體摻雜設備的圖。
圖2是本發明的實施方式1中的晶體管的制造工藝圖。
圖3是本發明的實施方式2中的晶體管的制造工藝圖。
圖4是繪制晶體管中反射率相對于各個波長的圖，晶體管具有在通過等離子體摻雜方法和離子注入方法引入硼的雜質之后形成的反射防止膜。
圖5是當在通過He等離子體和通過Ge離子注入形成非晶之后形成氧化硅膜時繪制反射率相對于各個波長的圖。
圖6是繪制在其中氧化硅沒有形成和其中形成了具有85nm的氧化硅膜的情形中薄層電阻相對于激光能量密度的圖。
圖7是繪制其中具有高熔點的金屬W、Ta和TiN的膜形成于柵電極上的情形中反射率相對于波長的圖。
參考標記和符號的描述100固體襯底110雜質引入層200真空室210等離子體指示矩形220等離子體源230真空計240真空泵250電源260襯底固定器270電源280第一管線290第二管線300固體襯底(硅襯底)310雜質引入源極區(形成區)320雜質引入漏極區(形成區)330柵極氧化膜340柵電極400反射防止膜
410高反射膜500退火光源具體實施方式
接下來，描述本發明的實施方式。
實施方式1在該實施方式中，當晶體管將形成于半導體襯底上時，在引入雜質以形成源極/漏極區的步驟，通過使用柵電極作為掩模的等離子體摻雜，雜質被引入到具有形成的柵電極的硅襯底表面中。該實施方式的特征在于在由光學輻射激活雜質之前形成反射防止膜的步驟，使得具有在其中引入所述雜質的區域的光學反射率可以變低。
在工藝的描述之前，在這里首先描述等離子體摻雜設備和雜質摻雜工藝，其被用于在該實施方式中使用的半導體裝置的制造方法。如圖1所示，在該實施方式中所使用的摻雜設備提供有真空室200和用于在真空室200中激勵等離子體的等離子體源220。摻雜設備于放置在襯底固定器260上作為目標襯底的固體襯底100的表面上進行等離子體摻雜。
另外，真空室200與真空泵240連接，且裝配有用于測量真空的真空計230。電源250與等離子體源220連接。另一方面，對于襯底固定器260，連接有與前述電源分開的電源270，用于施加其自身的電勢。
另一方面，在真空室200中，設置了一種氣體引入機構用于引入那些氣體。該氣體引入機構被構成以包括用于供給作為摻雜劑物質的第一物質(例如，在該情形的B2H6)的第一管線280，和用于供給另一物質即第二物質的第二管線290。
首先，作為第一物質的摻雜劑物質被供給到真空室200中。這里，摻雜劑物質與作為載氣的另一不同物質一起被引入。在該實施方式中，選擇具有不同于摻雜劑物質的性能的氣體作為在硅中非電學活性的(質量不同)的物質，比如稀有氣體。例如，該物質是He。He被選擇為另一第二物質。氣體從由前述的第一管線280和第二管線290組成的氣體引入管線引入，且等離子體210在真空室200中的固體襯底100的表面上產生。
在等離子體中的帶電顆粒被等離子體210和固體襯底100之間的電勢差吸引，由此進行雜質摻雜。同時，電中性的物質貼附到或固體襯底100的表面附近，或被固體襯底100的表面附近阻塞(occlude)。這里，雜質引入層110的狀態由下面的固體襯底100的狀態或等離子體所擁有的能量決定，從而雜質引入層110可以貼附或可以被阻塞。
該等離子體摻雜設備被用于進行形成晶體管的源極/漏極區的雜質摻雜。在硅襯底300的表面上，形成有由氧化硅膜形成的柵極氧化膜330和由摻雜的晶體硅膜形成的柵電極240。在柵電極240上，形成有作為反射膜410的鎢膜(具有60nm的厚度)，其與柵電極同時被構圖。在圖1所示的等離子體摻雜設備中進行了該設置，且通過使用柵電極340作為掩模進行了等離子體摻雜，如圖2(a)所示。
另外，通過等離子體CVD方法、濺射方法或離子鍍覆方法，形成了具有約90nm厚度的由氧化硅形成的反射防止膜400，且在圖1所示的前述的退火設備中進行了該設置，且通過采用退火光源500輻射530nm波長的光，進行了用于激活的退火，如圖2(b)所示。在此時當氧化硅膜形成為反射防止膜400時，反射膜還形成于柵電極上。然而，用于構圖柵電極的抗蝕劑按原樣被留下且被剝離，使得反射防止膜從柵電極移除。
由此，在存在反射防止膜400的情況下，光被有效地引入摻雜的區域中，使得在僅等離子體摻雜的區域加熱中被選擇性地促進且發生激活，由此形成源極310和漏極區320。另一方面，柵電極340的表面在反射膜410下被光學輻射，使得光被反射以抑制高溫，反射膜410由具有約60nm的厚度的薄鎢膜制成。由此，摻雜的區域被選擇性地退火以用于激活，使得源極310和漏極區320被有效地形成，同時防止柵電極被熔化。這里，鎢膜具有作為反射膜以抑制高溫的效果，如上所述，并具有因為高熔點而難于熔化的效果，使得其可以有效地激活源極/漏極區且抑制柵電極的熔化。
結果，在源極/漏極區中的雜質引入層可以被滿意地激活，且柵電極和溝道部分可以防止被熔化，以實現保持形狀和品質，由此高產率地實現高精度和可靠性的精細晶體管。
當反射防止膜形成于成為源極310和漏極區320的區域上時，氧化硅膜還可以形成為足以覆蓋柵電極的厚度，且通過CMP或抗蝕劑回蝕從柵電極移除。
實施方式2
接下來，描述實施方式2。圖3(a)到(c)是顯示實施方式2的方法的示意圖。在實施方式1中，通過在柵電極表面上形成反射膜且通過在成為源極/漏極區的半導體襯底表面上形成作為反射防止膜的氧化硅膜，進行了退火。在該實施方式中，反射防止膜400不僅形成于柵電極上而且還形成于成為源極/漏極區的半導體襯底上，且使得在柵電極上更薄，從而其減小了在柵電極上的光學吸收，由此抑制柵電極部分的溫度升高和柵極的熔化。
由氧化硅膜制成的柵氧化膜340和由摻雜的晶體硅膜制成的柵電極340形成于硅襯底300的表面上。在該情形，通過由氧化硅膜400制成的硬掩模進行柵電極的構圖，且在普通的等離子體摻雜設備中進行設置而不移除硬掩模，從而通過使用柵電極340作為掩模進行等離子體摻雜(圖3(a))。
然后，在成為源極/漏極區的區域通過CVD方法形成具有約120nm厚度的由氧化硅膜制成的反射防止膜400，而不移除硬掩模，并且在柵電極上的氧化硅膜在一個部分被更多地移除且通過CMP被平坦化。結果，形成的反射防止膜400(圖3(b))在柵電極上具有較小的厚度d2且在成為源極/漏極區的區域中具有較大的厚度d1。
在該狀態，在圖1所示的前述的退火設備中進行設置，且通過使用具有530nm的波長的退火光源實現激活(圖3(c))。
結果，可以實現源極/漏極區中的雜質引入層的激活，而不熔化柵電極和溝道，由此高產率的實現高精度和可靠性的精細晶體管。
在前述的實施方式中，當用作硬掩模的氧化硅膜被留下時，氧化硅膜形成于該氧化硅膜上方且通過CMP被平坦化，使得其在源極/漏極區制得厚而在柵電極上制得薄。然而，通過構圖柵電極而不使用硬掩模，由氧化硅膜制成的反射防止膜還可以通過相似的工藝形成。
另外，氧化硅膜和氮化硅膜的雙層膜還可以被用作硬掩模。具體而言，通過氧化硅膜和氮化硅膜的雙層膜的硬掩模，進行了柵電極的構圖。在普通等離子體摻雜設備中進行了設置而不移除硬掩模，且通過使用柵電極340作為掩模進行了等離子體摻雜。
然后，通過CVD方法等在成為源極/漏極區的區域中形成具有約90nm的厚度的由氧化硅膜制成的反射防止膜400而不移除硬掩模。在此之后，移除氮化硅膜或硬掩模上方的膜，且柵電極上的反射防止膜400也被剝離。結果，形成的反射防止膜可以在柵電極上具有較小的厚度d2且在成為源極/漏極區的區域中具有較大的厚度d1(d1＞d2)。
另外，如需要，當氮化硅膜被留下時還可以進行退火。
由此，具有厚度d1的反射防止膜400形成于成為源極區310和漏極區320的區域上，且具有厚度d2的反射防止膜400形成于柵電極340上，由此使退火光源500起作用。通過設計厚度d1和d2，使得成為源極/漏極區的區域表面上的反射率可以低于柵電極上的反射率，因此，可以與源極/漏極區的雜質引入層的滿意的激活一起實現保持柵極尺寸的高精度。
在通過分別由等離子體摻雜(示為PD)和離子注入(II)引入硼作為雜質將氧化硅膜形成為反射防止膜的情形，反射率相對于各個波長的計算值被繪制為由圖4中的曲線a和b所示。相同劑量(6E14cm2)的PD層和II層的光學物理值被測量，且用多層計算軟件計算反射率。發現PD方法在400nm或更小的波長范圍中是優選的，因為其可以比II方法得到更低的反射率。
實施方式3接下來，在本發明的實施方式3中，在通過等離子體引入雜質的步驟之前進行形成非晶的步驟。結果，可以升高具有在其中引入雜質的區域的光吸收率。
在該實施方式中，在通過等離子體引入雜質的步驟即等離子體摻雜步驟之前，具有在其中引入雜質的區域的表面被預先形成為非晶以降低反射率。具體而言，通過He等離子體(由He-PA表示)和通過Ge離子注入(由Ge-PA表示)，使得區域被分別形成非晶，且然后氧化硅膜形成為反射防止膜。隨后，如前述的實施方式1和2進行摻雜。剩余的工序相似于前述的實施方式1和2的那些。
在圖5中，在通過He等離子體(由He-PA表示)和通過Ge離子注入(由Ge-PA表示)形成非晶之后單獨地形成氧化硅膜的情形，通過曲線a和b繪制了所述情形的摻雜的表面的反射率相對于各個波長的關系。這里，使用的反射率基于膜厚計算。這里，相同深度(12nm)的非晶層的He-PA層和Ge-PA層的光學物理值被測量，且用多層計算軟件計算反射率。發現He-PA方法在從300nm到1100nm的波長范圍內更有效，因為其可以比Ge-PA方法獲得更低的反射率。
實施方式4接下來，在本發明的實施方式4中，為了證實在反射防止膜的存在和不存在之間在退火步驟之后的狀態的改變，通過等離子體摻雜方法將雜質硼引入n型硅襯底內，且通過等離子體CVD方法在n型硅襯底上形成了具有90nm的厚度的氧化硅膜。在此之后，通過具有530nm的激光退火氧化硅膜。在氧化硅膜沒有形成的情形和在氧化硅膜形成以具有90nm的厚度的情形，薄層電阻相對于激光能量密度的結果由圖6中的曲線a和b繪制。通過形成具有90nm的厚度的氧化硅膜，能夠獲得340歐姆/平方的薄層電阻的能量密度可以從1500mJ/cm2減小到1100mJ/cm2。能量密度的減小比例為約27％。該結果意味著反射率可以通過調整氧化硅膜或反射防止膜的厚度來調整。
實施方式5接下來，在本發明的實施方式5中，繪制有其中鎢W層、鉭Ta層和氮化鈦TiN膜形成為在柵電極的表面上的金屬層的情形的相對于波長的反射率的計算值。在圖7中，曲線a、b和c分別表示了W、Ta和TiN的反射率相對于波長的光學的測量結果。為了比較，還通過曲線s繪制了晶體硅(c-Si)的反射率相對于各個波長。在具有高熔點的金屬W、Ta和TiN被應用為柵電極的情形，分別對于波長410nm、600nm和510nm可以獲得高于形成柵電極的晶體硅的反射率。
在形成源極/漏極區之后，需要形成源極/漏極接觸。然而，通過可以為源極/漏極接觸的導電層作為反射防止膜的示例，可以消除后來移除反射防止膜的步驟。
工業應用性通過使用選擇性吸收調制來制造晶體管的本發明的方法對于形成淺的結和低電阻、對于減小激活能、對于降低退火溫度和對于防止柵極變形是有效的。
權利要求
1.一種制造晶體管的方法，包括在半導體襯底的表面上形成柵電極的步驟，橫過所述柵電極引入雜質的步驟，和激活所述雜質從而在具有在其中引入所述雜質的區域中形成源極/漏極區的步驟，一種半導體裝置的制造方法，其中引入所述雜質的步驟包括等離子體輻射步驟；還包括，在所述激活步驟之前，在具有在其中引入所述雜質的區域的表面上形成反射防止膜，使得所述雜質引入區的光學反射率可以低于所述柵電極表面的光學反射率。
2.根據權利要求1所述的半導體裝置的制造方法，還包括在所述激活步驟之前在所述柵電極上形成反射膜的步驟。
3.根據權利要求1或2所述的半導體裝置的制造方法，其中所述雜質引入步驟包括通過等離子體摻雜來引入雜質的步驟。
4.根據權利要求1到3的任一所述的半導體裝置的制造方法，其中所述等離子體輻射步驟包括通過等離子體輻射使得所述半導體襯底表面為非晶的步驟。
5.根據權利要求1到4的任一所述的半導體裝置的制造方法，其中所述反射防止膜在所述雜質引入區和在所述柵電極上具有不同的厚度。
6.根據權利要求1到5的任一所述的半導體裝置的制造方法，其中所述激活步驟包括輻射包含從300nm到1100nm的波長的光的步驟。
7.根據權利要求1到5的任一所述的半導體裝置的制造方法，其中所述激活步驟包括輻射包含400nm或更小的波長的光的步驟。
8.根據權利要求1到7的任一所述的半導體裝置的制造方法，其中所述反射防止膜是透明膜，其具有小于所述雜質引入區的折射率的折射率。
9.根據權利要求1到7的任一所述的半導體裝置的制造方法，其中所述反射防止膜是具有交替層疊的低/高折射率的兩種介電膜的多層介電膜。
10.根據權利要求2的所述的半導體裝置的制造方法，其中所述反射膜是具有1410℃或更高熔點的金屬膜。
11.根據權利要求10所述的半導體裝置的制造方法，其中所述金屬膜是鎢(W)，且其中所述激活步驟包括使用具有410nm或更大的波長的光的步驟。
12.根據權利要求11所述的半導體裝置的制造方法，其中所述金屬膜是鉭(Ta)，且其中所述激活步驟包括使用具有600nm或更大的波長的光的步驟。
13.根據權利要求11所述的半導體裝置的制造方法，其中所述金屬膜是氮化鈦(TiN)，且其中所述激活步驟包括使用具有510nm或更大的波長的光的步驟。
14.根據權利要求5所述的半導體裝置的制造方法，其中所述反射防止膜是氧化硅膜。
全文摘要
提供了一種用于制造高精度的精細晶體管的方法，該晶體管在其中引入雜質的區域中具有源極/漏極區(310、320)。該方法包括在半導體襯底的前面上形成柵電極(340)的步驟，引入雜質從而夾置柵電極(340)的步驟，和激活雜質的步驟。引入雜質的步驟包括等離子體輻射步驟，且在激活步驟之前，形成反射防止膜(400)的步驟被包括從而在其中引入雜質的區域具有小的光反射率。
文檔編號H01L29/78GK1993818SQ20058002646
公開日2007年7月4日 申請日期2005年8月3日 優先權日2004年8月4日
發明者金成國, 佐佐木雄一朗, 伊藤裕之, 水野文二 申請人:松下電器產業株式會社