專利名稱：制造具有蓋層和凹進柵極的氮化物基晶體管的方法
技術領域：
本發明涉及半導體器件，更尤其是涉及包括氮化物基有源層的晶體管。
背景技術：
對于較低功率和(在Si的情況中)較低頻率的應用，例如硅(Si)和砷化鎵(GaAs)材料已經找到了在半導體器件中的廣泛應用。然而，這些更熟悉的半導體材料不可能很好地適用于更高功率和/或高頻應用，因為它們的相對小的帶隙(例如在室溫下Si為1.12eV以及GaAs為1.42)和/或相對小的擊穿電壓。
考慮到Si和GaAs表現出的困難，對于高功率、高溫度和/或高頻率應用以及器件的關注已經轉到寬帶隙半導體材料例如碳化硅(在室溫下α-SiC為2.996eV)和III族氮化物(例如在室溫下GaN為3.36eV)。和砷化鎵以及硅相比，這些材料通常具有較高的電場擊穿強度和較高的電子飽和速度。
高功率和/或高頻應用的特別關注的器件是高電子遷移率晶體管(HEMT)，其在特定情況下還被稱為調制摻雜場效應晶體管(MODFET)。在許多環境下這些器件可以提供操作優點，因為在兩種具有不同的帶隙能量的半導體材料的異質結處形成了二維電子氣(2DEG)，并且其中較小帶隙的材料具有較高的電子親和力。在未摻雜的(“非有意摻雜的”)較小帶隙材料中，2DEG是積累層，并可以包含非常高的薄層電子濃度，例如超過1013載流子/cm2。另外，在較寬帶隙半導體中產生的電子傳送到2DEG，由于降低的電離雜質散射，所以允許高電子遷移率。
高載流子濃度和高載流子遷移率的該組合能夠給予HEMT非常大的跨導并且可以在用于高頻率應用時提供優于金屬-半導體場效應晶體管(MESFET)的強大的性能優點。
由于包括上述的高擊穿場、它們的寬帶隙、大的導帶偏移、和/或高飽和電子漂移速度的材料特性的組合，在氮化鎵/氮化鋁鎵(GaN/AlGaN)材料體系中制作的高電子遷移率晶體管具有產生大量射頻功率的潛能。該2DEG中的電子的主要部分是AlGaN中的極化的結果。已經闡述了在GaN/AlGaN體系中的HEMT。美國專利5,192,987和5,296,395描述了AlGaN/GaN HEMT結構和制造方法。美國專利NO.6,316,793，其被共同賦予Sheppard等人并在此被并入作為參考，描述了HEMT器件，該HEMT器件具有半絕緣碳化硅襯底，在該襯底上的氮化鋁緩沖層，在該緩沖層上的絕緣氮化鎵層、在該氮化鎵層上的氮化鋁鎵阻擋層，以及在氮化鋁鎵有源結構上的鈍化層。
制造一些氮化物基晶體管的過程中的一個步驟是在凹進中形成柵極接觸。在獲得高電流能力和低散布中晶體管的厚蓋層結構可能是所希望的。然而，通過蓋層的柵極凹進可以期望用來獲得伴隨高頻特性的高擊穿電壓、低RF散布和/或高跨導。另一方面，用于形成凹進的柵極結構的刻蝕工藝可能損傷產生電子的下面的阻擋層。2004年1月16日提交的題目為“NITRIDE-BASED TRANSISTORS WITH A CAP LAYERAND LOW-DAMAGE RECESS AND METHODS OF FABRICATION THEREOF”的美國專利申請序列號No.10/758,871，描述了通過SiN鈍化提供低損傷凹進的器件和技術，其公開的全部內容在這里被并入作為參考。
對減輕刻蝕的GaN和AlGaN表面上的高泄漏的其它嘗試包括在沉積肖特基金屬之后使用高溫退火。這些嘗試使用400-600℃的退火溫度。后肖特基高溫退火顯示出將高泄漏肖特基/AlGaN接觸改進成適中泄漏的肖特基/AlGaN接觸。
發明內容
本發明的一些實施例提供了制造高電子遷移率晶體管(HEMT)的方法，包括形成溝道層、在溝道層上形成阻擋層、在阻擋層上形成蓋層并在蓋層中形成延伸到阻擋層的柵極凹進。退火阻擋層、溝道層和具有柵極凹進的蓋層，然后在退火的柵極凹進中形成柵極接觸。柵極接觸可以是肖特基接觸。
在本發明的另外的實施例中，退火阻擋層、溝道層和具有柵極凹進的蓋層包括在至少大約700℃的溫度退火阻擋層、溝道層和具有柵極凹進的蓋層。退火之前可以在蓋層上和柵極凹進中形成封裝層。退火之后可以去除該封裝層，并且可以在去除封裝層之后形成肖特基柵極接觸。封裝層可以包括AlN。
在本發明的另外的實施例中，所述方法還包括在柵極凹進的相對側上在蓋層中形成歐姆接觸凹進并在歐姆接觸凹進中形成歐姆接觸材料圖案。在一些實施例中，退火阻擋層、溝道層和具有柵極凹進的蓋層包括退火阻擋層、溝道層、歐姆接觸材料圖案和具有柵極凹進的蓋層。而且，在形成歐姆接觸材料圖案之后并且在退火之前可以在蓋層、歐姆接觸材料圖案上和在柵極凹進中形成封裝層。退火之后并且在形成柵極接觸之前可以去除封裝層。封裝層可以包括AlN。
在本發明的另外的實施例中，形成柵極凹進包括在蓋層上構圖掩模層，以具有對應于柵極凹進的開口，并使用構圖的掩模層作為刻蝕掩模刻蝕蓋層以提供柵極凹進。退火之前可以在構圖的掩模層和柵極凹進上形成封裝層。封裝層可以包括AlN。退火之后可以利用自對準剝離技術去除掩模層和封裝層，以便于提供保留在柵極凹進中的封裝層的一部分。可以在形成柵極接觸之前去除柵極凹進中的封裝層的該部分。
在本發明的一些實施例中，絕緣層形成在蓋層上和柵極凹進中。柵極接觸可以形成在柵極凹進中的絕緣層上。柵極接觸還可以延伸到蓋層上的絕緣層上。
在本發明的一些實施例中，形成蓋層包括在阻擋層上形成GaN層。例如，GaN層可以是未摻雜的GaN層、漸變到GaN的AlGaN層、漸變到GaN的AlGaN層和摻雜的GaN層和/或摻雜的GaN層。形成蓋層還可以包括在阻擋層上形成GaN層以及在GaN層上形成SiN層。另外，形成柵極凹進可以包括形成延伸穿過蓋層并進入但是沒有穿過阻擋層的柵極凹進。在本發明的具體實施例中，蓋層包括GaN基半導體材料。
在本發明的另外的實施例中，制造高電子遷移率晶體管的方法包括在襯底上形成GaN基半導體材料的第一層、在第一層上形成AlGaN基半導體材料的第二層，將第二層配置成在接近第一層和第二層之間的界面的區域中誘導出二維電子氣，并在GaN基半導體材料層的第二層上形成GaN基半導體材料的第三層。所述方法還包括在第三層中形成延伸到第二層的柵極凹進、退火第一層、第二層和具有柵極凹進的第三層，并且然后在退火的柵極凹進中形成柵極接觸。柵極接觸可以是肖特基柵極接觸。
在本發明的另外的實施例中，退火之前在GaN基半導體材料的第三層上和柵極凹進中形成封裝層。退火之后可以去除該封裝層。可以在去除封裝層之后形成柵極接觸。
在本發明的另外的實施例中，所述方法還包括在柵極凹進的相對側上在GaN基半導體材料的第三層中形成歐姆接觸凹進，并在歐姆接觸凹進中形成歐姆接觸材料圖案。在這種情況下，退火第一層、第二層和具有柵極凹進的第三層包括退火第一層、第二層、歐姆接觸材料圖案和具有柵極凹進的第三層。
在本發明的另外的實施例中，形成柵極凹進包括在GaN基半導體材料的第三層上構圖掩模層，以具有對應于柵極凹進的開口，并使用構圖的掩模層作為刻蝕掩模刻蝕GaN基半導體材料的第三層，以提供柵極凹進。在這種情況下，退火之前在構圖的掩模層和柵極凹進上形成封裝層并且退火之后利用自對準剝離技術去除掩模層和封裝層，以便于提供保留在柵極凹進中的封裝層的一部分。封裝層可以包括AlN、SiO2和氮氧化物、ONO結構和/或SiN。
在本發明的一些實施例中，在形成柵極接觸之前去除保留在柵極凹進中的封裝層的該部分。另外，可以在GaN基材料的第三層上和在凹進中形成絕緣層并在柵極凹進中的絕緣層上形成柵極接觸。柵極接觸還可以形成在GaN基材料的第三層上的絕緣層上。
圖1A-1F是表示制造根據本發明的一些實施例的晶體管的示意圖。
圖2A和2B是表示制造根據本發明的另外的實施例的晶體管的示意圖。
圖3是表示制造根據本發明的另外的實施例的晶體管的示意圖。
具體實施例方式
現在將參考附圖在下文中更全面地描述本發明，在其中示出本發明的實施例。然而，本發明不應當解釋為局限于這里所述的實施例。更確切地說，提供這些實施例，使得該公開將是全面的和完整的，并將向本領域技術人員全面傳達本發明的范圍。在圖中，為了清楚起見夸大了層和區域的厚度。全文中類似的數字表示類似的元件。如這里所使用的術語“和/或”包括相關所列條目的一個或者多個的任何和所有組合。
這里使用的術語只是描述具體實施例的目的，并不意味著限制本發明。如這里使用的，單數形式“一”、“一個”和“該”還意味著包括復數形式，除非上下文另外清楚地說明了。還將理解的是，當用在該說明書中時，術語“包括”和/或“包含”規定存在所述的特征、整數、步驟、操作、元件和/或部件，但是不排除存在或者增加一個或者多個其它特征、整數、步驟、操作、元件、部件、和/或其組合。
將理解的是，當稱元件，例如層、區域或者襯底在另一個元件“上面”或者延伸到其“上面”時，它可以直接在另一個元件上面或者直接延伸到另一個元件上面或者還可以存在插入元件。相比之下，當稱元件“直接”在另一個元件“之上”或者“直接”延伸到另一個元件“之上”時，則不存在插入元件。還將理解的是，當稱元件“連接”或者“耦接”到另一元件時，它可以直接連接或者耦接到另一元件或者可以存在插入元件。相比之下，當稱元件“直接連接”或者“直接耦接”到另一元件時，則不存在插入元件。在整個說明書中類似的數字表示類似的元件。
將理解的是，盡管這里可以使用術語第一、第二等等描述多個元件、部件、區域、層和/或部分，但是這些元件、部件、區域、層和/或部分不應當受到這些術語的限制。僅僅使用這些術語來區分一個元件、部件、區域、層或者部分和另一個區域、層或者部分。因此，在不脫離本發明的教導的情況下，可以將下面所述的第一元件、部件、區域、層或者部分稱做第二元件、部件、區域、層或者部分。
而且，相對術語，例如這里可以使用“下”或者“底部”和“上”或者“頂部”描述圖中所示的一個元件和另一元件的關系。將理解的是，相對術語意味著除了圖中所描述的方向之外還包括器件的不同方向。例如，如果圖中的器件翻轉，那么描述為在其它元件的“下”側上的元件將定向為其它元件的“上”側上。因此，根據圖的具體方向，示例性術語“下”可以包括“下”和“上”的方向。類似地，如果其中一個圖中的器件翻轉，描述為在其它元件“下面”或者“下方”的元件將定向為在其它元件的“上面”。因此，示例性術語“下面”或者“下方”可以包括上面和下面的方向。
這里參考截面圖描述本發明的實施例，這些截面圖是本發明的理想實施例的示意性表示。因而，例如，預期會出現因制造技術和/或容差導致的圖示的形狀的變化。因此，本發明的實施例不應當解釋為局限于這里所示的區域的具體形狀，而是包括由例如制造導致的形狀的偏離。例如，被示為矩形的刻蝕區將通常具有錐形的、圓形的或者曲線的特征。因此，圖中所示的區域實際上是示意性的，并且它們的形狀不旨在示出器件的區域的精確形狀，也不旨在限制本發明的范圍。
除非另外限定，這里使用的所有術語(包括技術術語和科學術語)與本發明所述領域的普通技術人員通常所理解的具有相同的意義。還將理解的是，例如通常在字典中限定的那些術語應當解釋為具有和它們在相關領域的上下文中的意義一致的意義，并且將不以理想化的或者太正式的意義來解釋，除非這里明確如此限定。
本領域技術人員還將理解的是，對和另一特征“相鄰”設置的結構或特征的引用可以具有與該相鄰特征重疊或者位于該相鄰特征下面的部分。
本發明的一些實施例利用在肖特基接觸形成之前退火凹進，以降低柵極泄漏和/或在半導體器件例如晶體管中提供高質量的肖特基接觸。在本發明的一些實施例中，凹進的退火還可以將電導率恢復到刻蝕的凹進區下面的2DEG溝道。退火過程中封裝層的使用可以進一步防止對于晶體管的柵極凹進中的半導體的破壞。例如，還可以通過器件的歐姆接觸的退火來提供退火。因此，高質量的柵極和歐姆接觸可以被提供柵極區的降低的退化，其可能是由于提供凹進的柵極結構因形成凹進過程中的刻蝕損傷導致的。
本發明的實施例尤其適合在氮化物基HEMT中使用，例如III族氮化物基器件。如這里使用的，術語“III族氮化物”指的是在氮和周期表中的III族元素，通常為鋁(Al)、鎵(Ga)和/或銦(In)之間形成的那些半導體化合物。該術語還指的是三元和四元化合物，例如AlGaN和AlInGaN。如本領域技術人員所理解的，III族元素可以和氮結合形成二元的(例如GaN)、三元的(例如AlGaN、AlInN)和四元的(例如AlInGaN)化合物。這些化合物都具有經驗式，其中一摩爾的氮和全部一摩爾的III族元素結合。因此，通常使用分子式例如AlxGa1-xN描述它們，其中0≤x≤1。
例如在共同賦予的美國專利6,316,793和在2001年7月12日提交的并在2002年6月6日公開的關于″ALUMINUM GALLIUMNITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORSHAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENTAND METHODS OF FABRICATING SAME″的美國專利公開號No.2002/0066908A1、在2001年5月11日提交的關于″GROUP III NITRIDEBASED HIGH ELECTRON MOBILITY TRANSISTOR(HEMT)WITHBARRIER/SPACER LAYER″的美國臨時申請序列號No.60/290,195、在2002年11月14日公開的Smorchkova等人的題目為″GROUP-IIINITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR(HEMT)WITHBARRIER/SPACER LAYER″的美國專利公開號No.2002/0167023A1、2003年7月11日提交的關于“NITRIDE-BASED TRANSISTORS AND METHODSOF FABRICATION THEREOF USING NON-ETCHED CONTACT RECESSES”的美國專利申請序列號No.10/617,843、和2002年7月23日提交的并在2003年1月30日公開的關于“INSULATING GATE ALGAN/GANHEMT”的美國專利公開號No.2003/0020092中，描述了用于可以利用本發明的實施例的GaN基HEMT的合適的結構，在此并入其公開的全部內容作為參考。
在圖1A-1F中示意性地示出根據本發明的一些實施例的制造方法。正如在圖1A中所見的，提供襯底10，其上可以形成氮化物基器件。在本發明的具體實施例中，該襯底10可以是半絕緣碳化硅(SiC)襯底，其可以是例如4H多型碳化硅。其它碳化硅候選多型包括3C、6H和15R多型。術語“半絕緣的”是描述性地使用而不是絕對意義上的。在本發明的具體實施例中，該碳化硅體晶體在室溫下具有等于或高于約1×105Ω-cm的電阻率。
可以在襯底10上設置可選的緩沖、成核和/或過渡層(未示出)。例如，可以提供AlN緩沖層以在碳化硅襯底和器件的剩余部分之間提供合適的晶體結構過渡。另外，也可以提供應變平衡過渡層，如例如在2002年7月19日提交的并在2003年6月5日公開的題目為“STRAINBALANCED NITRIDE HETROJUNCTION TRANSISTORS AND METHODS OFFABRICATIONG STRAIN BALANCED NITRIDE HETEROJUNCTIONTRANSISTORS”的共同賦予的美國專利公開號No.2003/0102482A1、和在2001年12月3日提交的題目為″STRAIN BALANCED NITRIDEHETEROJUNCTION TRANSISTOR″的美國臨時專利申請序列號No.60/337,687中所描述的，在此并入其公開的全部內容作為參考。
通過例如本發明的受讓者Durham，N.C.的Cree，Inc.制作合適的SiC襯底，并且在例如美國專利Nos.Re.34,861；4,946,547；5,200,022；和6,218,680中描述了制造方法，在此并入其全部內容作為參考。類似地，在例如美國專利Nos.5,210,051；5,393,993；5,523,589；和5,292,501中已經描述了III族氮化物的外延生長技術，在此也并入其全部內容作為參考。
盡管碳化硅可以是優選的襯底材料，但是本發明的實施例可以利用任何合適的襯底，例如藍寶石、氮化鋁、氮化鋁鎵、氮化鎵、硅、GaAs、LGO、ZnO、LAO、InP等。在一些實施例中，也可以形成合適的緩沖層。
回到圖1A，溝道層20被設置在襯底10上。可以利用如上所述的緩沖層、過渡層和/或成核層在襯底10上沉積該溝道層20。溝道層20可以在壓應變之下。此外，可以通過MOCVD或通過本領域技術人員已知的其它技術例如MBE或HVPE沉積溝道層和/或緩沖成核和/或過渡層。
在本發明的一些實施例中，該溝道層20是III族氮化物，例如AlxGa1-xN，其中0≤x＜1，假設在溝道層和阻擋層之間的界面處，溝道層20的導帶邊的能量小于阻擋層22的導帶邊的能量。在本發明的特定實施例中，x＝0，表示溝道層20是GaN。溝道層20也可以是其它III族氮化物例如InGaN、AlInGaN等。溝道層20可以不被摻雜(“非故意摻雜”)并且可以生長成大于約20的厚度。該溝道層20也可以是多層結構，例如GaN、AlGaN的組合或超晶格等。
阻擋層22被設置在溝道層20上。溝道層20可以具有比阻擋層22的帶隙小的帶隙并且溝道層20還可以具有比阻擋層22大的電子親和力。阻擋層22可以被沉積在溝道層20上。在本發明的特定實施例中，阻擋層22是厚度在大約0.1nm和大約40nm之間的AlN、AlInN、AlGaN或AlInGaN。在Smorchkova等人的題目為″GROUP-III NITRIDE BASEDHIGH ELECTRON MOBILITY TRANSISTOR(HEMT)WITH BARRIER/SPACERLAYER″的美國專利公開號No.2002/0167023A1中描述了根據本發明的特定實施例的層的實例，在此并入其公開的全部內容作為參考。在本發明的具體實施例中，阻擋層22足夠厚并具有足夠高的A1成分和摻雜以通過極化效應在溝道層20和阻擋層22之間的界面處引起顯著的載流子濃度。而且，阻擋層22應當足夠厚，以降低或最小化由于沉積在阻擋層22和蓋層24(圖1B)之間的界面處的電離雜質或缺陷導致的溝道中電子的散射。
阻擋層22可以是III族氮化物并具有大于溝道層20的帶隙的帶隙和小于溝道層20的電子親和力。因此，在本發明的特定實施例中，阻擋層22是AlGaN、AlInGaN和/或AlN或者其層的組合。例如，阻擋層22可以是從大約0.1nm到大約40nm厚，但是沒有厚到在其中引起破裂或大量缺陷形成。在本發明的特定實施例中，阻擋層22不摻雜或利用n型摻雜劑摻雜到小于約1019cm-3的濃度。在本發明的一些實施例中，阻擋層22是AlxGa1-xN，其中0＜x＜1。在具體的實施例中，鋁含量約為25％。然而，在本發明的其它實施例中，阻擋層22包括鋁含量在約5％和約100％之間的AlGaN。在本發明的特定實施例中，鋁含量大于約10％。
圖1B示出了阻擋層22上的相對厚的蓋層24的形成。蓋層24可以是III族氮化物，并且在一些實施例中，可以是GaN基半導體材料，例如GaN、AlGAN和/或InGaN。在本發明的具體實施例中，蓋層是GaN。而且，蓋層24可以是單層或者均勻的和/或不均勻的成分和/或厚度的多層。在本發明的一些實施例中，蓋層24可以是如Shen等人的“High-Power Polarization-Engineered GaN/AlGaN/GaN HEMTsWithout Surface Passivation”(IEEE Electron Device Letters，25卷，第1期，第7-9頁，2004年1月)中所描述的分級的AlGaN層和GaN層，其公開的全部內容在這里被并入作為參考。例如，在本發明的一些實施例中，蓋層24可以是GaN層且在該GaN層上具有SiN層。蓋層24將器件的頂表面遠離溝道物理地移動，其可以降低表面的影響。
蓋層24可以是形成在阻擋層22上的覆蓋層(blanket)并可以通過沉積外延生長和/或形成。例如，可以通過在GaN蓋層上原位生長SiN或者在GaN蓋層的頂部上SiN或者SiO2的異位PECVD來形成蓋層。典型地，蓋層24可以具有從大約2nm到大約500nm的厚度。例如SiN和GaN的蓋層24可以具有大約300nm的厚度。在Smorchkova等人的題目為“GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITYTRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER.”的美國專利公開號No.2002/0167023A1中描述了根據本發明的一些實施例的蓋層的例子。
如圖1C所示，在掩模層中開出窗口，以提供形成歐姆接觸30的第一掩模圖案40。在本發明的一些實施例中，第一掩模層可以是常規的光刻掩模材料。在本發明的一些實施例中，掩模材料可以是SiN、SiO2等等。可以利用構圖的掩模和刻蝕工藝形成窗口以露出下面的阻擋層22。在本發明的一些實施例中，刻蝕可以是低損傷刻蝕。在本發明的一些實施例中，刻蝕是采用強堿例如利用UV照射的KOH的濕法刻蝕。在其它的實施例中，刻蝕是干法刻蝕。對于III族氮化物的低損傷刻蝕技術的例子包括除了反應離子刻蝕之外的刻蝕技術，例如使用Cl2、BCl3、CCl2F2和/或其它含氯物質的感應耦合等離子體或者電子回旋共振(ECR)和/或對等離子體沒有DC分量的下游等離子體刻蝕。對于SiN的低損傷刻蝕技術的例子包括除了反應離子刻蝕之外的刻蝕技術，例如使用CF4/O2、NF3/O2和/或其它含氟物質的感應耦合等離子體或者電子回旋共振(ECR)和/或對等離子體沒有DC分量的下游等離子體刻蝕。
還如圖1C所示，例如，在隨后的光刻步驟和蒸發的情況下，構圖歐姆金屬，以提供歐姆接觸材料圖案，其在退火時提供歐姆接觸30。在本發明的一些實施例中，利用蓋層24中的SiN和/或SiO2，歐姆接觸30和蓋層24的SiN和/或SiO2部分間隔開足夠大的距離，以允許歐姆接觸金屬的形成和構圖中的未對準容差。如果歐姆接觸金屬和蓋層24的SiN和/或SiO2部分接觸，則在隨后的加熱步驟期間該金屬可以擴散到蓋層24中，其可能導致柵極接觸和歐姆接觸30之間短路。
圖1D示出了柵極凹進的形成。如在圖1D中看出的，第二掩模圖案42形成在歐姆接觸和蓋層24上，并被構圖以形成露出蓋層24的一部分的窗口。在本發明的一些實施例中，第二掩模圖案42可以是常規的光刻掩模材料。在本發明的一些實施例中，掩模材料可以是氮化硅、二氧化硅等等。然后形成通過蓋層24的凹進36，以露出阻擋層22的一部分。在本發明的一些實施例中，形成凹進36以延伸到阻擋層22中。凹進36可以延伸到阻擋層22中，以便例如調整器件的特性特征，比如閾值電壓、頻率特性等等。可以使用掩模42和上述的刻蝕工藝形成該凹進。在歐姆接觸30提供源極和漏極接觸的具體實施例中，該凹進可以是源極和漏極接觸之間的偏移，使得該凹進以及隨后的柵極接觸32與漏極接觸相比更靠近源極接觸。
圖1E示出了在去除第二掩模圖案42之后可選的封裝層44的形成。封裝層44可以形成在蓋層24上和凹進36中。封裝層44可以是氮化硅(SixNy)、氮化鋁(AlN)、ONO結構和/或其它適當的保護材料，例如二氧化硅(SiO2)和/或氮氧化物。對于封裝層44還可以使用其它的材料，只要可以在不明顯損傷下面的阻擋層22的情況下去除該材料。例如，封裝層44還可以包括氧化鎂、氧化鈧、氧化鋁和/或氮氧化鋁。而且，封裝層44可以是單層或者均勻的和/或不均勻的成分的多層。
在本發明的具體實施例中，封裝層44可以是SiN、AlN、ONO結構和/或SiO2。SiN、AlN和/或SiO2可以通過PVD和/或CVD形成，并且可以是非化學計量的。參考2004年1月16日提交的題目為“NITRIDE-BASED TRANSIRTORS WITH A CAP LAYER AND A LOW-DAMAGERECESS AND METHODS WITHODS OF FRBRICATION THEREOF”的美國專利申請序列號No.10/758,871中的保護層來更詳細地描述適當的封裝材料，其公開的全部內容在這里被并入作為參考。
封裝層44可以是形成在蓋層24上以及凹進36中的覆蓋層以便于定位在凹進36中的阻擋層22上并可以通過沉積形成。例如，可以通過高質量的濺射和/或PECVD形成氮化硅層。典型地，封裝層44可以具有大約30nm的厚度，然而，還可以使用其它厚度層。例如，封裝層應當足夠厚，以便于在歐姆接觸的隨后退火期間保護下面的層。為此目的，與兩個或者三個單層一樣薄的層可以是足夠的。然而，一般來說，封裝層44可以具有從大約10nm到大約500nm的厚度。而且，在III族氮化物層的MOCVD生長的情況下可以原位生長高質量的SiN保護層。
在形成柵極凹進36和封裝層44(如果存在)之后，但是在形成柵極接觸之前，退火歐姆接觸材料以提供歐姆接觸30。該退火可以是高溫退火。例如，該退火可以是在從大約700℃到大約900℃的溫度，并且在一些實施例中，大于大約900℃。例如，在快速熱退火系統中如使用常規測量技術所測量的，例如使用嵌入在保持晶片的基座中的熱電偶和/或光學地通過高溫測量法，在從大約700℃到大約900℃的環境溫度下，可以進行大約30秒到大約五分鐘的退火。通過使用歐姆接觸退火，可以將歐姆接觸的電阻從高電阻減小到小于大約1Ω-mm。因此，如這里使用的，術語“歐姆接觸”指的是未調整的接觸，其具有小于大約1Ω-mm的接觸電阻。對刻蝕的柵極凹進36的退火可以去除對阻擋層22的損傷，其可能是由于柵極凹進36的制作引起的。因此，例如，在高溫歐姆接觸退火之后接近柵極凹進36的阻擋層22的區域的薄層電阻可以基本上和該區域的薄層電阻相同，似乎剩余的未刻蝕的阻擋層是在反應器中生長的。
如圖1F所看到的，去除封裝層44，如果存在的話，并且柵極接觸32形成在凹進中并和阻擋層22的露出部分接觸。柵極接觸可以是如圖1F所示的“T”型柵極并可以使用常規制造技術來制作。適當的柵極材料可以依賴于阻擋層的成分，然而，在特定實施例中，可以使用能夠和氮化物基半導體材料形成肖特基接觸的常規材料，例如Ni、Pt、NiSix、Cu、Pd、Cr、W和/或WSiN。還可以是，例如由于柵極凹進刻蝕的各向異性，導致保護層24和柵極接觸32之間的阻擋層22的暴露表面，所以可能在蓋層24和柵極接觸32之間產生小間隙。該間隙可以是有意形成的。
鈍化層也可以設置在圖1F的結構上。鈍化層可以是沉積在圖1F的結構上的覆蓋層。在具體實施例中，可以沉積鈍化層使得基本上填充蓋層24和歐姆接觸30之間的間隙，如果存在的話，以及還填充蓋層24和柵極接觸32之間的間隙，如果這種間隙存在。在本發明的特定實施例中，鈍化層可以是氮化硅、氮化鋁、二氧化硅、ONO結構和/或氮氧化物。而且，鈍化層可以是單層或者均勻的或者不均勻的成分的多層。
圖2A和2B示出了根據本發明的另外的實施例的晶體管的制作。可以以參考圖1A-1D所述的相同方式提供圖2A和2B的晶體管的制作。然而，如圖2A所看到的，不是去除第二掩模圖案42，而是在掩模42上和凹進36中提供封裝層46。例如封裝層46可以由上面參考封裝層44所述的相同材料形成。在本發明的具體實施例中，封裝層46是AlN。在本發明的另外的實施例中，封裝層46可以是任何惰性陶瓷材料。而且，第二掩模42可以是SiN。
在本發明的實施例中，其中第二掩模42是光致抗蝕劑或者可能受到隨后的退火的顯著損傷的其它材料，例如使用自對準剝離技術去除第二掩模42和封裝層46的部分，以在柵極凹進中提供封裝層46的一部分26。然后如上所述退火圖2A的結構。在本發明的一些實施例中，封裝層46可以具有從大約1nm到大約500nm的厚度。
如圖2B所看到的，使用自對準剝離技術去除第二掩模42和封裝層46的部分，以在柵極凹進中提供封裝層46的一部分26。然后在留在柵極凹進中的該部分26上形成柵極接觸32。在一些實施例中，在形成柵極接觸32之前去除該部分26。在圖2B所示的實施例中，柵極接觸可以由如上所述的材料形成。
圖3示出了根據本發明的另外的實施例的晶體管的形成。如圖3所看到的，圖2B的結構可以具有去除的該部分26和形成在包括在柵極凹進中的所得到的結構上的絕緣層130。然后可以在絕緣層130上形成柵極接觸32。絕緣層130可以是一個或者多個層，并可以包括例如SiN、AlN、SiO2和/或ONO結構。因此，在本發明的一些實施例中，可以提供絕緣柵HEMT，例如，如在Parikh等人的題目為“INSULATINGGATE ALGAN/GAN HEMT”的美國專利公開號No.2003/0020092中所描述的，其公開的全部內容在這里被并入作為參考。
盡管已經參考操作的具體順序描述了本發明的實施例，但是可以對順序作出一些修改，或者可以包括其它的操作，同時仍然受益于本發明的教導。例如，可以省略歐姆金屬沉積之前的蓋層24的形成，并可以在阻擋層22上沉積和構圖歐姆金屬，以在阻擋層22上提供歐姆接觸材料區30。然后可以在沉積和構圖歐姆接觸材料之后形成蓋層。然后可以刻蝕蓋層，以提供柵極凹進和在形成柵極接觸之前進行的歐姆接觸退火。
可以在多個步驟中提供如在單一步驟中提供的上面所述的操作，同樣，可以將在多個步驟所述的操作組合到單個步驟中。例如，盡管已經描述了由歐姆接觸退火提供去除柵極凹進刻蝕的損傷的退火，但是還可以提供單獨的退火。如果提供退火作為單獨的退火，那么例如可以在從大約600℃到大約900℃的溫度下進行該退火大約20分鐘到大約三十秒。另外，可以使用單一掩模而不是如上所述的兩個獨立掩模來進行歐姆接觸凹進和柵極凹進的刻蝕。
盡管這里已經參考具體的HEMT結構描述了本發明的實施例，但是本發明不應當解釋為局限于這些結構。例如，可以在HEMT器件中包括另外的層，同時仍然受益于本發明的教導。如例如在Yu等人的“Schottky barrier engineering in III-V nitrides via thepiezoelectric effect”(Applied Physics Letters，1998年，第13期，第73卷)中或者在2001年7月12日提交的并在2002年6月6日公開的關于“ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGHELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON AGALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATINGSAME”的美國專利公開號No.2002/0066908A1中所描述的，這些另外的層可以包括GaN蓋層，其公開的全部內容在這里被并入作為參考。在一些實施例中，可以沉積絕緣層，例如SiN、ONO結構或者相對高質量的AlN，用于制作MISHEMT和/或鈍化表面。另外的層還可以包括一個或多個成分漸變的過渡層。
而且，如在Smorchkova等人的題目為“GROUP-III NITRIDE BASEDHIGH ELECTRON MOBILITY TRANSISTOR(HEMT)WITH BARRIER/SPACERLAYER”的美國專利公開號No.2002/0167023A1中所描述的，阻擋層22可以設有多層，其公開的全部內容在這里被并入作為參考。因此，本發明的實施例不應當解釋為將阻擋層限制為單層，而是可以包括，例如具有GaN、AlGaN和/或AlN層的組合的阻擋層。例如可以使用GaN、AlN結構來減小或者防止合金散射。因此，本發明的實施例可以包括氮化物基阻擋層，這些氮化物基阻擋層可以包括AlGaN基阻擋層、AlN基阻擋層和其組合。
在附圖和說明書中，已經公開了本發明的典型實施例，并且盡管已經采用了特定的術語，但是它們只是在一般的和描述性的意義上來使用的，并且不是用于限制的目的。
權利要求
1.一種制作高電子遷移率晶體管(HEMT)的方法，包括形成溝道層；在溝道層上形成阻擋層；在阻擋層上形成蓋層；在蓋層中形成延伸到阻擋層的柵極凹進；退火阻擋層、溝道層和具有柵極凹進的蓋層；然后在退火的柵極凹進中形成柵極接觸。
2.如權利要求1的方法，其中退火阻擋層、溝道層和具有柵極凹進的蓋層包括在至少大約700℃的溫度退火阻擋層、溝道層和具有柵極凹進的蓋層。
3.如權利要求1的方法，其中在退火步驟之前在蓋層上和柵極凹進中形成封裝層，以及其中在退火步驟之后并且在形成柵極接觸的步驟之前去除該封裝層。
4.如權利要求3的方法，其中封裝層包括AlN。
5.如權利要求1的方法，還包括在柵極凹進的相對側上在蓋層中形成歐姆接觸凹進；在歐姆接觸凹進中形成歐姆接觸材料圖案；以及其中退火阻擋層、溝道層和具有柵極凹進的蓋層包括退火阻擋層、溝道層、歐姆接觸材料圖案和具有柵極凹進的蓋層。
6.如權利要求5的方法，其中在形成歐姆接觸的步驟之后并且在退火步驟之前在蓋層、歐姆接觸材料圖案上和在柵極凹進中形成封裝層，以及其中在退火步驟之后并且在形成柵極接觸的步驟之前去除該封裝層。
7.如權利要求6的方法，其中封裝層包括AlN。
8.如權利要求1的方法，其中形成柵極凹進包括構圖蓋層上的掩模層以具有對應于柵極凹進的開口；以及使用構圖的掩模層作為刻蝕掩模刻蝕蓋層以提供柵極凹進。
9.如權利要求8的方法，其中退火之前在構圖的掩模層和柵極凹進上形成封裝層，以及其中退火之后利用自對準剝離技術去除掩模層和封裝層，以便提供保留在柵極凹進中的封裝層的一部分。
10.如權利要求9的方法，其中封裝層包括AlN、SiN、SiO2、氮氧化物和/或ONO結構。
11.如權利要求9的方法，還包括在形成柵極接觸之前去除柵極凹進中的封裝層的該部分。
12.如權利要求11的方法，還包括在蓋層上和柵極凹進中形成絕緣層；以及其中形成柵極接觸包括在柵極凹進中的絕緣層上形成柵極接觸。
13.如權利要求12的方法，其中柵極接觸還在蓋層上的絕緣層上延伸。
14.如權利要求1的方法，其中柵極接觸包括肖特基接觸。
15.如權利要求1的方法，其中形成蓋層包括在阻擋層上形成GaN層。
16.如權利要求1的方法，其中形成蓋層包括在阻擋層上形成GaN層；以及在GaN層上形成SiN層。
17.如權利要求16的方法，其中SiN層被原位形成。
18.如權利要求1的方法，其中形成柵極凹進包括形成延伸穿過蓋層并進入但是沒有穿過阻擋層的柵極凹進。
19.如權利要求1的方法，其中蓋層包括GaN基半導體材料。
20.一種制作高電子遷移率晶體管的方法，包括在襯底上形成GaN基半導體材料的第一層；在第一層上形成GaN基半導體材料的第二層，將第二層配置成在接近第一層和第二層之間的界面的區域中誘導出二維電子氣；在GaN基半導體材料的第二層上形成GaN基半導體材料的第三層；在第三層中形成延伸到第二層的柵極凹進；退火第一層、第二層和具有柵極凹進的第三層；然后在退火的柵極凹進中形成柵極接觸。
21.如權利要求20的方法，其中在退火步驟之前在GaN基半導體材料的第三層上和柵極凹進中形成封裝層，以及其中在退火步驟之后并且在形成柵極接觸的步驟之前去除該封裝層。
22.如權利要求20的方法，還包括在柵極凹進的相對側上在GaN基半導體材料的第三層中形成歐姆接觸凹進；在歐姆接觸凹進中形成歐姆接觸材料圖案；以及其中退火第一層、第二層和具有柵極凹進的第三層包括退火第一層、第二層、歐姆接觸材料圖案和具有柵極凹進的第三層。
23.如權利要求20的方法，其中形成柵極凹進包括構圖GaN基半導體材料的第三層上的掩模層以具有對應于柵極凹進的開口；使用構圖的掩模層作為刻蝕掩模刻蝕GaN基半導體材料的第三層，以提供柵極凹進；其中退火之前在構圖的掩模層和柵極凹進上形成封裝層；以及其中退火之后利用自對準剝離技術去除掩模層和封裝層，以便提供保留在柵極凹進中的封裝層的一部分。
24.如權利要求23的方法，其中封裝層包括AlN。
25.如權利要求23的方法，還包括在形成柵極接觸之前去除保留在柵極凹進中的封裝層的該部分。
26.如權利要求25的方法，還包括在GaN基材料的第三層上和所述凹進中形成絕緣層；以及其中形成柵極接觸包括在柵極凹進中的絕緣層上形成柵極接觸。
27.如權利要求26的方法，其中柵極接觸還形成在GaN基材料的第三層上的絕緣層上。
28.如權利要求20的方法，其中柵極接觸包括T型柵極結構。
29.如權利要求20的方法，其中形成柵極凹進包括形成延伸穿過第三層并進入但是沒有穿過第二層的柵極凹進。
30.如權利要求20的方法，其中柵極接觸是肖特基接觸。
31.如權利要求22的方法，其中在形成歐姆接觸凹進之前在GaN基材料的第三層上原位形成鈍化層。
全文摘要
在形成柵極接觸例如肖特基接觸之前對柵極凹進退火可以減小半導體器件例如晶體管中的柵極泄漏和/或提供高質量的柵極接觸。在退火期間使用封裝層可以進一步減小對于晶體管的柵極凹進中的半導體的損傷。例如可以通過退火器件的歐姆接觸來提供該退火。因此，可以提供具有降低的柵極區的退化的高質量的柵極和歐姆接觸，其可能是由于提供凹進的柵極結構因形成凹進過程中的刻蝕損傷導致的。
文檔編號H01L21/306GK1989601SQ200580024615
公開日2007年6月27日 申請日期2005年3月30日 優先權日2004年7月23日
發明者S·謝潑德, R·P·史密斯 申請人:克里公司