專利名稱：在接合焊盤下的低電容靜電放電保護結構的制作方法
技術領域：
本發明一般來說涉及半導體集成電路，更明確地說，涉及保護半導體集成電路免受靜電放電(ESD)。
背景技術：
現代電子設備使用數字半導體集成電路來進行其操作。數字半導體集成電路從例如按鈕、傳感器等的各種來源接收輸入，且具有用于基于到其的各種輸入來控制設備操作的輸出。除了所要的輸入或輸出信號電平之外，半導體集成電路的輸入和輸出還可能會經受不合需要的高電壓靜電放電(ESD)。以快速的瞬變高電壓放電為特征的ESD可能來自因設備的用戶、設備操作、電源電壓瞬變(power supply voltage transient)及其類似物而產生的靜電。
半導體集成電路的功能變得更強大，且以更快的速度操作。此增強的功能能力由每個集成電路中的較高晶體管計數所導致，因此允許更復雜的軟件和/或固件的操作產生許多可用在設備中的特征。較快的操作速度進一步增強設備的操作。為了將集成電路晶粒的大小保持在合理的費用內，必須將其中的電子電路更密集地集中在盡可能小的區域中，因而必須使組成集成電路內的電子電路的許多晶體管盡可能小。隨著這些晶體管變得越來越小，每個晶體管的各部分(例如源極、柵極、漏極)的間隔也變得更小，且這些部分之間的絕緣體的電介質厚度也隨之變小。極薄的電介質非常容易因ESD事件中出現的過大電壓而受到損壞。同樣，隨著操作速度增加，對低電容結構的需要也變得更為重要。
已使用各種電壓保護電路來限制集成電路的輸入和/或輸出處的峰值電壓。已嘗試將ESD保護并入集成電路內，但不是非常有效，和/或需要占用集成電路晶粒內的大量區域，且可能會向受保護的電路節點添加不可接受的額外電容。
因此，需要一種集成在集成電路晶粒內的ESD保護電路，其能有效地保護敏感的輸入和/或輸出電路，且具有低電容。
發明內容
本發明通過提供一種大體上位于集成電路接合焊盤下、具有低電容且能夠吸收高電流ESD事件的ESD保護結構，來克服現有技術的上述問題以及其它缺點與不足。ESD保護結構大體上位于集成電路接合焊盤下，其中通過將正向二極管插入所述接合焊盤與ESD箝位電路之間而形成低電容結構。將所述ESD保護結構放置在接合焊盤下可消除寄生襯底電容，且由所插入的正向偏壓二極管形成寄生PNP晶體管。
本發明包含大體上位于要受ESD保護的接合焊盤下的相鄰交替P+和N+擴散的半導體結構。P+擴散的形狀可為正方形、矩形、帶形及類似形狀(本文中還涵蓋其它形狀)，且可使用導電通孔連接到接合焊盤，所述導電通孔穿過位于所述接合焊盤與所述P+和N+擴散之間的絕緣層。所述N+擴散鄰近并圍繞所述P+擴散而配置。所述絕緣層使N+擴散與接合焊盤絕緣。N-阱位于集成電路的P-阱中，且大體上位于所述N+和P+擴散下。所述N+擴散部分地與N-阱的邊緣重疊并進入P-阱中。N+擴散的外側部分，即與N-阱重疊的部分，位于P-阱內。
另一N+擴散將圍繞P+擴散的N+擴散包圍起來。所述另一N+擴散位于P-阱中，且場氧化物位于所述N+擴散與所述另一N+擴散之間。因此形成一場效晶體管(NPN)，其中以所述N+擴散為晶體管集極，以所述P-阱為晶體管基極，且以所述另一N+擴散為射極。可通過例如金屬或低電阻半導體材料的導電連接件將所述另一N+擴散(射極)接地。所述P-阱可為一集成電路的P-襯底，或所述P-阱可以是一位于集成電路的N-襯底中的P-阱。
上述ESD保護結構的電容極小，因為接合焊盤所經歷的唯一電容為P+擴散到N-阱和N+與P+擴散/N+二極管的結電容。通過大多位于接合焊盤下的ESD保護結構來實質上減小接合焊盤金屬到P-阱的電容。
本發明的ESD保護結構通過NPN場效晶體管結合寄生PNP晶體管來箝制電壓瞬變。NPN和PNP晶體管合作，以通過倍增這兩個晶體管的增益來增加ESD保護回應。接合焊盤到接地的電壓增加，直到N+擴散到P-阱二極管擊穿(導通)為止。因此，接合焊盤電壓將為此擊穿電壓上的二極管電壓降。接著，NPN場效晶體管快速彈回。通過由P+擴散、N-阱和P-阱所形成的垂直PNP寄生結構來進一步增強ESD保護箝制操作。當瞬變電流流過NPN場效晶體管時，由于前述垂直PNP寄生結構的存在，電流中的一部分直接流向P-阱。
本發明的技術優勢在于，接合焊盤的額外電容非常小。另一技術優勢在于對ESD瞬變的高電流箝制。另一技術優勢在于，通過垂直PNP寄生結構來增強ESD箝制。另一技術優勢在于，縮小了ESD結構的大小。另一技術優勢在于使接合焊盤與襯底電容隔離。
通過以下出于揭示目的并結合附圖而給出的對實施例的描述，本發明的特征和優勢將變得顯而易見。
可通過結合附圖參考以下描述內容，來獲得對本揭示內容和其優勢的更全面的了解，其中圖1a說明根據本發明示范性實施例的ESD保護結構的截面正視圖的示意圖；圖1b說明圖1a所示的ESD保護結構的平面視圖的示意圖；圖1c說明另一ESD保護結構的平面視圖的示意圖；和圖2說明圖1的ESD保護結構的示意性電路圖。
雖然本發明容許各種修改和替代形式，但其特定的示范性實施例已在圖式中舉例顯示，并在本文中加以詳細描述。然而，應了解，本文對特定實施例的描述內容無意將本發明限于所揭示的特定形式，相反，本發明意在涵蓋由所附權利要求書所界定的本發明的精神和范圍內的所有修改、等同物和替代物。
具體實施例方式
現在參看圖式，其示意性地說明本發明的示范性實施例的細節。圖式中相同的元件將由相同的數字來表示，且相似的元件將由具有不同小寫字母后綴的類似數字來表示。P-指代較輕摻雜的p-硅，P+指代較重摻雜的p-硅，N-指代較輕摻雜的n-硅，且N+指代較重摻雜的n-硅，其中p-硅具有復數個正的穩定硅離子，且n-硅具有復數個負的穩定硅離子。
參看圖1，其描繪根據本發明示范性實施例的ESD保護結構的示意圖。圖1a說明截面正視圖，圖1b說明ESD保護結構的平面視圖，且圖1c說明另一ESD保護結構的平面視圖。半導體集成電路包含許多晶體管、輸入和輸出。圖1中所示的ESD保護結構可有利地用于集成電路的輸入和輸出兩者，以保護與其連接的精密晶體管。
圖1的ESD保護結構(一般用數字100表示)大體上位于集成電路接合焊盤114下。ESD保護結構100包含大體上位于集成電路接合焊盤114下的交替的P+擴散126與N+擴散128。P+擴散126可配置為帶形(見圖1b)或配置為交替的正方形(見圖1c)，且使用導電通孔116連接到接合焊盤114，所述導電通孔116穿過位于接合焊盤114與P+擴散126及N+擴散128之間的絕緣層124。所述N+擴散128鄰近并圍繞所述P+擴散126。可使用其它形狀的P+擴散126，且其涵蓋于本文中。N+擴散128a圍繞N+擴散128和P+擴散126，且將所述N+擴散128連接在一起，以便形成完全環繞所述P+擴散126中每一者的連續的N+擴散128。N+擴散128可在集成電路的制造期間形成為一個N+擴散128。所述絕緣層124使N+擴散128與接合焊盤金屬絕緣。通過導電通孔116將P+擴散126連接到接合焊盤114。N-阱130大體上位于N+擴散128和P+擴散126下。圍繞的N+擴散128a與下面的N-阱130的邊緣部分重疊。集成電路襯底132包含起P-阱作用的P-半導體材料。本發明的ESD結構還可形成在位于集成電路的N-襯底中的P-阱內。N+擴散128a的外側部分(即與N-阱130重疊的部分)位于P-阱132內。另一N+擴散128b包圍將N+擴散128連接在一起的N+擴散128a。另一N+擴散128b位于所述P-阱132中，且場氧化物122可位于N+擴散128a與所述另一N+擴散128b之間。另外，可通過導電通孔來將所述N+擴散128連接在一起，所述導電通孔通過導電路徑(未圖示)連接在一起。
形成NPN場效晶體管104，其中以所述N+擴散128a為晶體管集極，以所述P-阱132為晶體管基極，且以所述另一N+擴散128b為晶體管射極。可通過例如金屬或低電阻半導體材料(例如通孔118和導體120，各一個或一個以上)的導電連接件，來將所述另一N+擴散128b(射極)接地。形成PNP晶體管102，其中以所述P+擴散126為晶體管射極，以所述N-阱130為晶體管基極，且以P-阱132為晶體管集極。二極管108形成于N-阱130與P-阱132之間。一般來說，P-阱132耦合到接地(和/或電源的負軌道)，且充當通往接地的電阻，一般以電阻器110表示。
上述ESD保護結構100的電容極小，因為所述接合焊盤114所經歷的唯一電容為P+擴散126到N-阱130的電容，其形成二極管結電容。因為ESD保護結構100通常位于所述接合焊盤114下，所以接合焊盤114到P-阱132的電容實質上減小。
參看圖2，其描繪圖1的ESD保護結構的示意性電路圖。本發明ESD保護結構100箝制接合焊盤114上的電壓瞬變，這大體上與NPN場效晶體管或其它半導體結構的通常情況相同。接合焊盤到接地的電壓增加，直到N+擴散到P-阱二極管108擊穿(導通)為止。因此，接合焊盤電壓將為此擊穿電壓上的二極管電壓降。接著，NPN場效晶體管104快速彈回。通過由P+擴散、N-阱和P-阱所形成的垂直PNP寄生結構(晶體管102)來增強ESD箝制操作。當瞬變電流流過NPN場效晶體管104時，由于前述垂直PNP寄生結構(晶體管102)的存在，電流中的一部分直接流向P-阱。
因此，本發明很適用于實施所述目的，并獲得所提及的目標和優勢以及本文中的其它固有方面。雖然已參考本發明的示范性實施例描述、說明并定義了本發明，但此類參考并不暗示對本發明的限制，且不可推斷此類限制。如所屬領域的一般技術人員和受益于本揭示內容者將想到，本發明在形式和功能方面能夠有相當大的修改、變更和對等。所描繪并描述的本發明的實施例僅為示范性的，而非詳盡說明本發明的范圍。因此，希望本發明僅受所附權利要求書的精神和范圍的限制，并在各方面給予均等物完全的認可。
權利要求
1.一種靜電放電保護結構，其包含一集成電路，其具有一較輕摻雜的p-硅阱(P-阱)；一位于所述P-阱中的較輕摻雜的n-硅阱(N-阱)；復數個位于所述N-阱中的較重摻雜的p-硅擴散(P+擴散)；一位于所述N-阱中的第一較重摻雜的n-硅擴散(N+擴散)，其中所述第一N+擴散圍繞所述復數個P+擴散，且與所述N-阱重疊并進入所述P-阱中；一位于所述P-阱中的第二較重摻雜的n-硅擴散(N+擴散)，其中所述第二N+擴散圍繞所述第一N+擴散；一接合焊盤，其連接到所述復數個P+擴散；和一連接件，其連接到所述第二N+擴散。
2.根據權利要求1所述的靜電放電保護結構，其中所述P-阱為所述集成電路襯底。
3.根據權利要求1所述的靜電放電保護結構，其進一步包含一位于所述第一與第二N+擴散之間的場氧化物。
4.根據權利要求1所述的靜電放電保護結構，其進一步包含所述集成電路的一較輕摻雜的n-硅襯底(N-襯底)，其中所述P-阱位于所述N-襯底中。
5.根據權利要求1所述的靜電放電保護結構，其中所述復數個P+擴散的形狀為帶形。
6.根據權利要求1所述的靜電放電保護結構，其中所述復數個P+擴散的形狀為矩形。
7.根據權利要求1所述的靜電放電保護結構，其中所述復數個P+擴散的形狀為正方形。
8.根據權利要求1所述的靜電放電保護結構，其中所述接合焊盤使用第一復數個導電通孔連接到所述復數個P+擴散。
9.根據權利要求1所述的靜電放電保護結構，其中連接到所述第二N+擴散的所述連接件具有第二復數個導電通孔。
10.根據權利要求8所述的靜電放電保護結構，其中所述第一復數個導電通孔為金屬。
11.根據權利要求8所述的靜電放電保護結構，其中所述第一復數個導電通孔包含導電半導體硅。
12.根據權利要求9所述的靜電放電保護結構，其中所述第二復數個導電通孔為金屬。
13.根據權利要求9所述的靜電放電保護結構，其中所述第二復數個導電通孔包含導電硅。
14.根據權利要求1所述的靜電放電保護結構，其進一步包含一連接到所述第一N+擴散的具有第三復數個導電通孔的第二連接件擴散。
15.根據權利要求1所述的靜電放電保護結構，其中所述P-阱耦合到接地。
16.根據權利要求1所述的靜電放電保護結構，其中所述P-阱耦合到一共用電源軌道。
17.根據權利要求1所述的靜電放電保護結構，其中所述復數個P+擴散、所述第一N+擴散和所述N-阱大體上位于所述接合焊盤下。
18.一種靜電放電保護結構，其包含一集成電路，其具有一較輕摻雜的p-硅阱(P-襯底)；一位于所述P-襯底中的較輕摻雜的n-硅阱(N-阱)；復數個位于所述N-阱中的較重摻雜的p-硅擴散(P+擴散)，其中所述復數個P+擴散的形狀為矩形；一位于所述N-阱中的第一較重摻雜的n-硅擴散(N+擴散)，其中所述第一N+擴散圍繞所述復數個P+擴散，且與所述N-阱重疊并進入所述P-阱中；一位于所述P-襯底中的第二較重摻雜的n-硅擴散(N+擴散)，其中所述第二N+擴散圍繞所述第一N+擴散；一場氧化物，其位于所述第一與第二N+擴散之間；一接合焊盤，其連接到所述復數個P+擴散；和一連接件，其連接到所述第二N+擴散。
19.根據權利要求18所述的靜電放電保護結構，其中所述接合焊盤使用第一復數個導電通孔連接到所述復數個P+擴散。
20.根據權利要求18所述的靜電放電保護結構，其中連接到所述第二N+擴散的所述連接件具有第二復數個導電通孔。
21.根據權利要求19所述的靜電放電保護結構，其中所述第一復數個導電通孔為金屬。
22.根據權利要求19所述的靜電放電保護結構，其中所述第一復數個導電通孔包含導電半導體硅。
23.根據權利要求20所述的靜電放電保護結構，其中所述第二復數個導電通孔為金屬。
24.根據權利要求20所述的靜電放電保護結構，其中所述第二復數個導電通孔包含導電半導體硅。
25.根據權利要求18所述的靜電放電保護結構，其中所述P-阱耦合到接地。
26.根據權利要求18所述的靜電放電保護結構，其中所述P-阱耦合到一共用電源軌道。
27.根據權利要求18所述的靜電放電保護結構，其中所述復數個P+擴散、所述第一N+擴散和所述N-阱大體上位于所述接合焊盤下。
28.一種用于保護一集成電路免受靜電放電損壞的系統，所述系統包含一靜電放電保護結構，其用于一集成電路的復數個輸入和輸出連接件中的至少一者，其中所述靜電放電保護結構包含一集成電路，其具有一較輕摻雜的p-硅阱(P-阱)；一位于所述P-阱中的較輕摻雜的n-硅阱(N-阱)；復數個位于所述N-阱中的較重摻雜的p-硅擴散(P+擴散)；一位于所述N-阱中的第一較重摻雜的n-硅擴散(N+擴散)，其中所述第一N+擴散圍繞所述復數個P+擴散，且與所述N-阱重疊并進入所述P-阱中；一位于所述P-阱中的第二較重摻雜的n-硅擴散(N+擴散)，其中所述第二N+擴散圍繞所述第一N+擴散；一接合焊盤，其連接到所述復數個P+擴散；和一連接件，其連接到所述第二N+擴散。
全文摘要
本發明揭示一種大體上位于一集成電路接合焊盤下的靜電放電保護結構。通過將一正向二極管插入所述接合焊盤與所述靜電放電箝位電路之間，來將此靜電放電保護結構形成為一低電容結構。將所述靜電放電保護結構放置在所述接合焊盤下可消除寄生襯底電容，且利用由所述插入的正向偏壓二極管所形成的一寄生PNP晶體管。所述靜電放電保護結構包含大體上位于一要受靜電放電保護的接合焊盤下的相鄰交替的P+和N+擴散。使用金屬通孔將所述P+擴散連接到所述接合焊盤金屬，所述金屬通孔穿過一位于所述接合焊盤與所述P+和N+擴散之間的絕緣層。所述N+擴散鄰近所述P+擴散。一N+擴散圍繞所述N+和P+擴散，并將所述N+擴散連接在一起，以便形成一完全圍繞所述P+擴散中每一者的連續的N+擴散。一N－阱大體上位于所述N+和P+擴散下。所述圍繞的N+擴散部分地與其下的所述N－阱的邊緣重疊。所述N+擴散的外側部分(即與所述N－阱重疊的部分)位于一P－阱內。所述P－阱可為所述集成電路的襯底。另一N+擴散將圍繞所述P+擴散的N+擴散包圍起來。所述另一N+擴散位于所述P－阱中，且一場氧化物可位于所述N+擴散與所述另一N+擴散之間。形成一NPN場效晶體管，其中以所述N+擴散為晶體管集極，以所述P－阱為晶體管基極，且以所述另一N+擴散為射極。可通過一例如金屬或低電阻半導體材料的導電連接件將所述另一N+擴散(射極)接地。
文檔編號H01L27/02GK1922739SQ200580005213
公開日2007年2月28日 申請日期2005年2月24日 優先權日2004年2月26日
發明者蘭迪·L·亞克 申請人:密克羅奇普技術公司