專利名稱：增加散熱效果的導線架及其封裝件的制作方法
技術領域：
本實用新型是關于一種導線架及其封裝件，特別是關于一種增加散熱效果的散熱型小尺寸半導體封裝件(Heat-sink Small OutlinePackage，HSOP)與其導線架。
背景技術：
傳統半導體芯片是以導線架(Lead Frame)作為芯片載體，形成半導體封裝件。該導線架包括芯片座及形成于該芯片座周圍的多條管腳，待半導體芯片粘接至芯片座上、并用焊線電性連接該芯片與管腳后，再經由封裝樹脂包覆該芯片、芯片座、焊線以及管腳的內段，形成該具有導線架的半導體封裝件。
用導線架作為芯片載體的半導體封件的種類繁多，如QFP半導體封裝件(Quad Flat Package)、QFN(Quad-Flat Non-leaded)半導體封裝件、SOP半導體封裝件(Small Outline Package)、HSOP半導體封裝件(Heat-sink Small Outline Package)或DIP半導體封裝件(Dual in-linePackage)等，其中HSOP半導體封裝件，如美國專利第5,877,937號及日本專利JP01217386所揭示，增加了散熱翼(Wing Tab)來提高該封裝件的散熱效率，所以常應用在高功率、高電流的電子產品上。
此外，傳統導線架型態的半導體封裝件為了進一步提高半導體封裝件的電性品質，該半導體芯片上除了可利用信號線(Signal Wire)電性連接各管腳外，也能通過向下打線(Down Bond)方式用接地線(GroundWire)電性連接芯片接地墊及該導線架的芯片座，也就是該導線架用焊線作電性連接的打線區可包括該管腳部分及該芯片座周圍。
HSOP半導體封裝件的熱傳導方式主要是經由與導線架芯片座(Die Pad)相連接的散熱翼(Wing Tab)，將芯片上的熱量快速傳導到印刷電路板(Printed Circuit Board)，從而通過印刷電路板的接地金屬板(Ground Plane)迅速將熱量釋放。
圖1是現有HSOP半導體封裝件。該HSOP半導體封裝件1的導線架10主要包括芯片座11，用于放置芯片；多條管腳12，布設在該芯片座11兩側用于與芯片電性連接；散熱翼13，將芯片上的熱量傳導到印刷電路板上以及連接部14，連接該芯片座11與散熱翼13。其中，該連接部14有多個孔洞140，用于降低該導線架低置(Down Set)工序中因模具機械應力造成芯片座11不平整的問題，并可加強散熱翼13與封裝膠體的結合力。
但是，由于該孔洞140位于連接該芯片座11與散熱翼13的連接部14上，過大的孔洞面積會降低散熱翼13的散熱效率，使該封裝件應用在高功率、高電流的電子產品時，可能因封裝件無法有效的將芯片熱量散出而毀壞；再者，當印刷電路板的接地裝置面積不足時，會導致封裝件無法有效的將芯片熱量散出，進而導致產品電性失效。
另外，為了有效利用焊線(金線)電性連接芯片及導線架的管腳與芯片座，一般會在導線架的打線區沉積金、銀或金鎳合金等金屬，形成焊接層，用于焊線的焊接，但該打線的焊接層區與封裝膠體之間的表面結合力很差，容易產生打線區焊接層與封裝膠體結合不良的問題，造成脫層(delamination)現象，降低產品可靠性，因此，如何設計一種兼顧散熱效果與產品可靠性的導線架及其封裝件，能夠同時解決散熱及打線區焊接層與封裝膠體結合不良的問題，進而提高該導線架及其封裝件的品質與優良率，已成為相關領域迫切待解的課題。
實用新型內容為克服上述現有技術的缺點，本實用新型的主要目的在提供一種增加散熱效果的導線架及其半導體封裝件，通過擴大芯片座面積提高散熱效率，同時減少打線區焊接層與封裝膠體的接觸面積，避免因擴大芯片座面積造成打線區焊接層與封裝膠體結合不良的問題，進而提高該導線架及其封裝件的品質與優良率。
為達上述及其它目的，本實用新型的增加散熱效果的導線架包括芯片座，用于承載至少一個半導體芯片，且在該芯片座周圍未承載芯片處形成有ㄇ字型的焊接層，作為芯片電性連接的打線區；多條管腳，布設于該芯片座的兩側；以及散熱翼，通過連接到芯片座的連接部，將芯片的熱量傳導到外界。其中，該導線架通過擴大該芯片座的面積并增加該連接部金屬的面積增加該導線架的散熱面積，進而提其散熱效率，此外，將該導線架上供焊線接置使用的打線區焊接層設計成ㄇ字型，減少該打線區焊接層與封裝膠體的接觸面積，解決了因擴大芯片座面積造成的打線區焊接層與封裝膠體結合不良的問題。另外，可在該芯片座的四周設計開孔，解決因芯片座面積加大產生的封裝模流不均勻或熱應力(thermal stress)太大造成脫層等產品可靠性問題。
本實用新型也出一種增加散熱效果的導線架封裝件，該封裝件包括導線架，具有芯片座、分布在該芯片座兩側的多條管腳以及通過連接到芯片座的連接部將芯片的熱量傳導到外界的散熱翼，其中在該芯片座周圍未承載芯片處形成有ㄇ字型的焊接層，作為芯片電性連接的打線區；至少一個半導體芯片，接置在該芯片座上；多條焊線，用于電性連接該半導體芯片與該導線架；以及封裝膠體，用于包覆該半導體芯片、焊線與部分的導線架，外露出導電架的管腳及散熱翼外端。
其中該焊線包括信號焊線(Signal Wire)與接地焊線(Ground Wire)，信號焊線電性連接該半導體芯片與導線架上的管腳，接地焊線電性連接該半導體芯片與該芯片座以進行接地。
因此，本實用新型的增加散熱效果的導線架及其封裝件是擴大芯片座面積提高散熱效率，同時將芯片座上打線區的焊接層設計成ㄇ字型，減少該打線區焊接層與封裝膠體的接觸面積，避免因擴大芯片座面積造成的打線區焊接層與封裝膠體結合不良的問題，進而提高該導線架及其封裝件的品質與優良率。
圖1是現有的HSOP半導體封裝件的導線架俯視圖；圖2是本實用新型的增加散熱效果的導線架俯視圖；圖3A及圖3B是本實用新型的增加散熱效果的導線架的管腳局部放大圖及剖面圖；以及圖4是本實用新型的增加散熱效果的HSOP半導體封裝件示意圖。
具體實施方式
實施例以下通過特定的具體實例說明本實用新型的實施方式。
下面以適用于增加散熱效果的散熱型小尺寸半導體封裝件(Heat-sink Small Outline Package，HSOP)的導線架詳細說明本實用新型的具體實施例，但本實用新型的導線架并非局限于此，也可以是其它類型的導線架結構。
圖2是本實用新型的增加散熱效果的導線架示意圖，附圖以簡化的示意圖顯示與本實用新型有關的結構單元，且該結構單元并非按照實際數量及尺寸比例繪制，實際的導線架及半導體封裝件的結構布局應更加復雜。
本實用新型的增加散熱效果的導線架20主要包括芯片座21，用于放置半導體芯片；多條管腳22，布設在該芯片座21兩側以及散熱翼23，連接到芯片座21的連接部24，將芯片的熱量傳導到外界。其中，在該芯片座21周圍及管腳22上形成有焊接層25，作為焊線焊接的打線區，且在該芯片座21上的焊接層設計為ㄇ字型。
該導線架20通過擴大其芯片座21的面積，增加該封裝件本體金屬部分面積，所以可增加散熱面積，進而提高該導線架20的散熱效率，同時，為了避免加大芯片座21面積產生封裝模流不均勻或熱應力太大造成脫層等產品可靠性問題，可在本實用新型的芯片座21四周形成開孔210，解決模流不均及脫層的問題。
該管腳22包括內管腳(Inner Lead)221與外管腳(Outer Lead)222，其中該內管腳221形成于封裝膠體(未標出)內，供后續芯片與導線架電性連接使用，該外管腳222形成于封裝膠體外，供完成封裝作業的半導體封裝件電性連接到外部裝置。考慮到導線架內管腳效應，且順應增加芯片座21的面積，所以縮短內管腳222與芯片座21的間距。
該連接部24連接該芯片座21與該散熱翼23，可借由擴大該連接部24的金屬面積，在散熱翼23上與芯片座21連接端形成開孔230，這樣一方面可避免現有降低導線架低置(Down Set)工序中因模具機械應力造成芯片座不平整的問題，同時加強了散熱翼23與封裝膠體的結合力，因減少該連接部24開孔面積，加強了該散熱翼23的散熱效率。
該打線區的焊接層25是在芯片座21周圍及管腳22上，可借由噴鍍或電沉積金、銀或金鎳合金等金屬提供焊線的焊接，本實用新型將該芯片座打線區的焊接層25設計成ㄇ字型，減少該打線區焊接層25與封裝膠體接觸的面積，避免為增加散熱效率擴大芯片座21面積時，造成打線區焊接層25與封裝膠體結合不良的問題。
另請參閱圖3A及圖3B，它是在導線架20的管腳22靠近封裝膠體邊緣的部分設計有凹槽(Notch)223，用于阻隔外界水氣經由導線架20的外管腳221滲透到該封裝件的內部。
請參閱圖4，它是本實用新型的增加散熱效果的導線架半導體封裝件示意圖，同時請配合圖2的導線架示意圖，該封裝件包括導線架20，該導線架20具有芯片座21、布設在該芯片座21兩側的多條管腳22、將熱量傳導到外界的散熱翼23以及連接芯片座21與散熱翼23的連接部24，其中，該導線架20是增加芯片座21及連接部24的金屬面積，且在該芯片座21周圍未供設承載芯片處形成有ㄇ字型的焊接層25，作為芯片電性連接的打線區，避免為增加散熱效率擴大芯片座21面積時，造成打線區焊接層25與封裝膠體結合不良的問題；至少一個半導體芯片28，接置在該芯片座21上；多條焊線29，用于電性連接該半導體芯片28與導線架20；以及封裝膠體31，用于包覆該半導體芯片28、焊線29與部分的導線架20，外露出導電架20的外管腳222及散熱翼23外端，供該封裝件借由該外管腳222及散熱翼23外端電性連接到例如印刷電路板26等外部裝置。
該焊線29包括信號焊線292及接地焊線291，該打線區的焊接層25分布于該管腳22的內管腳221部分及該芯片座21周圍，且在該芯片座21周圍的焊接層25呈ㄇ字型，將芯片28接置在該芯片座21后，除了可利用信號焊線292電性連接芯片信號墊(未標出)與內管腳221上的焊接層25外，也能利用接地焊線291電性連接芯片28接地墊(未標出)及該芯片座21的ㄇ字型焊接層25，再通過該散熱翼23，借由導電材料32電性導接到例如印刷電路板26中的接地層260。
該打線區的焊接層25供芯片有效利用焊線29與導線架20電性連接。由于該導線架20的材質主要是銅金屬，該焊接層25的材質是金、銀、金鎳合金等金屬層，在半導體芯片28與導線架20間利用焊線(金線)29電性連接時，借由焊線(金材質)29與該導線架20的打線區焊接層25(銀材質)形成共晶結構，使焊線29接合并電性連接到導線架20上。
因此，本實用新型的增加散熱效果的導線架及其封裝件主要是擴大芯片座面積提高散熱效率的同時，將芯片座上打線區的焊接層設計成ㄇ字型，減少該打線區焊接層與封裝膠體的接觸面積，避免因擴大芯片座面積造成的打線區焊接層與封裝膠體結合不良的問題，進而提高該導線架及其封裝件的品質與優良率。
權利要求1.一種增加散熱效果的導線架，其特征在于，該導線架包括芯片座，用于承載至少一個半導體芯片，且在該芯片座周圍未承載芯片處形成有ㄇ字型的焊接層，作為芯片電性連接的打線區；多條管腳，布設于該芯片座的兩側；以及散熱翼，通過連接到芯片座的連接部，將芯片的熱量傳導到外界。
2.如權利要求1所述的導線架，其特征在于，該導線架是增加散熱效果的散熱型小尺寸半導體封裝件的導線架。
3.如權利要求1所述的導線架，其特征在于，該導線架通過擴大該芯片座的面積增加該封裝件本體金屬部分面積。
4.如權利要求3所述的導線架，其特征在于，該導線架在擴大面積的芯片座四周形成開孔。
5.如權利要求3所述的導線架，其特征在于，該導線架對應該擴大面積的芯片座與考慮導線架內管腳效應，縮短了管腳與芯片座的間距。
6.如權利要求1所述的導線架，其特征在于，該導線架是通過增加該連接部金屬的面積加強該散熱翼的散熱效率。
7.如權利要求1所述的導線架，其特征在于，該導線架在散熱翼上與芯片座連接端形成開孔，同時減少在該連接部形成的開孔。
8.如權利要求1所述的導線架，其特征在于，該管腳包括內管腳及外管腳。
9.如權利要求1所述的導線架，其特征在于，該焊接層的材質為金、銀或金鎳合金中的一種。
10.如權利要求1所述的導線架，其特征在于，該導線架的管腳靠近封裝膠體邊緣的部分設計有凹槽。
11.一種增加散熱效果的導線架半導體封裝件，其特征在于，該封裝件包括導線架，具有芯片座、分布在該芯片座兩側的多條管腳以及通過連接到芯片座的連接部將芯片的熱量傳導到外界的散熱翼，其中在該芯片座周圍未承載芯片處形成有ㄇ字型的焊接層，作為芯片電性連接的打線區；至少一個半導體芯片，接置在該芯片座上；多條焊線，用于電性連接該半導體芯片與該導線架；以及封裝膠體，用于包覆該半導體芯片、焊線與部分的導線架。
12.如權利要求11所述的半導體封裝件，其特征在于，該封裝件是增加散熱效果的散熱型小尺寸半導體封裝件。
13.如權利要求11所述的半導體封裝件，其特征在于，該封裝件通過擴大該芯片座的面積增加該封裝件本體金屬部分面積。
14.如權利要求13所述的半導體封裝件，其特征在于，該封裝件在該擴大面積的芯片座四周形成開孔。
15.如權利要求13所述的半導體封裝件，其特征在于，該封裝件對應該擴大面積的芯片座與考慮導線架內管腳效應，縮短了管腳與芯片座的間距。
16.如權利要求11所述的半導體封裝件，其特征在于，該封裝件通過增加該連接部金屬的面積提高該散熱翼的散熱效率。
17.如權利要求11所述的半導體封裝件，其特征在于，該封裝件在散熱翼上與芯片座連接端形成開孔，同時減少在該連接部形成開孔。
18.如權利要求11所述的半導體封裝件，其特征在于，該焊接層的材質為金、銀或金鎳合金中的一種。
19.如權利要求11所述的半導體封裝件，其特征在于，該管腳包括內管腳及外管腳。
20.如權利要求11所述的半導體封裝件，其特征在于，該打線區焊接層延伸到位于該封裝膠體內側的管腳部分。
21.如權利要求11所述的半導體封裝件，其特征在于，該封裝件在該管腳靠近封裝膠體邊緣設計有凹槽。
22.如權利要求11所述的半導體封裝件，其特征在于，該焊線包括信號焊線及接地焊線。
23.如權利要求22所述的半導體封裝件，其特征在于，該信號焊線用于電性連接半導體芯片及導線架的管腳。
24.如權利要求22所述的半導體封裝件，其特征在于，該接地焊線用于電性連接該半導體芯片及該芯片座。
專利摘要一種增加散熱效果的導線架及其封裝件，該導線架包括芯片座，用于承載至少一個半導體芯片，且在該芯片座周圍未承載芯片處形成有ㄇ字型的焊接層，作為芯片電性連接的打線區；多條管腳，布設于該芯片座的兩側；以及散熱翼，通過連接到芯片座的連接部，將芯片的熱量傳導到外界；本實用新型的增加散熱效果的導線架及其封裝件是擴大芯片座面積提高散熱效率，同時將芯片座上打線區的焊接層設計成ㄇ字型，減少該打線區焊接層與封裝膠體的接觸面積，避免因擴大芯片座面積造成的打線區焊接層與封裝膠體結合不良的問題，進而提高該導線架及其封裝件的品質與優良率。
文檔編號H01L23/34GK2777756SQ200520016990
公開日2006年5月3日 申請日期2005年4月21日 優先權日2005年4月21日
發明者田姿儀, 王文娟, 曾祥偉 申請人:晶致半導體股份有限公司