電介質薄膜、薄膜電介質元件及其制造方法

專利名稱：電介質薄膜、薄膜電介質元件及其制造方法
技術領域：
本發明涉及一種電介質薄膜、薄膜電介質元件及其制造方法，特別是，涉及一種介電常數高、能夠減少漏電流的電介質薄膜、薄膜電介質元件及其制造方法。
背景技術：
近年來，在電子部件領域中，隨著電子電路的高密度化、高集成化，希望作為各種電子電路中所必需的電路元件的電容器等具有更小型化、薄層化以及大容量化。
為使電容器小型化、薄層化以及大容量化，可以使用相對介電常數高的電介質材料，作為這樣的導電材料，可以列舉鈦酸鉛(PbTiO3)、鈦酸鋅鉛(PZT)、鈦酸鋇(BbTiO3:BT)、鈦酸鍶(SrTiO3:ST)、鈦酸鍶鋇(BaSrTiO3:BST)等鈣鈦礦型氧化物。
其中，鈦酸鋇(BT)、鈦酸鍶(ST)、鈦酸鍶鋇(BST)的相對介電常數高，壽命長，特性優異。特別是，鈦酸鋇(BT)和鈦酸鍶(ST)的總固溶體鈦酸鍶鋇(BST)可以通過改變BT和ST的比率來調整居里溫度，即使在室溫其也可以成為高介電常數的常規電介質。
此外，在這樣的電容器中，例如在各種電子電路中用作必需的電路元件的電容器元件必須是薄膜元件。因此，對于用作電容器元件電介質層的BT、ST以及BST也有必要薄膜化，有必要形成為電介質薄膜。這樣一來，以上述電介質材料為電介質薄膜時，希望介電常數高且漏電流小。
然而，在這種電介質薄膜中，一般難以同時具有介電常數高且漏電流少這樣的特性。為了解決這種問題，采用在BST中摻雜添加物的方法，例如專利文獻1中提出在BST中摻雜鉺(Er)的Er添加BST技術方案。但是，在該文獻記載的發明中，在使BT、ST或BST等電介質成為500nm以下薄膜的情況下，難以均勻添加添加物Er，由于引起了添加物的分布參差不齊，所以難以得到穩定的特性。
此外，專利文獻2中提出了含有由化學式(Ba，Sr)yTiO3、其中1.00＜y≤1.20表示的作為鈣鈦礦型氧化物組成的電介質薄膜，以期達到介電常數高且漏電流少。該文獻的實施例中，構成電介質薄膜的BST由鋇和鍶比例等量的(Ba0.5，Sr0.5)yTiO3組成，其中1.00＜y≤1.20。但是，BST的組成在上述組成范圍的情況下，則很難說還能同時滿足高介電常數和低漏電流，特別是，在使電介質薄膜更薄膜化的情況下(例如，100nm以下的情況)，則不能說相對介電常數和低漏電流特性都滿足。
特開平8-198669號公報[專利文獻2]特開平7-17713號公報發明內容本發明的目的是提供一種相對介電常數高、漏電流小、物理特性及電氣特性穩定的電介質薄膜。另外，本發明的目的是提供一種使用這種電介質薄膜的容量高且可靠性高的薄膜電容器等薄膜電介質元件及其制造方法。
本發明的發明人發現，通過對含有由組成式(BaxSr(1-x))aTiO3表示的氧化物的電介質薄膜限定組成比例，且不使用除上述氧化物之外的添加物，可以實現上述目的，從而完成本發明。
即，本發明涉及一種電介質薄膜，含有由(BaxSr(1-x))aTiO3表示的氧化物、例如鈦酸鋇鍶(BST)，其特征在于表示組成比的符號x、a中0.5＜x≤1.0，0.96＜a≤1.00，厚度為500nm以下。
本發明含有由組成式(BaxSr(1-x))aTiO3表示的氧化物的電介質薄膜中，其特征在于，電介質薄膜的厚度為500nm以下，上述組成中鋇多于鍶，構成A位置的元素量與構成B位置的元素量相同或較少。通過使上述組成處于這樣的范圍，可以得到相對介電常數高、漏電流小、物理特性及電氣特性穩定的電介質薄膜。
另外，在本發明中，因為基本上沒有使用上述組成以外的添加物，所以基本上沒有引起使用添加物時容易產生的添加物分布參差不齊等問題。并且在本發明說明書中，沒有對(BaxSr(1-x))aTiO3(0.5＜x≤1.0，0.96＜a≤1.00)限定嚴密的化學計量組成，因此上述化學計量組成中氧元素(O)量可以有些許偏差。
本發明中所涉及的電介質薄膜優選相對介電常數為450以上，施加電場強度100kV/cm時的漏電流密度為1×10-6A/cm2。
本發明中所涉及的電介質薄膜中，表示所述組成比例的符號a優選為0.96＜a≤1.00，更優選為0.98＜a≤1.00。
本發明中所涉及的薄膜電介質元件的特征在于，在基板上依次形成下部電極、電介質薄膜和上部電極，所述電介質薄膜為上述本發明所涉及的電介質薄膜。
或者，本發明中的薄膜電介質元件的特征在于，電介質薄膜和內部電極薄膜交替地層壓在基板上，所述電介質薄膜為上述本發明所涉及的電介質薄膜。
作為薄膜電介質元件的具體例子，可以列舉出例如薄膜電容器、疊層薄膜電容器、無機EL元件和DRAM用電容器等，但并不對此作特別限定。另外，本發明的薄膜電介質元件也可以為直接形成在半導體基板上而安裝在基板上的薄膜電介質元件。
本發明的薄膜電介質元件可以是單層元件或多層元件。單層元件是通過在基板上依次形成下部電極、電介質薄膜和上部電極而構成的。另一方面，多層元件是通過在基板上形成下部電極，在該下部電極上交替形成電介質薄膜和內部電極薄膜，然后在其上形成上部電極而構成的。
本發明的薄膜電介質元件制造方法的特征在于，通過濺射法在導電電極上形成上述本發明的電介質薄膜。
在此，導電電極就是所述下部電極或所述內部電極薄膜。在本發明薄膜電介質元件的制造方法中，因為所述電介質薄膜是通過濺射法形成的，所以能夠很好地控制組成，并且能在大面積的基板上快速形成物理特性和電氣特性穩定的電介質薄膜。
本發明所涉及的薄膜電介質元件制造方法，優選在混合了氬氣和氧氣的氧化性氣氛中實施所述濺射法，所述氧化性氣氛中的氧氣比例為大于0體積％、50體積％以下。
根據本發明，優選在氧化性氣氛中實施所述濺射法，由此，可以有效地防止由氧化物、例如BST的結晶構造所引起的氧不足的發生。
本發明中涉及的薄膜電介質元件的制造方法，優選還包括在氧化性氣氛中對所述電介質薄膜進行退火的工序。
根據本發明，通過限定由組成式BaxSr(1-x))aTiO3表示的氧化物中的組成比例，并且使其厚度為500nm，可以提供相對介電常數高、漏電流小且物理特性和電氣特征穩定的電介質薄膜和電介質薄膜元件。
并且，根據本發明的薄膜電介質元件制造方法，因為通過濺射法形成電介質薄膜，所以可以提供容量高且可靠性高的薄膜電容器等薄膜電介質元件1。


圖1為本發明的一個實施例中所涉及的薄膜電介質元件的剖面圖；圖2為本發明實施例中涉及的電介質薄膜元件的剖面圖；圖3是示出組成式BaxSr(1-x))aTiO3中a值與相對介電常數之間的關系的曲線圖；圖4是示出組成式BaxSr(1-x))aTiO3中a值與漏電流密度之間的關系的曲線圖。
1薄膜電介質元件2基板3絕緣膜4下部電極5電介質薄膜6上部電極1a薄膜電介質元件2a硅基板3a硅氧化膜4a鉑金下部電極5a電介質薄膜6a鉑金上部電極具體實施方式
下面，根據圖中示出的實施方案對本發明進行說明。
在本實施方案中，示例地說明了本發明中以單層形成電介質薄膜的薄膜電介質元件。
薄膜電介質元件1
如圖1所示，本發明的一個實施方案中所涉及的薄膜電介質元件1是通過在基板2上依次形成絕緣膜3、下部電極4、電介質薄膜5以及上部電極6而構成的。
基板2是支撐下部電極和電介質薄膜以及上部電極的基板，只要是化學穩定性高且很少產生應力的物質即可，可由陶瓷、玻璃、硅等構成。本實施方案中，基板2由硅單晶基板構成。
絕緣膜3是硅氧化膜(SiO2)，其通過對硅單晶基板進行熱氧化處理而形成。
形成下部電極4的材料，如果是導電材料，則不作特別的限定，例如可以使用鉑金(Pt)、金(Au)、銀(Ag)、銥(Ir)、釕(Ru)、鈷(Co)、鎳(Ni)、鐵(Fe)、銅(Cu)、鋁(Al)等金屬或它們的合金、以及砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、碳化硅(SiC)等導電性半導體和氧化銦錫(ITO)、氧化鋅(ZnO)、氧化錫(SnO2)、氧化銦(In2O3)、二氧化銥(IrO2)、二氧化釕(RuO2)、三氧化錸(ReO3)、LSCO(La0.5Sr0.5CoO3)等金屬氧化物導電體。雖然對下部電極4的厚度不作特別限定，但是優選為10～1000nm，更優選為50～800nm左右。
為了確保基板2和下部電極4的密合性，可以在基板2上形成的絕緣膜3和下部電極4之間設置緩沖層。作為緩沖層，例如可以列舉TiOx/Si、TiOx/SiO2/Si、TaN/Si等。而且，[/Si]表示基板側。形成粘合層的方法可以是物理氣相淀積法(PVD法)、化學氣相淀積(CVD法)等蒸鍍法，優選根據蒸鍍物質而適當選擇。
上部電極6可以由與前述下部電極4相同的材料構成。而且，其厚度也可以相同。
電介質薄膜5含有由(BaxSr(1-x))aTiO3表示的氧化物、例如鈦酸鋇鍶(BST)。BST是鋇和鍶互相占據鈣鈦礦結構的A位置，以0≤x≤1.0的全部組成形成固溶體的總固溶體。
表示上述式中組成比的符號x為0.5＜x≤1.0，優選0.6≤x≤0.9，更優選0.65≤x≤0.85。即，在本發明中，使BST中鋇的比例多于鍶的比例，在此，x過小，則具有接近于鈦酸鍶的性質并且相對介電常數變低的趨勢。
表示上述式中組成比的符號a為0.96＜a≤1.00，優選0.96＜a＜1.00，更優選0.98≤a＜1.00。如果a過大，則具有漏電流密度變大的趨勢，如果a過小，則具有相對介電常數變低的趨勢。
電介質薄膜5的厚度在500nm以下，優選為300nm以下，更優選100nm以下。如果電介質薄膜5的厚度過厚，則具有使元件小型化則變得困難的趨勢。另外，雖然對厚度的下限不作特別限定，但是考慮到確保最低限度的粒度和基板的平滑性以及膜厚的面內均一性，通常厚度為40nm左右。
本發明的特點是含有由(BaxSr(1-x))aTiO3表示的氧化物、例如鈦酸鋇鍶(BST)的電介質薄膜中，電介質薄膜的厚度為500nm以下，組成式(BaxSr(1-x))aTiO3中符號x、a在上述范圍內。即，本發明的特征在于上述組成中鋇多于鍶，構成A位置的元素量與構成B位置的元素量相同或較少。這樣一來，就可以得到相對介電常數高、漏電流小、物理特性和電氣特性穩定的電介質薄膜。
電介質薄膜5的相對介電常數優選為450以上，更優選為480以上，優選施加電場強度100kV/cm時的漏電流密度為1×10-6A/cm2以下，更優選為1.5×10-7A/cm2以下。本發明實施方案中，因為將本發明的電介質薄膜用作電介質薄膜5，所以可以實現高介電常數和低漏電流。
本實施方案的薄膜電介質元件1是通過在經過熱氧化處理的硅單晶基板上利用濺射法依次形成下部電極、電介質薄膜、上部電極而制得的。下面，就對制造方法進行具體說明。
薄膜電介質元件1的制造方法首先，使用硅單晶基板作為基板2，對硅單晶基板進行熱氧化處理，在硅單晶基板表面上形成絕緣膜3(硅氧化膜SiO2)。雖然對熱氧化處理的方法不作特別限定，但是可以列舉出在高溫條件下在氧化氣體和氧化亞氮氣體等氧化性氣氛中對硅單晶基板進行干式氧化，以及在蒸汽氣氛中進行濕式氧化等。
接著，在通過熱氧化處理形成氧化硅膜的硅單晶基板上，形成下部電極4，制造形成下部電極的層壓體。在本實施方案中，使用具有導電性的上述材料作為構成下部電極4的材料。另外，作為形成下部電極4的方法，優選可以通過濺射法實施，具體而言，使具有導電性的上述材料作為濺靶，通過濺射而形成。
接下來，在形成了下部電極的層壓體的下部電極4上，形成電介質薄膜5，制得形成了電介質薄膜的層壓體。在本實施方案中，作為形成電介質薄膜5的方法，通過濺射法使BST成膜而形成。
濺射法是對形成了下部電極的層壓體進行加熱，并且優選在氧化性氣氛中、減壓條件下，使(BaXSr(1-x))aTiO3表示的氧化物、例如BST作為濺靶通過濺射而進行的。
因為在本實施方案中，由于通過濺射法實施將電介質薄膜5形成在下部電極4上，因此可以在大面積的基板上快速地形成組成控制性優異的鈣鈦礦型結構(BaxSr(1-x))aTiO3的電介質薄膜。
通過濺射法成膜時的基板加熱溫度優選為400～800℃，更優選為450～750℃。如果加熱溫度過低，則形成的電介質薄膜的致密性和均勻性趨于變差，如果過高，則趨于引起結晶生長不均勻。
成膜速度優選為1～10nm/分，更優選為2～8nm/分。成膜速度可以通過輸入電力和成膜壓力等來控制，如果成膜速度過快，則漏電流密度趨于變大，如果成膜速度過慢，則制造時間趨于變長，生產效率降低。
而且，作為利用濺射法成膜的其它條件，成膜壓力優選為0.1～10Pa，更優選為0.3～5Pa，輸入電力優選為0.5～5W/cm2，更優選為1.0～5W/cm2。
另外，優選在氧化性氣氛中進行濺射，氧化性氣氛優選為氬氣和氧氣的混合氣體。氧化性氣氛中，氧氣的比率優選大于0體積％，小于50體積％，更優選10體積％以上，35體積％以下。在這種氧化性氣氛中進行濺射時，因為在氧化性氣氛中發生氧化物、例如BST的生長，所以能夠有效防止由上述氧化物結晶構造所引起的氧不足。
在通過濺射法形成含有上述氧化物的電介質薄膜5時，作為所使用的BST濺靶，可以使用具有預先希望的組成的(BaxSr(1-x))aTiO3濺靶、或者在BaTiO3濺靶和SrTiO3濺靶分離成份的濺靶。在使用在BaTiO3濺靶和SrTiO3濺靶分離成份的濺靶時，優選兩個濺靶同時濺射，優選將兩個濺靶的比率調整為所希望的組成。
在本實施方案中，通過濺射法形成電介質薄膜5后，優選在氧化性氣氛中對形成了電介質薄膜的層壓體進行退火。通過進行退火處理，生成利用濺射法形成的電介質薄膜中的氧化物、例如BST粒子，在基板表面方向上不斷結晶化，所以可以使相對介電常數升高。另外，本實施方案中，在進行退火處理時，優選在氧化性氣氛下進行，通過在這種氧化性氣氛下進行退火處理，能夠有效防止由上述氧化物的結晶構造引起的氧不足。
退火溫度高于進行濺射的溫度即可，無特別限定，優選為600～1000℃，更優選為800～1000℃。另外，進行退火時的溫度保持時間優選為10～120分鐘，更優選為30～60分鐘。
接下來，在形成電介質薄膜的層壓體的電介質薄膜5上形成上部電極層。本實施方案中，上部電極6與下部電極一樣，優選通過使上述金屬或合金、導電性半導體、金屬氧化物導體成為濺靶的濺射法而形成。在本實施方案中，如圖1所示，在電介質薄膜5的整個上面形成上部電極6。
如此以來，制得本實施方案的薄膜電介質元件1。
而且，本發明并不限于上述實施方案，在本發明的范圍內能夠對本發明進行各種改變。
例如，在上述實施方案中，作為本發明所涉及的薄膜電介質元件，雖然舉例示出如圖1所示的薄膜電介質元件1，但是本發明所涉及的薄膜電介質元件并不局限于上述實施方案，只要具有上述電介質薄膜都可以。而且，作為上述薄膜電介質元件，具體的示例為薄膜電容器等。
另外，在上述實施方案中，雖然上部電極6是如圖1所示在電介質薄膜5的整個上表面上形成的，但是也可以如圖2所示在電介質薄膜5a的上表面的一部分上形成。而且，作為如圖2所示的在電介質薄膜5a的上面形成圖案狀的上部電極的方法，可以舉例例如使用遮蔽掩膜的方法。作為使用遮蔽掩膜的方法，可以使用利用可移動的金屬掩膜形成圖案的方法以及由抗蝕劑形成掩膜并且通過蝕刻形成圖案的方法等。
另外，在上述實施方案中，雖然舉例示出了形成單層電介質薄膜的薄膜電介質元件，但是也可以成為電介質薄膜和內部電極薄膜多層交替層壓的多層結構。具有多層結構的薄膜電介質元件是通過在基板上形成下部電極、在該下部電極上電介質薄膜和內部電極薄膜多層交替層壓、在其上形成上部電極而構成的。而且，作為內部電極薄膜，上述上部電極以及下部電極可以由同樣的材料構成，另外，其厚度也可以相同。
另外，上述實施方案中，雖然舉例示出了薄膜電介質元件單體，但是作為集成半導體電路中必須的薄膜電介質元件也可以直接形成在半導體基板上，成為安裝在基板上的電介質元件。
雖然下面根據實施例對本發明進行更加詳細的說明，但是本發明并不限于這些實施例。
首先，準備硅單晶基板作為基板，對硅單晶基板進行熱氧化處理，在硅單晶基板表面上形成硅氧化膜(SiO2)。
接著，在經過熱氧化處理的硅單晶基板上形成鉑金下部電極。鉑金下部電極是通過濺射法以鉑金作為濺靶而形成的。形成的鉑金下部電極的厚度通過SEM觀測計量為200nm。
接下來，在形成上述下部電極的層壓體的下部電極上通過使用BST作為濺靶的濺射法形成電介質薄膜。濺射時BST濺靶的組成調整為使組成式(BaxSr(1-x))aTiO3中x和a為表1中所示的組成。濺射條件為加熱溫度為550℃，輸入電力為1.3～1.8W/cm2，體積比Ar∶O2＝9∶1或者3∶1的氣氛，成膜壓力為0.3～4.0Pa，成膜時間為20～30分鐘。用SEM觀測計量各樣品的電介質薄膜厚度。各樣品的膜厚見表1。另外，通過熒光X線分析成膜后的電介質薄膜的組成比。
接下來，對上述形成了電介質薄膜的層壓體進行退火處理。退火條件為在氧氣流下，保持溫度為900℃，溫度保持時間為30分鐘。
最后，在上述層壓體經過退火處理的電介質薄膜上，通過形成鉑金上部電極而得到圖2中示出的薄膜電容器樣品1～9。而且，鉑金上部電極是通過以鉑金(Pt)為濺靶、利用濺射法而形成的，圖案是通過使用金屬掩膜的方法而形成的。形成的鉑金下部電極的厚度通過SEM觀測計量為200nm。另外，各電容器樣品是這樣評價的在10×10mm的范圍內制得多個上部電極，形成多個薄膜電容器樣品，對各樣品進行相對介電常數和漏電流密度的測定，求得該測定結果的平均值。
對薄膜電容器的相對介電常數和漏電流密度進行測定。相對介電常數(無單位)是由在室溫(25℃)、測定頻率為1kHz(AC1Vrms)的條件下使用數字LCR儀(YHP公司制4194A)對薄膜電容器樣品測得的靜電容量、薄膜電容器樣品的電極面積和膜厚計算得到的。漏電流密度(單位為A/cm2)是在施加電場強度為100kV/cm的條件下進行測定的。表1中示出各樣品的相對介電常數和漏電流密度的測定結果。
表1

如表1所示，組成式(BaxSr(1-x))aTiO3中x值為0.71～0.73的實施例1～5中，確定隨a值增加相對介電常數變大。這也可以從使樣品1～5中a值和相對介電常數之間關系曲線化的圖3中看出。另外，a＝0.96的比較例中樣品1的相對介電常數是不到300的較低值。根據該結果，為了提高相對介電常數，確定希望a＞0.96。
另外，a值為1.00以下的樣品1～4中漏電流為2.0×10-7A/cm2以下的較低值。另一方面，a值為1.03的比較例中樣品5的漏電流為4.5×10-6A/cm2的較大值，是樣品3的漏電流密度的大約100倍。根據這個結果為了抑制漏電流密度使其較低，確定希望a≤1.00。
根據樣品1～5的相對介電常數和漏電流密度的測定結果，確定在組成式(BaxSr(1-x))aTiO3中x值為0.5＜x≤1.0的鋇多于鍶的組成中，希望a值為0.96＜a≤1.00，優選為0.96＜a＜1.00。
另外，x≤0.5的比較例樣品6、7中分別a＝1.00、a＝1.07，與本發明實施例的樣品2～4相比，相對介電常數為較低值，更進一步地漏電流密度為較高值。即，在本發明范圍之外x≤0.5的情況下，與a值無關，不能兼顧高相對介電常數和低漏電流密度。更進一步地，x＝1.0、a＝0.96的比較例樣品8，與本發明實施例的樣品2～4相比，相對介電常數為較低值。而x＝1.0、a＝0.98的比較例樣品9，與本發明實施例的樣品2～4相同，相對介電常數為較大值。即，在本發明范圍之外x＝1.0的情況下，僅在a值0.96＜a時，可兼顧高相對介電常數與漏電流密度。根據該結果，可確認為了實現高介電常數且低漏電流密度，希望使0.5＜x≤1.0、且0.96＜a≤1.00，即，使BST的組成為鋇多于鍶的組成。
權利要求
1.一種電介質薄膜，其為含有由組成式(BaxSr(1-x))aTiO3表示的氧化物的電介質薄膜，其特征在于表示組成比的符號x、a為0.5＜x≤1.0、0.96＜a≤1.00，厚度為500nm以下。
2.根據權利要求1的電介質薄膜，相對介電常數為450以上，施加電場強度為100kV/cm時的漏電流密度為1×10-6A/cm2。
3.根據權利要求1或2的電介質薄膜，表示所述組成比的符號a為0.96＜a＜1.00。
4.一種薄膜電介質元件，其為在基板上依次形成下部電極、電介質薄膜和上部電極的薄膜電介質元件，其特征在于所述電介質薄膜為權利要求1～3中任一項所述的電介質薄膜。
5.一種薄膜電介質元件，其為電介質薄膜和內部電極薄膜在基板上多層交替層壓的薄膜電介質元件，其特征在于所述電介質薄膜為權利要求1～3中任一項所述的電介質薄膜。
6.一種薄膜電介質元件的制造方法，其特征在于在導電電極上形成權利要求1～3中任一項所述的電介質薄膜之后，在氧化性氣氛中對所述電介質薄膜進行退火。
全文摘要
本發明提供一種相對介電常數高、漏電流密度小、物理特性和電氣特性穩定的電介質薄膜，并且提供高容量且高可靠性的薄膜電容器等薄膜電介質元件及其制造方法。薄膜電介質元件制造方法含有具有由組成式(Ba
文檔編號H01B3/12GK1790569SQ200510119998
公開日2006年6月21日 申請日期2005年9月30日 優先權日2004年9月30日
發明者內田清志, 堀野賢治, 齊田仁 申請人:Tdk株式會社