專利名稱：半導體裝置的制作方法
技術領域：
本發明涉及半導體裝置。
背景技術：
攜帶電話、PDA、DVC、以及稱為DSC的便攜式電子設備越來越向高功能化發展。在應對小型及重量輕的便攜式電子設備的要求中，需要高集成的系統LSI。
作為實現高集成的系統LSI的模塊的例子，有高頻雙極晶體管。為了將高頻雙極晶體管的高性能化作為目標，提出了包含由硅鍺(SiGe)合金構成的基極層的異質結雙極晶體管。特開平4-179235號公報公開了現有的雙極晶體管的制造。
參照圖13和圖14，說明現有的SiGe基極異質結雙極晶體管。
在圖13中，n+型集電極埋入層101形成在p-型硅基板(未圖示)上。在n+型集電極埋入層101之上，形成具有集電極層功能的n-型層(外延層)102。n-型層102通過蝕刻，剩余作為集電極層和集電極取出層的必要的部分，其他則被除去。元件分離區域包含具有被覆蓋了氧化膜103的表面的溝槽、以及埋入在該溝槽中的多晶硅膜104。在進行了集電極形成和元件分離區域形成的基板的表面上，形成平坦的氧化膜(埋入氧化膜)105。在氧化膜105之上，形成具有內部基極層功能的p型SiGe層(SiGe合金層)106。在SiGe合金層106之上依次外延生長具有發射極層功能的n型硅層107、以及具有發射極·接觸層(發射極電極，emitter electrode)功能的n+型硅層108。n+型硅層108和n型硅層107以氧化膜109為掩模被蝕刻除去，只剩余作為發射極所需的區域。然后使用氧化膜(側面膜)110和氧化膜109作為掩模，對剩余的p型SiGe層106中起內部基極層作用的區域的外側進行規定深度的蝕刻。在那里通過選擇外延生長而形成具有外部基極層功能的p+型SiGe層111。
在現有的SiGe基極異質結雙極晶體管結構中，n型硅層107(發射極層)具有寬度比較窄的上表面和寬度比較寬的下表面。發射極層的下表面的寬度與沿半導體基板的面測量的側面膜110的外部尺寸(We2)大致相同。即，位于n型硅層107之下的發射極-基極結的寬度We2比n+型硅層(發射極電極)108的寬度We1長。
在今后制造更高性能的半導體裝置(SiGe基極異質結雙極晶體管)的情況下，通過進一步微細地加工n+型硅層(發射極電極)108，使We1變細，作為其結果需要將發射極層的寬度We2微細化。但是，因此必不可少要導入高精度的曝光裝置，導致制造成本的增加。
發明內容
本發明的目的在于提供一種減小發射極層的寬度、高性能的半導體裝置。
本發明之一的半導體裝置的特征在于，具備半導體基板1；集電極層2，其形成在所述半導體基板1之上；含有硅的導電層4，其形成在所述集電極層之上，具有側面；硅膜5，其形成在所述導電層4之上，包括具有發射極層功能的第1區域6、以及包括側面的第2區域5；發射極電極7a，其形成在所述硅膜5之上，具有側面、以及與所述硅膜的所述第1區域6相接觸的底面50；側面膜9，其覆蓋所述發射極電極7a的所述側面，具有下表面60，所述發射極電極7a的所述底面50與所述基板之間比所述側面膜的所述下表面60與所述基板之間更分離，所述硅膜的所述第2區域5的至少一部分位于所述導電層4與所述側面膜9之間，與所述導電層4和所述側面膜9兩者接觸；含有硅的雜質區域10，其與所述導電層相鄰形成，具有表面，并具有外部基極層功能；以及硅化物膜8b，其跨越所述第2區域5的所述側面、所述導電層4的所述側面和所述雜質區域10的所述表面形成。
本發明之二的半導體裝置的特征在于，具備半導體基板1；集電極層2，其形成在所述半導體基板1之上；含有硅的導電層4，其形成所述集電極層之上，具有側面；硅膜5，其形成在所述導電層4之上，包括具有發射極層功能的第1區域6、以及包含側面的第2區域5；發射極電極7a，其形成在所述硅膜5之上，具有與所述硅膜的所述第1區域6接觸的底面50、以及側面；側面膜9，其覆蓋所述發射極電極7a的所述側面，具有下表面60，所述發射極電極7a的所述底面50與所述基板之間比所述側面膜的所述下表面60與所述基板之間更分離，所述硅膜的所述第2區域5的至少一部分位于所述導電層4和所述側面膜9之間，與所述導電層4和所述側面膜9兩者相接觸；含有硅的雜質區域10，其與所述導電層相鄰形成，具有表面，并具有外部基極層功能；以及硅化物膜8b，其跨越所述第2區域5的所述側面和所述雜質區域10的所述表面而形成。
圖1是有關本發明優選實施方式的半導體裝置的剖面圖。
圖2是圖1的半導體裝置的局部放大圖。
圖3至圖11是用于說明圖1的半導體裝置的制造方法的剖面圖。
圖12是圖1的半導體裝置的變更例的剖面圖。
圖13是現有的SiGe基極異質結雙極晶體管的剖面圖。
圖14是圖13的局部放大圖。
具體實施例方式
以下，根據圖1和圖2來說明本發明的優選實施方式的半導體裝置。圖1的半導體裝置是SiGe基極異質結雙極晶體管。
在硅基板1上，形成具有集電極層功能的外延層2。在外延層2的一部分中通過STI(Shallow Trench Isolation)形成元件分離區域3。在外延層2之上，形成具有基極區域功能的SiGe合金層4。在SiGe合金層4之上，形成硅膜5。通過在硅膜5的一部分中擴散n型雜質，形成具有發射極層功能的n型擴散層6。詳細地說，如圖8所示，硅膜5具有上下相反的T字狀的剖面。n型擴散層6通過在硅膜5的突出的上部擴散n型雜質而形成。
在n型擴散層6之上，形成多晶硅膜7a。在多晶硅膜7a之上，形成硅化物膜8a。絕緣性的側面膜9(側壁，side wall)覆蓋n型擴散層6、多晶硅膜7a以及硅化物膜8a的側面。側面膜9例如是硅氧化物。
n型擴散層6和多晶硅膜7a之間的接觸面50、即多晶硅膜7a的底面，位于側面膜9的下表面60的上方。硅膜5配置在側面膜9和SiGe合金層4之間，包含與側面膜9的下表面60和SiGe合金層4的上表面接觸的邊緣部。在SiGe合金層4中具有內部基極層功能的區域的外側，形成具有外部基極層功能的p+擴散層10。在p+擴散層10的表面，形成具有外部基極層的低電阻層功能的硅化物膜8b。硅化物膜8b具有L字狀的剖面，包含用于覆蓋硅膜5的側面和SiGe合金層4的側面的立壁80。
SiGe合金層4有含有硅的導電層的例子，n型擴散層6有第1區域的例子，除去n型擴散層6的硅膜5有第2區域的例子，多晶硅膜7a有發射極電極的例子，p+擴散層10有雜質區域的例子。
如圖14所示，在現有的半導體裝置中，發射極-基極結部分的寬度為We2。相對于此，在優選實施方式的半導體裝置中，如圖2所示，具有與以往相同加工尺寸的硅膜5具有第1區域(n型擴散層6)和第2區域(除了n型擴散層6以外的區域)。第2區域包含位于所述第1區域6之下的下部、以及包圍第1區域6的外緣的邊緣部。硅膜5的內部的第1區域6具有發射極層功能，在發射極層之下形成發射極-基極結。即，在優選實施方式的半導體裝置中，發射極-基極結的寬度為We3，該寬度We3比硅膜5和SiGe合金層4的界面寬度(圖14的寬度We2)小。如果控制對硅膜5的n型雜質的擴散，則可以使發射極層的寬度、即發射極-基極結的寬度We3實質上與We1相等。其結果，不導入高精度的曝光裝置，就可以降低發射極層的寬度We3。在發射極層的寬度We3比硅膜5和SiGe合金層4的界面寬度We2小的情況下，用小的電流就可獲得相同的電流密度。因此，根據優選實施方式，可以形成消耗功率低的晶體管，其結果，可以獲得高性能的半導體裝置。
在優選實施方式中，n型擴散層6和多晶硅膜7a的接觸面50位于側面膜9的下表面60之上。根據這種結構，與接觸面50位于與側面膜9的下表面60相同高度的情況相比，接觸到側面膜9的下表面60的n型擴散層6(發射極層)的比例降低。其結果，可以降低側面膜9的下表面60中存在的發射極層的寄生電容(所謂的周邊部分的寄生電容)。
在以往結構中，在發射極層107的側面直接形成硅化物膜。在優選實施方式中，如圖2所示，在硅膜5的側面形成硅化物膜8b，因此發射極層(n型擴散層6)不與硅化物膜8b接觸。硅膜5具有進行硅化物化時作為緩沖膜的功能，防止發射極層在硅化物化的條件下受到影響，因此可以形成穩定寬度的發射極層。其結果，可以獲得高性能的半導體裝置。
由于硅化物膜8b將硅膜5的側面和SiGe合金層4的側面及p+擴散層10的表面硅化物化而形成，因此硅化物膜8b具有沿硅膜5的側面和SiGe合金層4的側面帶有立壁80的L字狀的剖面。因此，從SiGe合金層4和硅膜5流向硅化物膜8b的基極電流，可以由硅化物膜8b的立壁80(SiGe合金層4和硅膜5的側面)接收。根據優選實施方式的半導體裝置，與沒有立壁80而只由水平部構成的硅化物膜所形成的結構相比，電流集中被緩和。其結果，半導體裝置的性能進一步提高。
參照圖3～圖11，說明本發明優選實施方式的半導體裝置的制造方法。
(工序1參照圖3)在p型硅基板1上，形成STI等的元件分離區域3。接著，為了制作集電極層2，離子注入n型雜質而激活硅基板1的一部分。例如，將磷(P)以500～4000keV左右的加速能量、3×1013cm-2至3×1015cm-2左右的濃度進行注入，并進行1000℃左右的熱處理。
集電極層2也可以是在硅基板1上摻雜n型雜質而形成的硅外延層。這種情況下，也可在硅外延層形成后形成STI等的元件分離區域3。
(工序2參照圖4)將以1×1019cm-3左右的濃度摻雜了硼(B)的硅鍺(SiGe)合金層4、以及不包含鍺(Ge)的硅膜5通過減壓CVD(ChemicalVapor Deposition)法依次外延生長。SiGe合金層4和硅膜5的膜厚為10nm至100nm左右。SiGe合金層4以通過外延生長而具有與基底基板(p型硅基板1)的晶格常數相同的晶格常數來形成。SiGe合金層4之上形成的硅膜5也具有反映了基底的SiGe合金層4的晶格常數的晶格常數。
SiGe合金層4中的Ge濃度可以是恒定的，也可以從與硅膜5接觸的面向與集電極層2接觸的面產生變化。例如，SiGe合金層4可具有Ge濃度從與硅膜5接觸的側向集電極層2緩慢增加的傾斜型摻雜分布。這種情況下，可以縮短飛越基極的電子的飛越時間，可以形成高速動作的晶體管。此時，優選Ge濃度在與硅膜5接觸的面中實質上為0％左右，在與集電極層2接觸的面為15％至20％左右的范圍。
在硅膜5中，可與SiGe合金層4同樣摻雜硼(B)，也可以不進行摻雜。
在SiGe合金層4的成膜之前，也可以將不包含硼(B)的硅膜、或不包含硼(B)的SiGe合金層通過減壓CVD法進行外延生長。
(工序3參照圖5)在硅膜5上通過平版印刷法來設置抗蝕劑圖形。通過抗蝕劑圖形用作掩模的干式蝕刻，從硅膜5和SiGe合金層4中除去不需要的部分。
(工序4參照圖6)將摻雜了1×1020cm-3以上的n型雜質的多晶硅膜7、以及氮化硅膜11通過減壓CVD法進行成膜。n型雜質的例子有砷(As)或磷(P)。多晶硅膜7的膜厚的例子為100nm至300nm左右。氮化硅膜11的膜厚的例子為50nm至200nm左右。
(工序5參照圖7)在氮化硅膜11上通過平版印刷法設置抗蝕劑圖形。通過抗蝕劑圖形用作掩模的干式蝕刻，將氮化硅膜11、多晶硅膜7及硅膜5依次局部地除去。該干式蝕刻不進行到完全除去硅膜5中從抗蝕劑圖形露出的部分，在SiGe合金層4上的整個面中剩余了一部分硅膜5的狀態下結束。其結果，硅膜5加工成具有上下相反的T字狀的層70。此時，多晶硅膜7被加工成覆蓋發射極電極7a、SiGe合金層4和硅膜5的周圍的側膜7b。
(工序6參照圖8)通過CVD法在整個面上形成氧化硅膜。氧化硅膜例如可以通過將四乙氧基硅烷(TEOS)/氧(O2)混合氣體以720℃左右加熱而進行成膜。氧化硅膜的膜厚的例子為約100nm至400nm左右。
接著，通過干式蝕刻進行全面深腐蝕(etch back)，形成該氧化硅膜的一部分構成的側面膜9。側面膜9覆蓋氮化硅膜11的側面、多晶硅膜7的側面、以及硅膜5的凸部的側面。側面膜9是所謂的側壁。
以氮化硅膜11和側面膜9作為掩模，將硅膜5和SiGe合金層4蝕刻至規定的深度。其結果，SiGe合金層4具有對于半導體基板1帶有垂直側面的上下相反的T字狀的剖面形狀。立壁80垂直于半導體基板1是理想的，但在實際的制造技術中，立壁80的外表面相對于半導體基板1為傾斜的平面或曲面。即使相對于半導體基板1為傾斜的平面或曲面，如果該面具有垂直分量，則對半導體基板1起到與垂直的平面相同的效果。因此，在本說明書中，‘立壁80’不限定于具有垂直于半導體基板1的平面的壁，而定義為包含在半導體基板1的上方延伸的面的壁。在SiGe合金層4中不完全除去未被氮化硅膜11和側面膜9掩模的邊緣部分，剩余SiGe合金層4的該邊緣部的原因在于，在形成后述的硅化物膜8a、8b時，使集電極基板和基極電極不短路。在SiGe合金層4的成膜之前，在將不包含硼的硅膜或不包含硼的SiGe合金層通過減壓CVD法進行外延生長的情況下，也可以完全除去SiGe合金層4的邊緣部。
(工序7參照圖9)通過減壓CVD法在整個面形成氧化硅膜12。通過離子注入硼(B)，并進行熱處理的激活，形成具有外部基極層功能的p+擴散層10。離子注入例如將BF2以1keV至30keV的加速能量、按1×1014cm-2至5×1015cm-2的注入量來進行。根據該離子注入條件，由于離子不通過多晶硅膜7a上存在的約100nm膜厚的氮化硅膜11，因此硼未注入在多晶硅膜7a中。
p+擴散層10是在SiGe合金層4的邊緣部和集電極層2的一部分中注入離子而形成的層，所以p+擴散層10包含硅(Si)。
(工序8參照圖10)進行熱處理，使多晶硅膜7a內的n型雜質擴散到硅膜5中，形成n型擴散層6。其結果，將發射極-基極結形成在硅膜5的內部。熱處理的例子是使用RTA(Rapid Thermal Annealing)裝置，在1050℃左右進行5秒～30秒左右的加熱。
硅膜5內形成的發射極層(n型擴散層6)通過來自多晶硅膜7a的n型雜質的擴散而形成。n型雜質的擴散不僅在深度方向而且向橫向方向推進，所以發射極層的有效寬度比多晶硅膜7a的寬度寬。但是，在優選實施方式中，側面膜9具有n型雜質的擴散阻擋功能。詳細地說，通過覆蓋硅膜5的凸部的側面的側面膜9，n型擴散層6向橫向方向的擴散被抑制。因此，發射極層的寬度被最小化。此外，由于n型雜質回入到側面膜9的下表面60的下方的量(比例)減少，所以發射極層的寄生電容(所謂的周邊成分的寄生電容)也被降低。
(工序9參照圖11)熱處理后，使用稀氫氟酸和磷酸，除去基極電極上、發射極電極上以及集電極電極上(未圖示)的氧化硅膜12和氮化硅膜11。
(工序10參照圖1)在多晶硅膜7a的上表面、硅膜5的側面、SiGe合金層4的側面及p+擴散層10的表面上，形成鈷(Co)層。通過對該鈷層進行熱處理，形成鈷硅化物膜(硅化物膜)8a、8b。硅化物膜8a、8b的表面電阻(sheet resistance)為5Ω/□(square)左右。硅化物膜8a、8b的表面電阻值與以往的p+型SiGe層和p+擴散層10的100Ω/□左右的表面電阻值相比非常低，所以硅化物膜8a、8b可以降低在連接著內部基極層和外部基極層的基極電極(未圖示)之間產生的寄生電阻。
在優選實施方式中，如圖1所示，硅化物膜8b形成在硅膜5的側面，不與發射極層(n型擴散層6)直接接觸。因此，n型擴散層6的尺寸在硅化物化時不變動，可以形成穩定寬度的發射極層。
硅化物膜8b將硅膜5的側面和SiGe合金層4的側面及p+擴散層10的表面進行硅化物化而形成，所以具有帶有立壁80的L字狀的剖面。從SiGe合金層4和硅膜5向硅化物膜8b流動的基極電流，可以由硅化物膜8b的立壁80(SiGe合金層4和硅膜5的側面部分的硅化物膜8b)接收。根據優選實施方式的半導體裝置，與形成僅水平部構成的硅化物膜的結構相比，可以緩和電流集中。
在工序10中，也可以形成鈦(Ti)層來代替形成鈷(Co)層。這種情況下，通過硅化物處理，形成鈦硅化物膜。包含鈦硅化物膜的半導體裝置可獲得優選實施方式的優點。
接著，雖然未特別圖示，但將等離子TEOS膜等的層間絕緣膜淀積在半導體基板的表面，進行NPN晶體管的集電極電極部、基極電極部、以及發射極電極部的接觸開口，形成鈦等構成的阻擋金屬層、以及鋁或鋁合金構成的導電層，可以制造具有NPN晶體管的雙極晶體管。
圖12是圖1的半導體裝置的變更例的剖面圖。該半導體裝置包含硅化物膜8b，硅化物膜具有用于覆蓋硅膜5的側面和p+擴散層10的表面的立壁80a。立壁80a不與SiGe合金層4的側面接觸。即，p+擴散層10的上表面與SiGe合金層4的上表面相同但位于其上的位置，所以SiGe合金層4的側面與p+擴散層10接觸，但不與硅化物膜8b的立壁80a接觸。通過圖12的半導體裝置，可獲得與圖1的半導體裝置的優點相同的優點。
本發明可以應用于各種雙極晶體管。
權利要求
1.一種半導體裝置，其特征在于，具備半導體基板(1)；集電極層(2)，其形成在所述半導體基板(1)之上；含有硅的導電層(4)，其形成在所述集電極層之上，具有側面；硅膜(5)，其形成在所述導電層(4)之上，包括具有發射極層功能的第1區域(6)、以及包括側面的第2區域(5)；發射極電極(7a)，其形成在所述硅膜(5)之上，具有側面、以及與所述硅膜的所述第1區域(6)相接觸的底面(50)；側面膜(9)，其覆蓋所述發射極電極(7a)的所述側面，具有下表面(60)，所述發射極電極(7a)的所述底面(50)與所述基板之間比所述側面膜的所述下表面(60)與所述基板之間更分離，所述硅膜的所述第2區域(5)的至少一部分位于所述導電層(4)與所述側面膜(9)之間，與所述導電層(4)和所述側面膜(9)兩者相接觸；含有硅的雜質區域(10)，其與所述導電層相鄰形成，具有表面，并具有外部基極層功能；以及硅化物膜(8b)，其跨越所述第2區域(5)的所述側面、所述導電層(4)的所述側面和所述雜質區域(10)的所述表面而形成。
2.如權利要求1的半導體裝置，其特征在于，所述第1區域(6)，通過從所述發射極電極(7a)至所述硅膜(5)的雜質的熱擴散而形成。
3.如權利要求1的半導體裝置，其特征在于，所述雜質區域(10)的所述表面包括與所述半導體基板平行的上表面，所述第2區域(5)的所述側面及所述導電層(4)的所述側面相對所述雜質區域(10)的所述上表面垂直，所述硅化物膜(8b)包括覆蓋所述雜質區域(10)的所述上表面的水平部；和覆蓋所述第2區域(5)的所述側面及所述導電層(4)的所述側面，相對所述水平部垂直的垂直部(80)。
4.如權利要求3的半導體裝置，其特征在于，所述導電層(4)及所述硅膜(5)具有沿與所述半導體基板平行的面測量的外部尺寸，所述導電層的所述外部尺寸與所述硅膜(5)的所述外部尺寸相同。
5.如權利要求3的半導體裝置，其特征在于，所述側面膜(9)的所述下表面(60)與所述硅膜的所述第1區域、所述第2區域及所述垂直部(80)的上端相接觸。
6.如權利要求1的半導體裝置，其特征在于，所述側面膜(9)的所述下表面(60)與所述硅膜的所述第1區域(6)和所述第2區域(5)兩方相接觸。
7.如權利要求1的半導體裝置，其特征在于，所述第1區域(6)位于所述硅膜(5)的中央，所述第2區域包括位于所述第1區域(6)之下的下部、以及包圍所述第1區域(6)的外緣的邊緣部，所述第2區域的所述側面是所述邊緣部的外緣，所述發射極電極(7a)具有沿與所述半導體基板平行的面測量的第1寬度(We1)，所述側面膜(9)是沿所述發射極電極(7a)的所述側面延伸的筒狀的側壁(9)，所述側壁具有沿與所述半導體基板平行的面測量的第2寬度(9的直徑。與圖14的We2相同)，所述第1區域(6)包括下表面，該下表面具有沿與所述半導體基板平行的面測量的第3寬度(We3)，所述第3寬度(We3)比所述第1寬度大，比所述第2寬度(We2)小。
8.一種半導體裝置，其特征在于，具備半導體基板(1)；集電極層(2)，其形成在所述半導體基板(1)之上；含有硅的導電層(4)，其形成所述集電極層之上，具有側面；硅膜(5)，其形成在所述導電層(4)之上，包括具有發射極層功能的第1區域(6)、以及包含側面的第2區域(5)；發射極電極(7a)，其形成在所述硅膜(5)之上，具有與所述硅膜的所述第1區域(6)接觸的底面(50)、以及側面；側面膜(9)，其覆蓋所述發射極電極(7a)的所述側面，具有下表面(60)，所述發射極電極(7a)的所述底面(50)與所述基板之間比所述側面膜的所述下表面(60)與所述基板之間更分離，所述硅膜的所述第2區域(5)的至少一部分位于所述導電層(4)和所述側面膜(9)之間，與所述導電層(4)和所述側面膜(9)兩者相接觸；含有硅的雜質區域(10)，其與所述導電層相鄰形成，具有表面，并具有外部基極層功能；以及硅化物膜(8b)，其跨越所述第2區域(5)的所述側面和所述雜質區域(10)的所述表面而形成。
9.如權利要求8的半導體裝置，其特征在于，所述第1區域(6)，通過從所述發射極電極(7a)至所述硅膜(5)的雜質的熱擴散而形成。
10.如權利要求8的半導體裝置，其特征在于，所述雜質區域(10)的所述表面包括與所述半導體基板平行的上表面，所述第2區域(5)的所述側面及所述導電層(4)的所述側面相對所述雜質區域(10)的所述上表面垂直，所述硅化物膜(8b)包括覆蓋所述雜質區域(10)的所述上表面的水平部；和覆蓋所述第2區域(5)的所述側面及所述導電層(4)的所述側面，相對所述水平部垂直的垂直部(80a)。
11.如權利要求10的半導體裝置，其特征在于，所述導電層(4)及所述硅膜(5)具有沿與所述半導體基板平行的面測量的外部尺寸，所述導電層的所述外部尺寸比所述硅膜(5)的所述外部尺寸小。
12.如權利要求11的半導體裝置，其特征在于，所述側面膜(9)的所述下表面(60)與所述硅膜的所述第1區域、所述第2區域、及所述垂直部(80)的上端相接觸。
13.如權利要求9的半導體裝置，其特征在于，所述側面膜(9)的所述下表面(60)與所述硅膜的所述第1區域和所述第2區域兩者相接觸。
14.如權利要求9的半導體裝置，其特征在于，所述第1區域(6)位于所述硅膜(5)的中央，所述第2區域包括位于所述第1區域(6)之下的下部，以及包圍所述第1區域(6)的外緣的邊緣部，所述第2區域的所述側面是所述邊緣部的外緣，所述發射極電極(7a)具有沿與所述半導體基板平行的面測量的第1寬度(We1)，所述側面膜(9)是沿所述發射極電極(7a)的所述側面延伸的筒狀的側壁(9)，所述側壁具有沿與所述半導體基板平行的面測量的第2寬度(9的直徑。與圖14的We2相同)，所述第1區域(6)包括下表面，該下表面具有沿與所述半導體基板平行的面測量的第3寬度(We3)，所述第3寬度(We3)比所述第1寬度大，比所述第2寬度(We2)小。
全文摘要
本發明提供一種減小發射極層的寬度、高性能的半導體裝置。該半導體裝置包括集電極層(2)，其形成在半導體基板(1)之上；含有硅的導電層(4)，其形成在集電極層之上；硅膜(5)，其形成在導電層(4)之上；發射極電極(7a)，其形成在硅膜(5)之上；側面膜(9)，其覆蓋發射極電極(7a)的側面，所述發射極電極(7a)的底面高于側面膜的下表面，所述硅膜的所述第2區域(5)的至少一部分位于導電層(4)與側面膜(9)之間；雜質區域(10)，其與所述導電層相鄰形成；和硅化物膜(8b)，其跨越所述第2區域(5)的所述側面、導電層(4)的所述側面和雜質區域(10)的所述表面形成。
文檔編號H01L29/73GK1790736SQ20051011995
公開日2006年6月21日 申請日期2005年9月27日 優先權日2004年9月29日
發明者齋藤浩一, 井原良和, 小出辰彥, 須磨大地 申請人:三洋電機株式會社