專利名稱：降低源極/漏極的晶體管及其制造方法
技術領域：
本發明涉及半導體晶體管，具體涉及降低源極/漏極的半導體晶體管。
背景技術：
典型的半導體晶體管包括在半導體層中形成的溝道區域和第一和第二源極/漏極(S/D)區域，其中溝道區域設置在第一和第二S/D區域之間。典型的半導體晶體管還包括在溝道區域正上方的柵極疊層(它包括在溝道區域正上方的柵極介質區域以及在柵極介質區域上的柵極區域)。另外，第一和第二柵極隔離層在柵極疊層的側壁上形成，以分別限定第一和第二S/D區域。柵極區域和第一S/D區域之間的電容具有若干成分，其中之一是通過從柵極區域穿過第一柵極隔離層到第一S/D區域的路徑限定。此電容成分通常被稱為外部邊緣電容。例如，柵極區域和第二S/D區域之間的外部邊緣電容由通過從柵極區域穿過第二柵極隔離層到第二S/D區域的路徑限定。
希望最小化柵極區域與第一和第二S/D區域之間的外部邊緣電容，以提高晶體管性能或減少晶體管開關時間。因此，需要其中柵極區域與第一和第二S/D區域之間的外部邊緣電容相對小于現有技術的新穎晶體管結構。也需要制造這種新穎晶體管結構的方法。
發明內容
本發明提供了一種半導體結構，包括(a)半導體層，包括溝道區域和第一和第二源極/漏極區域，其中所述溝道區域設置在所述第一和第二源極/漏極區域之間，并且其中所述第一和第二源極/漏極區域的上表面位于所述溝道區域的上表面之下；(b)所述溝道區域上的柵極介質區域；以及(c)所述柵極介質區域上的柵極區域，其中所述柵極區域通過所述柵極介質區域與所述溝道區域電隔離。
本發明也提供了一種用于制造半導體結構的方法，包括以下步驟(a)提供半導體層和在所述半導體層上的柵極疊層，其中所述半導體層包括(i)在所述柵極疊層正下方的溝道區域以及(ii)基本上未被所述柵極疊層覆蓋的第一和第二半導體區域，以及其中所述溝道區域設置在所述第一和第二半導體區域之間；(b)除去所述第一和第二半導體區域；以及(c)摻雜位于所述除去的第一和第二半導體區域正下方的區域，以分別形成第一和第二源極/漏極區域，從而所述第一和第二源極/漏極區域位于所述溝道區域的上表面之下。
本發明也提供了一種用于制造半導體結構的方法，包括以下步驟(a)提供(i)下介質層，(ii)所述下介質層上的半導體層，以及(iii)所述半導體層上的柵極疊層；(b)在所述下介質層的上層中，除了在位于所述柵極疊層正下方的所述上層的隔離介質區域中，注入第一雜質；(c)除去所述下介質層的所述上層，除了所述隔離介質區域；(d)外延生長半導體區域，以填充所述下介質層的所述除去的上層；以及(e)在所述半導體層的半導體區域和所述柵極疊層的相反側上的所述外延生長的半導體區域中注入第二雜質，以形成第一和第二源極/漏極區域，從而所述隔離介質區域設置在所述第一和第二源極/漏極區域之間。
本發明提供了一種新穎晶體管結構，其中在柵極區域和第一和第二S/D區域之間的外部邊緣電容相對小于現有技術的外部邊緣電容。本發明也提供了用于制造此新穎晶體管結構的方法。
圖1A-1K示出了晶體管結構的截面圖，用以說明根據本發明的實施例制造半導體結構的方法。
具體實施例方式
圖1A-1K示出了半導體結構100的截面圖，用以說明根據本發明的實施例制造半導體結構的方法。更具體地說，參考圖1A，在一個實施例中，該方法起始于SOI(絕緣體上硅)襯底110，該襯底示意性地包括，硅層110a、硅層110a上的下介質層110b(一般指BOX，即，掩埋氧化物層)，以及下介質層110b上的另一硅層110c。從圖1B開始，為了簡明，省去了硅層110a。
下一步，在一個實施例中，該方法包括在硅層110c上形成柵極介質層120的步驟。在一個實施例中，柵極介質層120可以包括二氧化硅并可以通過熱氧化硅層110c的上表面112來形成。
下一步，在一個實施例中，在柵極介質層120上形成柵極層130。在一個實施例中，柵極層130可以包括多晶硅。下一步，在一個實施例中，在多晶硅層130上形成硬掩模介質層140。在一個實施例中，硬掩模介質層140可以包括二氧化硅并可以通過，例如，化學氣相淀積(即，CVD)形成。然后，在一個實施例中，在硬掩模介質層140上形成光致抗蝕劑層150。
下一步，通過，例如，光刻構圖光致抗蝕劑層150，以變成構圖的光致抗蝕劑層150’(即，除去虛線表示的光致抗蝕劑層150的區域)。
下一步，在一個實施例中，可以使用構圖的光致抗蝕劑層150’作為掩模，以蝕刻硬掩模介質層140和柵極層130，以分別形成硬掩模介質區域140’和柵極區域130’。換句話說，除去虛線表示的硬掩模介質層140和柵極層130的區域。
下一步，參考圖1B，在一個實施例中，該方法進行到使用區域130’、140’和150’作為掩模的注入步驟，以在下介質層110b的頂層114中注入氮。結果，除了分離的在區域130’、140’和150’正下方的介質區域114c外，頂層114的區域114a和114b被摻雜了氮。通常，假設可以在后面蝕刻掉(即除去)摻雜有雜質的摻雜區域114a和114b，而基本上不影響下介質層110b的其它區域，可以在這里使用任何雜質代替氮。
下一步，參考圖1C，在一個實施例中，可以除去構圖的光致抗蝕劑層150’，并且可以在結構100上覆蓋淀積氮化物層150。
下一步，參考圖1D，在一個實施例中，該方法可以進行到各向異性蝕刻步驟，該步驟會除去大部分氮化物層150而留下柵極疊層130’、140’(它包括柵極區域130’和硬掩模介質區域140’)側壁上的氮化物隔離層150a和150b。在一個實施例中，各向異性蝕刻步驟可以是RIE(反應離子蝕刻)。下一步，在一個實施例中，可以在結構100上通過，例如，CVD覆蓋淀積氧化物(例如，SiO2)層160。
下一步，在一個實施例中，可以使用柵極疊層130’、140’作為掩模，以在硅層110c的頂層116中注入鍺。結果，除了在柵極疊層130’、140’正下方的區域116c外，頂層116的摻雜區域116a和116b被摻雜了鍺。通常，假設可以在后面蝕刻掉摻雜有雜質的所得硅區域116a和116b，而基本上不影響下介質層110c的其它區域，可以在這里使用任何雜質代替鍺。
下一步，參考圖1E，在一個實施例中，可以在柵極疊層130’、140’(它現在包括覆蓋柵極疊層130’、140’的一部分氧化物層160)的側壁上形成氮化物隔離層170a和170b。在一個實施例中，可以通過在結構100上覆蓋淀積氮化物層(未示出)并隨后回蝕刻來形成氮化物隔離層170a和170b。
下一步，在一個實施例中，該方法進行到在硅層110c中以一定角度注入鍺的注入步驟(通過箭頭117a’表示)，以使所得摻雜區域117a比摻雜區域116a更深并延伸到氮化物隔離層170a的下面。然后，在一個實施例中，該方法進行到在硅層110c中以一定角度注入鍺的注入步驟(通過箭頭117b’表示)，以使所得摻雜區域117b比摻雜區域116b更深并延伸到氮化物隔離層170b的下面。箭頭117a’和117b’也代表各自的鍺轟擊的方向。
下一步，在一個實施例中，該方法進行到在硅層110c中垂直注入鍺的注入步驟(通過箭頭118表示)，以使所得摻雜區域118a和118b分別比摻雜區域117a和117b更深。箭頭118也代表鍺轟擊的方向。從圖1F開始，摻雜區域116a、117a和118a共同被稱作摻雜區域119a。類似地，摻雜區域116b、117b和118b被共同稱作摻雜區域119b。
下一步，參考圖1F，在一個實施例中，分別在氮化物隔離層170a和170b的側壁上形成氧化物隔離層180a和180b。在一個實施例中，可以通過在結構100上覆蓋淀積氧化物層(未示出)并隨后回蝕刻來形成氧化物隔離層180a和180b。結果，氧化物層160的頂部區域被蝕刻掉，并將氮化物隔離層160a和160b暴露到空氣中。同樣作為結果，摻雜區域119a和119b被暴露到空氣。氧化物層160被減少為氧化物區域160a和160b。柵極介質層120被減少為柵極介質區域120’。
下一步，參考圖1G，在一個實施例中，該方法進行到各向異性蝕刻掉(例如，使用RIE)暴露到空氣的硅區域而留下基本上完整的包括例如氧化物和氮化物的其它材料的其它區域的蝕刻步驟。結果，硅層110c的區域119a和119b被除去。
下一步，在一個實施例中，可以通過基本上只影響摻雜氮的氧化物材料并基本上不影響例如氮化物、硅和未摻雜的氧化物的其它材料的濕蝕刻工藝除去摻雜氮的區域114a和114b。
下一步，參考圖1H，在一個實施例中，從硅層110c(包括摻雜區域119a和119b)到上表面192a和192b外延生長硅。
下一步，在一個實施例中，分別各向異性地回蝕刻(例如，使用RIE)所得硅層110c到上表面194a和194b。在一個實施例中，在回蝕刻之后所得硅層110c的上表面194a和194b分別位于摻雜鍺的區域119a和119b的下表面195a和195b(圖1G)之下。
下一步，在一個實施例中，可以實施退火工藝以將摻雜鍺的區域119a和119b中的鍺擴散進硅層110c中。
下一步，參考圖1I，在一個實施例中，可以除去(例如，通過濕蝕刻)硅層110c的摻雜鍺的區域119a和119b(圖1H)，而留下基本上完整的未摻雜鍺的硅層110c的其它區域。
下一步，在一個實施例中，可以實施S/D注入步驟，以在硅層110c中形成S/D區域210a和210b。在一個實施例中，可以在S/D注入步驟之后實施S/D退火步驟。
下一步，參考圖1J，在一個實施例中，該方法進行到各向異性蝕刻(例如，使用RIE)暴露的氮化物區域150a、150b、170a和170b(圖1I)的步驟。結果，氮化物隔離層170a和170b被除去。氮化物區域150a和150b比較薄并受到周圍的氧化物區域160a、160b和140’(圖1I)的保護。結果，對氮化物區域150a、150b的蝕刻速率顯著慢于對氮化物隔離層170a和170b的蝕刻速率。因此，當氮氮化物隔離層170a和170b被徹底除去時，氮化物區域150a和150b幾乎完整。
下一步，在一個實施例中，該方法進行到各向異性蝕刻(例如，使用RIE)暴露的氧化物區域160a、160b和140’的步驟。結果，硬掩模介質區域140’被除去，而分別將氧化物區域160a和160b減少為氧化物隔離層160a’和160b’。
下一步，在一個實施例中，可以實施暈圈(halo)注入步驟(通過箭頭220a’表示)，以形成暈圈區域220a。下一步，在一個實施例中，可以實施另一個暈圈注入步驟(通過箭頭220’表示)，以形成暈圈區域220b。箭頭220a’和220b’也代表各自的暈圈離子轟擊的方向。
下一步，在一個實施例中，可以實施延伸注入步驟(通過箭頭230表示)，以形成延伸區域230a和230b。箭頭230也代表延伸離子轟擊的方向。
下一步，在一個實施例中，可以實施暈圈和延伸退火步驟，以退火所得的暈圈區域220a和220b以及所得的延伸區域230a和230b。
下一步，參考圖1K，在一個實施例中，分別在氧化物隔離層160a’和260b’的側壁上形成氧化物隔離層240a和240b。在一個實施例中，通過在結構100上覆蓋淀積氧化物層(未示出)并回蝕刻來形成氧化物隔離層240a和240b。現在，柵極區域130’和柵極介質區域120’可以共同稱為結構100的柵極疊層120’、130’。
總之，用于形成降低S/D的晶體管100的方法開始于平面硅層110c(圖1A)。然后，用鍺摻雜硅區域119a和119b(圖1H)，以使可以隨后在不影響硅層110c的其它硅區域的情況下除去它們。結果，晶體管100(圖1K)具有降低的S/D區域210a和210b(即，S/D區域210a和210b的上表面212a和212b分別低于溝道區域240的上表面242)。考慮從柵極區域130’穿過氮化物隔離層150a、氧化物隔離層160a’和240a到S/D區域210a的路徑，因為降低的S/D區域210a，此路徑在它穿過氧化物隔離層240a時被延伸。結果，柵極區域130’和S/D區域210a之間的外部邊緣電容被減小。由于類似的原因，柵極區域130’和S/D區域210b之間的電容也被減小。
為了形成分離的介質區域114c(圖1C)，用氮摻雜下介質層110b的氧化物區域114a和114b，以使可以在隨后除去氧化物區域114a和114b并用如圖1H中所示的外延硅(外延＝外延生長)代替。結果，分離的介質區域114c被設置在S/D區域210a和210b之間(圖1K)。因為分離的介質區域114c，溝道區域240(在柵極介質區域120’正下方)會更薄。結果，增強了短溝道效應。
盡管為了說明目的在此描述了本發明的具體實施例，但是許多修改和改變對于本領域內的技術人員將是明顯的。因此，所附權利要求旨在包括落入本發明的真實精神和范圍之內的所有這樣的修改和改變。
權利要求
1.一種半導體結構，包括(a)半導體層，包括溝道區域和第一和第二源極/漏極區域，其中所述溝道區域設置在所述第一和第二源極/漏極區域之間，并且其中所述第一和第二源極/漏極區域的上表面位于所述溝道區域的上表面之下；(b)所述溝道區域上的柵極介質區域；以及(c)所述柵極介質區域上的柵極區域，其中所述柵極區域通過所述柵極介質區域與所述溝道區域電隔離。
2.根據權利要求1的結構，還包括在所述半導體層之下并與之直接物理接觸的下介質層，其中所述下介質層位于所述溝道區域和所述第一和第二源極/漏極區域的正下方。
3.根據權利要求2的結構，其中所述下介質層包括設置在所述第一和第二源極/漏極區域之間的隔離介質區域。
4.根據權利要求3的結構，其中所述隔離介質區域位于所述柵極區域的正下方。
5.一種用于制造半導體結構的方法，包括以下步驟(a)提供半導體層和在所述半導體層上的柵極疊層，其中所述半導體層包括(i)在所述柵極疊層正下方的溝道區域以及(ii)基本上未被所述柵極疊層覆蓋的第一和第二半導體區域，以及其中所述溝道區域設置在所述第一和第二半導體區域之間；(b)除去所述第一和第二半導體區域；以及(c)摻雜位于所述除去的第一和第二半導體區域正下方的區域，以分別形成第一和第二源極/漏極區域，從而所述第一和第二源極/漏極區域位于所述溝道區域的上表面之下。
6.根據權利要求5的方法，其中所述柵極疊層包括(i)所述半導體層上的柵極介質區域以及(ii)所述柵極介質區域上的柵極區域，其中所述柵極區域通過所述柵極介質區域與所述溝道區域電隔離。
7.根據權利要求5的方法，其中所述除去所述第一和第二半導體區域的步驟包括以下步驟用第一雜質摻雜所述半導體層的所述第一和第二半導體區域；以及蝕刻掉所述第一和第二半導體區域，而留下基本上完整的所述柵極疊層和未用所述第一雜質摻雜的所述半導體層的區域。
8.根據權利要求7的方法，其中實施所述用所述第一雜質摻雜所述第一和第二半導體區域的步驟，以使所述半導體層的所述第一和第二半導體區域的每個區域在與所述溝道區域的上表面垂直的第一方向上具有厚度，所述厚度當在遠離所述柵極疊層的第二方向上移動時增加，并且其中所述第二方向與所述溝道區域的上表面平行。
9.根據權利要求8的方法，其中所述用所述第一雜質摻雜所述第一和第二半導體區域的步驟還包括在所述柵極疊層的側壁上形成隔離層的步驟。
10.根據權利要求5的方法，其中所述半導體層包括硅，并且其中所述第一和第二半導體區域中的所述第一雜質包括鍺。
11.根據權利要求5的方法，還包括以下步驟(α)提供下介質層，其中所述半導體層在所述下介質層上；(β)在所述下介質層的上層中，除了在位于所述柵極疊層正下方的所述上層的隔離介質區域中，注入第二雜質；(γ)蝕刻掉所述下介質層的所述上層，除了所述隔離介質區域；以及(δ)外延生長半導體材料，以在實施步驟(b)之前填充所述下介質層的所述除去的上層。
12.根據權利要求11的方法，其中步驟(β)包括使用所述柵極疊層作為掩模以在除了所述隔離介質區域的所述下介質層的上層中注入所述第二雜質的步驟，以及其中實施步驟(γ)以使未用所述第二雜質摻雜的所述下介質層的區域基本上完整。
13.根據權利要求12的方法，其中所述第二雜質包括氮，并且其中所述下介質層包括二氧化硅。
14.根據權利要求11的方法，其中實施步驟(δ)，直到外延生長的半導體區域的上表面達到比所述第一和第二半導體區域的下表面低的水平。
15.一種制造半導體結構的方法，包括以下步驟(a)提供(i)下介質層，(ii)所述下介質層上的半導體層，以及(iii)所述半導體層上的柵極疊層；(b)在所述下介質層的上層中，除了在位于所述柵極疊層正下方的所述上層的隔離介質區域中，注入第一雜質；(c)除去所述下介質層的所述上層，除了所述隔離介質區域；(d)外延生長半導體區域，以填充所述下介質層的所述除去的上層；以及(e)在所述半導體層的半導體區域和所述柵極疊層的相反側上的所述外延生長的半導體區域中注入第二雜質，以形成第一和第二源極/漏極區域，從而所述隔離介質區域設置在所述第一和第二源極/漏極區域之間。
16.根據權利要求15的方法，其中步驟(b)包括使用所述柵極疊層作為掩模以在除了所述隔離介質區域的所述下介質層的上層中注入所述第一雜質的步驟。
17.根據權利要求15的方法，其中步驟(c)包括濕蝕刻工藝，該工藝蝕刻掉用所述第一雜質摻雜的所述下介質層，而留下基本上完整的未用所述第一雜質摻雜的所述下介質區域的區域。
18.根據權利要求17的方法，其中步驟(c)還包括以下步驟，在實施所述濕蝕刻工藝之前，除去所述半導體層的區域，以暴露用所述第一雜質摻雜的所述下介質層的區域。
19.根據權利要求18的方法，其中所述除去所述半導體層的區域，以暴露用所述第一雜質摻雜的所述下介質層的區域的步驟包括以下步驟在所述柵極疊層的側壁上形成柵極隔離層；以及使用所述柵極疊層和所述柵極隔離層作為掩模以RIE(反應離子蝕刻)掉所述半導體層的所述區域，以暴露用所述第一雜質摻雜的所述下介質層的所述區域。
20.根據權利要求15的方法，其中所述第一雜質包括氮，并且其中所述下介質層包括二氧化硅。
全文摘要
一種新穎晶體管結構和用于制造該結構的方法。所述新穎晶體管結構包括第一和第二源極/漏極(S/D)區域，這些區域的上表面低于所述晶體管結構的溝道區域的上表面。用于制造所述晶體管結構的方法開始于平面半導體層和所述半導體層上的柵極疊層。接著，除去所述柵極疊層的相反側上的所述半導體層的頂部區域。接著，摻雜所述除去的區域之下的區域，以形成所述晶體管結構的降低的S/D區域。
文檔編號H01L21/336GK1790739SQ20051011513
公開日2006年6月21日 申請日期2005年11月10日 優先權日2004年11月22日
發明者朱慧瓏, L·克萊文格, O·H·多庫馬奇, O·格盧斯陳克夫, K·A·庫馬爾, C·J·拉登斯 申請人:國際商業機器公司