專利名稱：半導體元件的熔絲結構及其控制方法
技術領域：
本發明涉及一種半導體元件的熔絲結構及其控制方法，特別是涉及一種高密度的半導體元件的熔絲結構及其控制方法。
背景技術：
隨著半導體元件尺寸不斷地縮小，使得半導體元件變得更容易受硅晶體中缺陷或雜質所影響。單一二極管或晶體管的失效往往構成整個芯片的缺陷。為解決這個問題，在半導體元件中常形成由熔絲所組成的冗余電路。如果在制造工藝之后發現一個電路具有缺陷，可以用一個熔絲轉換以將其禁能，并至能一冗余電路。對于存儲器元件而言，可以將主存儲器通過冗余電路耦接到一冗余存儲器，而使得缺陷存儲單元可以在其地址重新設置一個好的存儲單元。在集成電路中使用熔絲的另一個理由是可以將例如是辨識碼的控制字符永久地程序化至芯片中。
通常，依照熔絲被燒斷(blow)成斷路(open)的方式，可分為激光熔絲(Laser fuse)與電子熔絲(Electronic fuse)。其中激光熔絲乃利用激光而以激光束來切斷熔絲，而電子熔絲(Electronic fuse)，經由電流通入燒斷或燒斷熔絲而成斷路。
對于激光熔絲的設計而言，首先，一般的集成電路最上層都覆蓋有氮化硅、二氧化硅或兩者堆棧而成的保護層，在以激光燒斷多晶硅熔絲或金屬熔絲時，為避免損及該保護層，故以激光方式燒斷熔絲通常需要在頂層中形成一開口，且激光需準確對準熔絲而不得破壞其它鄰近元件。但是，仍常常因能量過強而對上下層的保護層形成凹洞等損傷。
對于電子熔絲的設計而言，是采用多晶硅熔絲，需施予一電壓而通入一足夠大的電流以燒斷熔絲成斷路。所謂燒斷熔絲成為斷路，可代表實際上將熔絲燒斷裂開，造成熔絲結構不連續(斷裂)而為斷路，也可能是造成多晶硅熔絲的燒斷后電阻(post-burn resistance)增加至一相當高的程度，而被視為斷路。因此，可避免激光熔絲在進行燒斷時，所產生破壞其它鄰近元件及激光能量過強對晶片造成損傷等缺點。
目前，電子熔絲是由與其電性耦接的晶體管來進行控制電流的流通，以決定電子熔絲的燒斷與否。在一個晶體管控制一個電子熔絲的情況下，電子熔絲的數量增加，相對的晶體管的數量也隨著增加。然而，晶體管的體積相當大，所以在晶體管的數量過多的情況下，將不利于半導體元件的極小化。
發明內容
有鑒于此，本發明的目的就是在提供一種半導體元件的熔絲結構，可大幅度減少晶體管的數量，以達元件極小化的目標。
本發明的目的就是在提供一種熔絲結構的控制方法，可使用較少的晶體管，以達到對熔絲結構進行控制的目的。
本發明提出一種半導體元件的熔絲結構，包括多個熔絲、n條第一控制線、m條第二控制線、n個第一開關及m個第二開關。其中，這些熔絲分別各具有第一端點與第二端點，且熔絲是以(n×m)的陣列方式排列，各第一控制線分別與同一列的這些熔絲的第一端點耦接，第二控制線分別與同一行的這些熔絲的第二端點耦接，各第一開關分別耦接于各第一控制線，各第二開關分別耦接于各第二控制線。
依照本發明的一優選實施例所述，在上述的半導體的熔絲結構中，n≥2，且n為整數。
依照本發明的一優選實施例所述，在上述的半導體的熔絲結構中，m≥2，且n為整數。
依照本發明的一優選實施例所述，在上述的半導體的熔絲結構中，這些熔絲包括電子熔絲。
依照本發明的一優選實施例所述，在上述的半導體的熔絲結構中，這些第一控制線與這些第二控制線的材料包括金屬。
依照本發明的一優選實施例所述，在上述的半導體的熔絲結構中，這些第一開關與這些第二開關包括金屬氧化物半導體晶體管。
依照本發明的一優選實施例所述，在上述的半導體的熔絲結構中，半導體元件包括存儲器元件。
本發明提出一種如權利要求1所述的半導體的熔絲結構的控制方法，首先將這些第一開關耦接至第一電壓，而將這些第二開關耦接至第二電壓，且第二電壓小于第一電壓。接著，開啟選定的第一開關及選定的第二開關，產生電流流過所對應的熔絲。
依照本發明的一優選實施例所述，在上述的熔絲結構的控制方法中，電流的電流值大于等于熔斷這些熔絲所需的電流值。
依照本發明的一優選實施例所述，在上述的熔絲結構的控制方法中，這些熔絲包括電子熔絲。
依照本發明的一優選實施例所述，在上述的熔絲結構的控制方法中，這些第一控制線與這些第二控制線的材料包括金屬。
依照本發明的一優選實施例所述，在上述的熔絲結構的控制方法中，這些第一開關與這些第二開關包括金屬氧化物半導體晶體管。
依照本發明的一優選實施例所述，在上述的熔絲結構的控制方法中，半導體元件包括存儲器元件。
由上所述，半導體元件的熔絲結構是將熔絲以矩陣方式配置，此為高密度的配置方式，且因為一個開關可輸入信號至一個以上的熔絲，所以可大幅減少開關的數量，以達元件極小化的目標。另一方面，熔絲結構的控制方法是由一個第一開關與一個第二開關控制所對應的熔絲，因此使用較少的晶體管就可以達到控制熔絲結構的目的。
為讓本發明的上述和其它目的、特征和優點能更明顯易懂，以下配合附圖以及優選實施例，以更詳細地說明本發明。
圖1為依照本發明一實施例所繪示的熔絲結構的電路圖。
簡單符號說明100熔絲結構102熔絲102a、102b、108a、108b、110a、110b端點104、106控制線108、110開關108c、110c柵極端
具體實施例方式
圖1為依照本發明一實施例所繪示的熔絲結構的電路圖。
請參照圖1，本發明所提出的半導體元件的熔絲結構100，包括熔絲102、控制線104、控制線106、開關108及開關110。上述半導體元件例如是存儲器元件，而熔絲結構100例如是用以耦接存儲器元件中的主存儲器及冗余存儲器的冗余電路。
在此實施例中，熔絲102的數量例如是(n×m)個，控制線104的數量例如是n條，控制線106的數量例如是m條，開關108的數量例如是n個，開關110的數量例如是m個。其中，n及m為大于等于2的整數。
熔絲102，例如是材料為多晶硅的電子熔絲，具有端點102a及端點102b，以陣列方式排列于熔絲結構100中。
控制線104，其材料例如是銅、鋁等金屬，而每一條控制線104分別與同一列的熔絲102的端點102a耦接。
控制線106，其材料例如是銅、鋁等金屬，而每一條控制線106分別與同一行的熔絲102的端點102b耦接。
開關108，例如是金屬氧化物半導體晶體管，具有端點108a、端點108b與門極端108c，每一開關108的端點108a分別耦接于一條控制線104。
開關110，例如是金屬氧化物半導體晶體管，具有端點110a、端點110b與門極端110c，而每一開關110的端點110a分別耦接于一條控制線106。
由上述可知，在熔絲結構100中，熔絲102是以陣列方式進行配置，此為高密度的配置方式，且因為每一個開關108可通過所對應的控制線104輸入信號至同一列的熔絲102，每一個開關110可通過所對應的控制線106輸入信號至同一行的熔絲102，所以可大幅減少開關108及110的數量，以達元件極小化的目標。舉例來說，本發明在n及m為10的情況下，表示在熔絲結構100中共有100個熔絲102，由10個開關108及10個開關110共20個開關所控制，而在現有技術以一個開關控制一個熔絲的結構中，在相同為100個熔絲的情況下，需要100開關來控制這100個熔絲，本發明與現有技術相較之下，少了80個開關，可大幅縮小元件尺寸。
以下，將詳細說明上述熔絲結構100的控制方法。
請繼續參照圖1，首先，選定預定熔斷的熔絲102，例如是耦接于第3條控制線104與第4條控制線106的熔絲102(如圖1中虛線所圈示處)。
接著，將每一個開關108的端點108b分別耦接至一第一電壓，而將每一個開關110的端點110b分別耦接至一第二電壓，且第二電壓小于第一電壓。
然后，于與第3條控制線104耦接的開關108的柵極端108c上施加電壓，以使得控制第3條控制線104的開關108成為開啟的狀態，且于與第4條控制線106耦接的開關110的柵極端110c上施加電壓，以使得控制第4條控制線106的開關108成為開啟的狀態。如此一來，因為第一電壓大于第二電壓而存在一電壓差，會產生一電流流經所選定的熔絲102，此電流的電流值例如是大于等于熔斷熔絲102所需的電流值，而熔斷所選定的熔絲102。
由上述可知，因為利用本發明所提出的熔絲結構的控制方法，是在熔絲102所組成的陣列中，以一個開關108及一個開關110控制所對應的熔絲102，如此一來可通過較少的開關108及開關110來控制此熔絲結構110。
綜上所述，本發明至少具有下列優點1.本發明所提出的半導體元件的熔絲結構為高密度的熔絲結構，且因為一個開關可輸入信號至一個以上的熔絲，可以有效減少開關的數量，有利于元件極小化。
2.在本發明所提出的熔絲結構的控制方法中，是由二個開關控制所對應的熔絲，因此使用較少的晶體管就可以達到控制熔絲結構的目的。
雖然本發明以優選實施例揭露如上，然而其并非用以限定本發明，本領域的技術人員在不脫離本發明的精神和范圍內，可作些許的更動與潤飾，因此本發明的保護范圍應當以后附的權利要求所界定者為準。
權利要求
1.一種半導體元件的熔絲結構，包括多個熔絲，該些熔絲分別各具有一第一端點與一第二端點，且該些熔絲是以n×m的陣列方式排列；n條第一控制線，各該第一控制線分別與相同列的該些熔絲的該第一端點耦接；m條第二控制線，各該第二控制線分別與相同行的該些熔絲的該第二端點耦接；n個第一開關，各該第一開關分別耦接于各該第一控制線；以及m個第二開關，各該第二開關分別耦接于各該第二控制線。
2.如權利要求1所述的半導體的熔絲結構，其中n≥2，且n為整數。
3.如權利要求1所述的半導體的熔絲結構，其中m≥2，且n為整數。
4.如權利要求1所述的半導體的熔絲結構，其中該些熔絲包括電子熔絲。
5.如權利要求1所述的半導體的熔絲結構，其中該些第一控制線與該些第二控制線的材料包括金屬。
6.如權利要求1所述的半導體的熔絲結構，其中該些第一開關與該些第二開關包括金屬氧化物半導體晶體管。
7.如權利要求1所述的半導體的熔絲結構，其中該半導體元件包括存儲器元件。
8.一種如權利要求1所述的半導體的熔絲結構的控制方法，包括將該些第一開關耦接至一第一電壓；將該些第二開關端耦接至一第二電壓，且該第二電壓小于該第一電壓；開啟選定的第一開關及選定的第二開關，產生一電流流過所對應的熔絲。
9.如權利要求8所述的熔絲結構的控制方法，其中該電流的電流值大于或等于熔斷該些熔絲所需的電流值。
10.如權利要求8所述的熔絲結構的控制方法，其中該些熔絲包括電子熔絲。
11.如權利要求8所述的熔絲結構的控制方法，其中該些第一控制線與該些第二控制線的材料包括金屬。
12.如權利要求8所述的熔絲結構的控制方法，其中該些第一開關與該些第二開關包括金屬氧化物半導體晶體管。
13.如權利要求8所述的熔絲結構的控制方法，其中該半導體元件包括存儲器元件。
全文摘要
一種半導體元件的熔絲結構，包括多個熔絲、n條第一控制線、m條第二控制線、n個第一開關及m個第二開關。其中，這些熔絲分別各具有第一端點與第二端點，且熔絲是以(n×m)的陣列方式排列，各第一控制線分別與同一列的這些熔絲的第一端點耦接，第二控制線分別與同一行的這些熔絲的第二端點耦接，各第一開關分別耦接于各第一控制線，各第二開關分別耦接于各第二控制線。
文檔編號H01L21/82GK1937220SQ20051010965
公開日2007年3月28日 申請日期2005年9月19日 優先權日2005年9月19日
發明者陳貝翔 申請人:聯華電子股份有限公司